Juan Sebastian Mejia Vallejo

  • Endereço para acessar este CV: http://lattes.cnpq.br/3382339693358283
  • Última atualização do currículo em 18/10/2016


Possui graduação em Engenharia Electrónica e Telecomunicações - Universidad Del Cauca (Colombia - 2012). Projetista de circuitos integrados do programa CI Brasil turma 2013. Atuo como CI designer da Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações (CPqD). Tem experiência na área de Engenharia Eléctrica, com ênfase em micro-eletrônica. Actualmente estudante de mestrado em engenharia eléctrica na Universidade de Campinas. (Texto informado pelo autor)


Identificação


Nome
Juan Sebastian Mejia Vallejo
Nome em citações bibliográficas
VALLEJO, J. J. S. M.


Formação acadêmica/titulação


2015
Mestrado em andamento em Mestrado Engenharia Eletrica.
Universidade Estadual de Campinas, UNICAMP, Brasil. Orientador: Christian Esteve Rothenberg.
2013 - 2014
Especialização em Projetista de circuitos integrados. (Carga Horária: 1000h).
Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.
Título: CACIQ project.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2006 - 2012
Graduação em Engenharia Electrónica e Telecomunicações.
Universidad Del Cauca, U.DEL CAUCA, Colômbia.
Título: ALTERNATIVA DE INTEGRACIÓN DE UN LMS CON UNA PANTALLA INTERACTIVA DE BAJO COSTE.
Orientador: Gustavo Ramirez.




Atuação Profissional



Fundação Centro de Pesquisa e Desenvolvimento em Telecomunicações, CPqD, Brasil.
Vínculo institucional

2015 - 2016
Vínculo: Celetista, Enquadramento Funcional: Engenheiro de hardware, Carga horária: 40

Vínculo institucional

2014 - 2015
Vínculo: Bolsista, Enquadramento Funcional: CI Designer, Carga horária: 40


Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.
Vínculo institucional

2013 - 2014
Vínculo: Bolsista, Enquadramento Funcional: CI Designer, Carga horária: 40
Outras informações
CTI Renato Archer - Programa CI Brasil Designed a digital blocks for ASICs by using Cadence EDA tools. Developed two blocks on CACIQ project microcontroller: Designed and developed Ports IP block for multiple PADs functions according to ARM speci cations and designed and developed SPI IP block. Developer of Update Charrua microcontroller project.



Áreas de atuação


1.
Grande área: Engenharias / Área: Engenharia Elétrica.


Idiomas


Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.


Prêmios e títulos


2012
Ganador del concurso NOKIA CHALLENGUE, NOKIA.


Produções



Produção bibliográfica
Livros publicados/organizados ou edições
1.
VALLEJO, J. J. S. M.; J Ibarra ; G Ramirez . Integración de pizarras interactivas de bajo costo con un LMS. Propuesta para el caso .LRN - Universidad del Cauca. 1. ed. New York: Research and Innovation R&I Book, 2012. v. 100. 206p .



Educação e Popularização de C & T



Livros e capítulos
1.
VALLEJO, J. J. S. M.; J Ibarra ; G Ramirez . Integración de pizarras interactivas de bajo costo con un LMS. Propuesta para el caso .LRN - Universidad del Cauca. 1. ed. New York: Research and Innovation R&I Book, 2012. v. 100. 206p .




Página gerada pelo Sistema Currículo Lattes em 21/11/2018 às 4:41:28