Márcio Eduardo Kreutz

  • Endereço para acessar este CV: http://lattes.cnpq.br/6374279398246756
  • Última atualização do currículo em 18/10/2018


Possui graduação em Ciência da Computação pela Universidade Regional do Noroeste do Estado do Rio Grande do Sul(1994), mestrado em Computação pela Universidade Federal do Rio Grande do Sul(1997), doutorado em Computação pela Universidade Federal do Rio Grande do Sul(2005) e pós-doutorado pela Carl von Ossietzky Universität Oldenburg(2015). Atualmente é Professor Adjunto da Universidade Federal do Rio Grande do Norte. Tem experiência na área de Ciência da Computação. Atuando principalmente nos seguintes temas:Projeto de Sistemas Digitais Complexos, Networks-on-Chip, Otimização de Componentes Arquiteturais. (Texto gerado automaticamente pela aplicação CVLattes)


Identificação


Nome
Márcio Eduardo Kreutz
Nome em citações bibliográficas
KREUTZ, M. E.;Kreutz, Marcio;KREUTZ, M.;KREUTZ, MÁRCIO EDUARDO


Formação acadêmica/titulação


2000 - 2005
Doutorado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Método para a Otimização de Plataformas Arquiteturais para Sistemas Multiprocessados Heterogêneos, Ano de obtenção: 2005.
Orientador: Altamiro Amadeu Susin.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Projeto de Sistemas Digitais Complexos; Networks-on-Chip; Otimização de Componentes Arquiteturais.
Grande área: Ciências Exatas e da Terra
1995 - 1997
Mestrado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Geração de Processador para Aplicação Específica,Ano de Obtenção: 1997.
Orientador: Altamiro Amadeu Susin.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Sistemas Dedicados; Ferramentas de Apoio ao Projeto; Aplicações Específicas; Arquiteturas de Processadores; Processadores com Conjunto de Instruções Otimizado.
Grande área: Ciências Exatas e da Terra
1991 - 1994
Graduação em Ciência da Computação.
Universidade Regional do Noroeste do Estado do Rio Grande do Sul, UNIJUI, Brasil.
Título: Comunicação de Grupo no Sistema Operacional Amoeba.
Orientador: Raul Ceretta.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.


Pós-doutorado


2014 - 2015
Pós-Doutorado.
Carl von Ossietzky Universität Oldenburg, UNI/Oldenburg, Alemanha.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Projeto baseado em Modelos.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Métodos para projeto de Sistemas Embarcados.


Atuação Profissional



Universidade Federal do Rio Grande do Norte, UFRN, Brasil.
Vínculo institucional

2009 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva.


Universidade de Santa Cruz do Sul, UNISC, Brasil.
Vínculo institucional

1997 - 2009
Vínculo: Professor, Enquadramento Funcional: Professor Adjunto, Carga horária: 20

Atividades

03/2006 - Atual
Direção e administração, Departamento de Informática, .

Cargo ou função
Coordenador de Curso.
6/1997 - Atual
Ensino, Informática, Nível: Graduação

Disciplinas ministradas
Sistemas Digitais
Projeto de Sistemas Digitais
Arquitetura de Computadores
Microprocessadores


Projetos de pesquisa


2017 - Atual
Avaliação de arquiteturas de Redes-em-Chip através de ferramentas de apoio ao projetos dedicadas.
Descrição: Sistemas multiprocessados em chip constituem-se de circuitos eletrônicos extremamente complexos em número de componentes e seus relacionamentos. Tais sistemas usualmente compreendem um conjunto de elementos de processamento e de comunicação, além de organização de memória. O projeto de tais sistemas constitui-se de uma tarefa multidisciplinar que envolve conhecimentos de linguagens, simulação, otimização entre outros. Um dos grandes desafios se refere a obtenção de modelos de arquiteturas otimizadas e em diferentes níveis de abstração. O presente projeto foca nesse quesito, propondo a criação de modelos de arquiteturas de comunicação em diferentes níveis de abstração, novos mecanismos de comunicação, em conjunto com a correspondente avaliação de desempenho visando a otimização..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) .
Integrantes: Márcio Eduardo Kreutz - Coordenador / Cesar Zeferino - Integrante / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.
2016 - Atual
Proposta e implementação de aceleradores reconfiguráveis para Sistemas Multiprocessados em um Único Chip
Descrição: Esse projeto visa a proposta e implementação de aceleradores reconfiguráveis para serem acoplados aos cores de um sistema multiprocessado em um único chip (MPSoC - multiprocessor system on chip) com o objetivo de aumentar desempenho de sistemas heterogêneos. Para atender o aspecto de heterogeneidade, em que os núcleos do sistema multiprocessado são de diferentes tipos, os aceleradores são reconfiguráveis e cada acelerador possui um modelo diferente e, é especializado em acelerar diferentes domínios de aplicações. A aceleração de código combina exploração de ILP (instruction level parallelism) de diferentes formas, como software pipeline, paralelismo espacial, bem como, TLP (thread level parallelism). Além de desempenho, aspectos como área e potência também são considerados no projeto proposto..
Situação: Em andamento; Natureza: Pesquisa.
2015 - Atual
Aplicação de técnicas de tolerância a falhas em arquiteturas de Redes-em-Chip.
Descrição: Este projeto visa aplicar diferentes técnicas de tolerâncias a falhas, visando a concepção de arquiteturas que, mesmo na presença de falhas, consigam atingir determinados níveis de funcionalidades..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante.
2015 - Atual
Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Embarcados Tolerantes a Falhas
Descrição: Este projeto tem dois principais tópicos de pesquisa. O primeiro é relativo à pesquisa e utilização de arquiteturas reconfiguráveis que exploram diversos níveis de paralelismo. Com o intuito de estender a arquitetura reconfigurável para suportar as técnicas multiprocessamento. O segundo tópico de pesquisa deste projeto é avaliar a tolerância a falhas da arquitetura no âmbito das altas taxas de falhas previstas para tecnologias futuras. Para isto, o mecanismo de geração de configuração será apto a gerenciar os recursos com falha de forma a tolerar as falhas sem a necessidade de interromper o sistema dinâmico. A investigação da melhor estratégia de tolerância a falhas, levando em consideração a complexidade do modelo de interconexão, poderá ser realizada em paralelo com as outras atividades, de forma que estas cooperem entre si. Além disso, também devem ser analisadas técnicas de tolerância a falhas específicas para arquiteturas multiprocessadas..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) .
Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.
2014 - 2015
Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip
Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes (Kucher, 2000). Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque (Jantsch e Tenhunen, 2003). As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas (Zeferino, 2003). Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação (SBC 2010). Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) .
Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.
2014 - Atual
Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas
Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) .
Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Silvio Araújo - Integrante / Monica Magalhães Pereira - Coordenador / Ricardo Ferreira - Integrante.
2011 - 2013
Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip
Descrição: Este projeto foca na otimização arquitetural de processadores dedicados, presentes em sistemas eletrônicos embarcados. Para tanto, análises sobre o comportamento de processamento e de comunicação de aplicações dedicadas serão realizadas e servirão como guia para a configuração de arquiteturas de processamento..
Situação: Em andamento; Natureza: Pesquisa.
2009 - 2013
SoC-SBTVD: Sistema em Chip para o Terminal de Acesso do SBTVD
Descrição: Rede formada para desenvolver módulos de hardware para construção de um sistema integrado em FPGA para terminais de acesso do SBTVD. O projeto inclui os seguintes parceiros: UnB (Coordenação Geral - AAC Decoder), UFRN/UFPEL (Demux), UFRGS (Núcleo Processamento) e Unisinos (H.264 Decoder). A UFSC colabora na integração dos módulos..
Situação: Concluído; Natureza: Pesquisa.
2009 - 2012
Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip
Situação: Concluído; Natureza: Pesquisa.
2009 - 2012
REDEH264 - Rede H.264 SBTVD
Descrição: A rede H.264 - fase 2 tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital)..
Situação: Em andamento; Natureza: Pesquisa.
2008 - 2013
Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes - Namitec
Descrição: O Instituto Nacional de Ciência e Tecnologia, denominado NAMITEC, aborda o tema de microeletrônica e nanoeletrônica dentro da área de tecnologias de informação e comunicação. NAMITEC aborda o tema de forma ampla, incluindo aplicações de redes de sensores sem fio, projeto de circuitos integrados, desenvolvimento de ferramentas de auxílio a projeto - EDA, desenvolvimento de dispositivos semicondutores, sobretudo microssensores e materiais e técnicas para fabricação de dispositivos..
Situação: Em andamento; Natureza: Pesquisa.
2008 - 2010
Estudo e Aplicação de Técnicas de Redução de Potência em Redes-em-Chip - SoCIN-LP
Descrição: Este projeto propõe a associação de duas linhas de pesquisa: uma em metodologia de projeto baseada em redes intra-chip e outra em técnicas de baixa potência. Unindo estas duas linhas de investigação, propõe-se pesquisar Sistemas em Chip (SoC) baseados em Redes intra-chip (NoC) utilizando técnicas de baixa potência para reduçãodo consumo de energia (LP, Low Power). Estes termos estão presentes em todas as conferências atuais de microeletrônica e Tecnologia de Informação e Comunicação. Componentes de hardware reutilizáveis são denominados núcleos (cores) ou IPs (Intelectual Property blocks). Em um SoC, os múltiplos núcleos são interligados por uma arquitetura de comunicação, sendo que o tipo de arquitetura mais utilizado atualmente é baseado no barramento, pois trata-se de uma estrutura de interconexão reutilizável e com baixo custo de silício..
Situação: Em andamento; Natureza: Pesquisa.
2007 - 2009
Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip
Situação: Em andamento; Natureza: Pesquisa.


Projetos de extensão


2012 - 2013
Formação Avançada em Micro e Nano Sistemas
MINASYS
Descrição: Intercâmbio de alunos de graduação entre as universidades UFRN, PUCRS, UFRGS, Ecole Polytechnique de l?Université Montpellier 2 e Ecole Polytechnique de l?Université de Nice-Sophia Antipolis..
Situação: Concluído; Natureza: Extensão.
2012 - 2012
II Escola de Sistemas Embarcados - ESSE 2012 - V Escola Potiguar de Computação e suas Aplicações
Descrição: A II Escola de Sistemas Embarcados (ESSE 2012) é um evento que dá sequência às propostas implementadas no ano de 2011 na ESSE-PI, em Teresina/PI. A ESSE-PI foi realizada pela Universidade Federal do Piauí (UFPI) e ocorreu em conjunto com a Escola de Microeletrônica (EMICRO-PI) e a Escola Regional de Computação do Ceará, Maranhão e Piauí (ERCEMAPI), contando com 300 participantes. A ESSE-PI foi composta por minicursos em diversos temas da área de sistemas embarcados ministrados por professores e pesquisadores brasileiros. A ESSE-PI teve sua concepção realizada no WSESANE ? Workshop de Sistemas Embarcados do Semi-Árido do Nordeste, evento realizado em 2010, em Mossoró - RN, e co- promovido por três das instituições públicas de ensino superior do Rio Grande do Norte: Universidade do Estado do Rio Grande do Norte ? UERN, Universidade Federal Rural do Semi-Árido ? UFERSA e Universidade Federal do Rio Grande do Norte ? UFRN. O WSESANE foi realizado nos dias 12 e 13 de abril de 2010 e seu programa incluiu palestras convidadas e a apresentação de trabalhos de alunos de graduação e pós-graduação das três instituições. A II ESSE busca fortalecer e solidificar as ideias implementadas na ESSE-PI 2011, um evento pioneiro, que nasceu da constatação da necessidade de incentivar a formação de recursos humanos em sistemas embarcados em conjunto com a formação na área de microeletrônica. Tal constatação é reforçada pelo PNM - Programa de Nacional de Microeletrônica (http://www.mct.gov.br/upd_blob/0002/2378.pdf), que iniciou com a distribuição de bolsas de mestrado e doutorado para formação na área de microeletrônica, também contempla a área de sistemas embarcados. A ESSE 2012 foi formatada para receber alunos das instituições de ensino superior do Rio Grande do Norte e dos demais estados da região Nordeste. O programa inclui a realização de mini-cursos teóricos práticos e palestras convidadas. Com mais esta edição, pretende-se consolidar em seus objetivos, o evento iniciado em 20.
Situação: Concluído; Natureza: Extensão.
Alunos envolvidos: Graduação: (20) / Mestrado profissional: (2) .
Integrantes: Márcio Eduardo Kreutz - Coordenador / Edgard de Faria Correa - Integrante / Silvio Araújo - Integrante / marcelo siqueira - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.


Projetos de desenvolvimento


2016 - Atual
AquaSmart - Automação de Aquários
Descrição: Em busca de um melhor bem estar dos animais aquáticos das residências, e auxiliar na manutenção e monitoramento necessário para manter o ecossistema com condições ideais para os seres vivos lá presentes, podendo ser eles peixes, plantas, invertebrados ou corais, o AquaSmart busca automatizar os principais fatores que proporcionam o bem estar de cada ecossistema, na qual, em casos de fatores com uma dispersão grande de seu valor padrão de cada espécie, poderiam gerar doenças ou a morte do ser vivo. O intuito do projeto é a elaboração de um gerenciador para garantir as principais necessidades de manutenção e gerenciamento do aquário, garantindo as melhores condições para os seres lá presentes..
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (2) .
Integrantes: Márcio Eduardo Kreutz - Coordenador / JOSÉ ESTEVAM DE ANDRADE JÚNIOR - Integrante / Kallil Araújo - Integrante.


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.


Idiomas


Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.
Alemão
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
SILVEIRA, M. M.2015SILVEIRA, M. M. ; Kreutz, Marcio ; MEDEIROS, A. L. ; MESQUITA, J. W. . PML: UMA LINGUAGEM PARA MODELAGEM E AVALIAÇÃO DOS PROCESSADORES. Revista de Sistemas e Computação - RSC, v. 5, p. 104-115, 2015.

2.
MEDEIROS, APARECIDA2015MEDEIROS, APARECIDA ; MEDEIROS, ANA LUISA ; KREUTZ, MÁRCIO EDUARDO . Exploração de paralelismo à nível de instruções e de tarefas em uma arquitetura de processamento não convencional. Revista Brasileira de Computação Aplicada, v. 7, p. 120-133, 2015.

3.
MATOS, Debora2011MATOS, Debora ; Concatto, Caroline ; KOLOGESKI, Anelise ; CARRO, Luigi ; KREUTZ, M. E. ; KASTENSMIDT, Fernanda ; Susin, Altamiro . A NOC closed-loop performance monitor and adapter. Microprocessors and Microsystems, v. 35, p. 1-10, 2011.

4.
ARAUJO, S. R. F.2010ARAUJO, S. R. F. ; Ivan Saraiva Silva ; KREUTZ, M. E. . Packet-driven General Purpose Instruction Execution on Communication-based Architectures. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 5, p. 53-66, 2010.

Capítulos de livros publicados
1.
BRISOLARA, Lisane ; KREUTZ, M. E. ; CARRO, Luigi . Behavioral Modeling for Embedded Systems and Technologies: Applications for Design and Implementation.. In: Luis Gomes; Joao M. Fernandes.. (Org.). Behavioral Modeling for Embedded Systems and Technologies: Applications for Design and Implementation.. : Hershey: IGI Global, 2009, v. , p. -.

Textos em jornais de notícias/revistas
1.
MATOS, Debora ; CONCATO, Caroline ; Kreutz, Marcio ; KASTENSMIDT, Fernanda ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Reconfigurable Routers for Low Power and High Performance. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, p. 1 - 14, 27 set. 2010.

2.
KREUTZ, M. E.; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S³E²S. RITA - Revista de Informática Teórica e Aplicada, Porto Alegre, 05 set. 2001.

Trabalhos completos publicados em anais de congressos
1.
SIQUEIRA, H. M. C. ; Kreutz, Marcio . A Coarse-Grained Reconfigurable Architecture for a PRET Machine. In: SBESC, 2018, Salvador. VIII Brazilian Symposium on Computing Systems Engineering, 2018.

2.
SIQUEIRA, H. M. C. ; Kreutz, Marcio . A Simultaneous Multithreading Processor Architecture with Predictable Timing Behavior. In: SBESC, 2018, Salvador. VIII Brazilian Symposium on Computing Systems Engineering, 2018.

3.
MESQUITA, J. W. ; CRUZ, M. O. ; Kreutz, Marcio ; PEREIRA, M. M. . Design space exploration using UTNoCs and genetic algorithm. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. VI Brazilian Symposium on Computing Systems Engineering, 2016.

4.
Lopes, A. S. B. ; SANTOS, E. ; Kreutz, Marcio ; PEREIRA, M. M. . A Runtime Mapping Algorithm to Tolerate Permanent Faults in a CGRA. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. VI Brazilian Symposium on Computing Systems Engineering, 2016.

5.
CRUZ, M. O. ; PEREIRA, M. M. ; Kreutz, Marcio . Uma Arquitetura para Exploração de Paralelismo Multinível utilizando Roteadores Processantes. In: XXI Workshop Iberchip, 2015, Montevideo. XXI Workshop Iberchip, 2015.

6.
WALTER, S. ; RETTBERG, A. ; Kreutz, Marcio . Towards formalized model-based requirements for a seamless design approach in safety-critical systems. In: 6th IEEE Workshop on Self-Organizing Real-Time Systems, 2015, Auckland. 6th IEEE Workshop on Self-Organizing Real-Time Systems, 2015.

7.
MATOS, Debora ; PRASS, M. ; Kreutz, Marcio ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Performance Evaluation of Hierarchical NoC Topologies for Stacked 3D ICs. In: International Symposium on Circuits and Systems, 2015, Lisboa. International Symposium on Circuits and Systems, 2015.

8.
JATZKOWSKI, J. ; KREUTZ, M. E. ; RETTBERG, A. . Towards Hierarchical Scheduling of Dependent Systems with Hypervisor-based Virtualization. In: Electronic System Level Synthesis Conference, 2015, San Francisco. The 2015 Electronic System Level Synthesis Conference, 2015.

9.
Lopes, A. S. B. ; Kreutz, Marcio ; PEREIRA, M. M. . Suporte a Tolerância a Falhas para aumentar o desempenho de Redes em Chip. In: Workshop DIMAp 30 anos, 2015, Natal. Workshop DIMAp30anos, 2015.

10.
MESQUITA, J. W. ; CRUZ, M. O. ; PEREIRA, M. M. ; MEDEIROS, A. L. ; Kreutz, Marcio . Exploração de Espaço de Projeto utilizando LM-NoC com avaliação de algoritmos de roteamento. In: Workshop DIMAp 30 anos, 2015, Natal. Workshop DIMAp30anos, 2015.

11.
JATZKOWSKI, J. ; Kreutz, Marcio ; RETTBERG, A. . Hierarchical Multicore-Scheduling for Virtualization of Dependent Real-Time Systems.. In: International Embedded Systems Symposium, 2015, Foz do Iguaçú. The 5th IFIP International Embedded Systems Symposium, 2015.

12.
Lopes, A. S. B. ; Kreutz, Marcio ; PEREIRA, M. M. . Enabling NoC Performance Improvement using a Fault Tolerance Mechanism. In: SBESC - Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2015, Foz do Iguaçú. SBESC - Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2015.

13.
MATOS, Debora ; Kreutz, Marcio ; Reinbrecht, Cezar ; CARRO, L. ; Susin, Altamiro . Adaptive Multiple Switching Strategy Toward an Ideal NoC. In: IEEE International Symposium on Circuits and Systems - ISCAS, 2014, 2014, Melbourne. IEEE International Symposium on Circuits and Systems, 2014, 2014.

14.
SIQUEIRA, H. M. C. ; Edgard de Faria Correa ; Ivan Saraiva Silva ; KREUTZ, M. E. ; PEREIRA, M. M. . A VLIW Architecture with Memory Optimization. In: Workshop Iberchip, 2014, Santiago, Chile. XX Workshop Iberchip, 2014.

15.
MATOS, Debora ; Reinbrecht, Cezar ; KREUTZ, M. E. ; Palermo, Gianluca ; CARRO, Luigi ; Susin, Altamiro . Hierarchical and Multiple Switching NoC with Floorplan Based Adaptability. In: ARC - Applied Reconfigurable Computing, 2013, Los Angeles. Lecture Notes in Computer Science. Heidelberg: Springer Berlin, 2013. p. 179-184.

16.
VILELA, G. ; Edgard de Faria Correa ; Kreutz, Marcio . A LLVM based development environment for embedded systems software targeting the RISCO processor. In: SBESC 2012, 2012, Natal. Proceedings of Brazilian Symposium on Computing Systems Engineering, 2012.

17.
SANTOS, I. O. ; Lopes, A. S. B. ; CARVALHO, B. M. ; Edgard de Faria Correa ; KREUTZ, M. E. . H.264/AVC Motion Estimation on FPGAs and GPUs: A Comparative Study. In: NORCHIP 2012 - The Nordic Microelectronics event, 2012, Copenhagen. NORCHIP 2012 - The Nordic Microelectronics event, 2012.

18.
REINBRECHT, C. ; MATOS, D. ; CARRO, L. ; SUSIN, A. ; KREUTZ, M. . MINoC: Providing configurable high throughput interconnection for MPSoCs. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012. p. 1.

19.
GADELHA, M. ; ARAUJO, S. R. F. ; KREUTZ, M. E. ; Edgard de Faria Correa . A tool for developing IPNoSys programs using a high-level programming language. In: Workshop on Circuits and Systems Design, 2011, João Pessoa. Proceedings of WCAS'11, 2011.

20.
SIQUEIRA, H. M. C. ; Ivan Saraiva Silva ; KREUTZ, M. E. ; Edgard de Faria Correa . Memory Controller for Digital TV Decoders. In: Simpósio Brasileiro de Engenharia de Sistemas Computacionais, 2011, Florianópolis. SBESC Proceedings, 2011, 2011.

21.
KOLOGESKI, Anelise ; MATOS, Debora ; CONCATO, Caroline ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . un Time Adaptive Mechanism for Sustaining Performance with Fault Tolerance. In: NOCs 2010 (Diagnostic Services in Network-on-Chips - DSNoC), 2010, Grenoble. NoCs 2010, 2010.

22.
MATOS, Debora ; CONCATO, Caroline ; KOLOGESKI, Anelise ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro A . Monitor-Adapter Coupling for NOC Performance Tuning. In: International Conference on Embedded Computer Systems: Architectures, MOdeling and Simulation - SAMOS, 2010, 2010, Samos, Greece. SAMOS X, 2010.

23.
CRUZ, B. ; KREUTZ, M. E. ; Edgard de Faria Correa ; Ivan Saraiva Silva . Exploring Memory Organization in Virtual MP-SoC Platforms. In: 23rd Symposium on Integrated Circtuits and Systems Design, SBCCI 2010, 2010, São Paulo. Chip in Sampa, 2010.

24.
MATOS, Debora ; CONCATO, Caroline ; BRISOLARA, Lisane ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . The Need for Reconfigurable Routers in Networks-on-Chip.. In: Applied Reconfigurable Computing, ARC 2009., 2009, Karlsruhe. 5th international workshop, ARC 2009.. Berlin: Springer, 2009. v. 1. p. 275-280.

25.
CONCATO, Caroline ; MATOS, Debora ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . NoC Power Optimization Using a Reconfigurable Router.. In: EEE Computer Society Annual Symposium on VLSI - ISVLSI, 2009., 2009, Tampa, Florida. IEEE Computer Society Annual Symposium on VLSI, 2009., 2009.

26.
CONCATO, Caroline ; MATOS, Debora ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu ; COTA, Erika . Fault Tolerant Mechanism to Improve Yield in NoCs Using a Reconfigurable Router. In: SBCCI - Symposium on Integrated Circuits and System Design, 2009, Natal - RN. Chip on the Dunes, 2009. v. 1. p. 159-164.

27.
MATOS, Debora ; CONCATO, Caroline ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . Highly Efficient Reconfigurable Routers in NoCs. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration - VLSI-SoC, 2009, Florianópolis. 17th IFIP/IEEE International Conference on Very Large Scale Integration - VLSI-SoC, 2009.

28.
MATOS, Debora ; CONCATO, Caroline ; KOLOGESKI, Anelise ; KREUTZ, M. E. ; CARRO, Luigi ; KASTENSMIDT, Fernanda ; SUSIN, Altamiro Amadeu . Adaptive Router Architecture Based on Traffic Behavior Observability. In: Network on Chip Architectures - NoCARC, 2009, New York. Second International Workshop on Network on Chip Architectures, 2009., 2009.

29.
AGUIAR, A. ; KIST, F. ; KREUTZ, M. E. ; FURTADO, J. C. ; SANTOS, R. R. ; SANTOS, T. G. . Síntese e Integração de um Agregado Reconfigurável Aplicado a um Algoritmo Genético Distribuído. In: XIII Workshop Iberchip, 2007, Lima, Peru. XIII Workshop Iberchip, 2007. v. 1. p. 221-224.

30.
AGUIAR, A. ; KREUTZ, M. E. ; SANTOS, R. R. ; SANTOS, T. G. . Design Flow of a dedicated Computer Cluster Customized for a Distributed Genetic Algorithm Applications. In: IEEE 18th International Conference on Application-specific Systems, Architectures and Processors, 2007, Montreal. IEEE International Conference on Application-specific Systems, Architectures and Processors. Los Alamitos: IEEE, 2007.

31.
ZEFERINO, Cesar ; BRUCH, Jaison Valmor ; PEREIRA, Thiago Felski ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. In: WPerformance2007, 2007, Rio de Janeiro. Anais do Congresso da Sociedade Brasileira de Computação. Porto Alegre: Sociedade Brasileira de Computação, 2007. p. 559-578.

32.
AGUIAR, A. ; BOTH, C. ; FREITAS, J. ; KREUTZ, M. E. ; SANTOS, T. G. ; SANTOS, R. R. . Implementação de Algoritmos Genéticos Paralelos Aplicados à Farmacos. In: XXVI CSBC - V WPerformance, 2006, Campo Grande. XXVI CSBC - V WPerformance, 2006.

33.
KREUTZ, M. E.; SUSIN, Altamiro A . INTERFACE-BASED PROGRAMMING MODEL FOR NoC ARCHITECTURE EVALUATION. In: Iberchip, 2005, salvador. XI worshop iberchip, 2005. p. 23-26.

34.
CARDOSO, Rodrigo ; KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro A . Design Space Exploration on Heterogeneous Networks-on-Chip. In: ISCAS 2005, 2005, Kobe. ISCAS 2005, 2005.

35.
KREUTZ, M. E.; MARCON, Cesar ; CALAZANS, Ney ; SUSIN, Altamiro A . Models for Embedded Application Mapping onto NoCs: Timing Analysis. In: RSP 2005, 2005, Montreal, 2005.

36.
KREUTZ, M. E.; MARCON, César ; CARRO, Luigi ; WAGNER, Flávio ; SUSIN, Altamiro Amadeu . Design Space Exploration Comparing Homogeneous and Heterogeneous Network-on-Chip Architectures. In: 18th Symposium on Integrated Circuits and Systems Design - SBCCI 05, 2005, Florianópolis. Symposium on Integrated Circuits and Systems Design - CHIP ON THE ISLAND, 2005.

37.
ZEFERINO, Cesar ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . RASoC: A Router Soft-Core for Networks-on-Chip. In: Design, Automation and Test in Europe - Designer's Forum, 2004, Paris. Proceedings of DATE 04, 2004.

38.
INDRUSIAK, Leandro ; KREUTZ, M. E. ; REIS, Ricardo ; SUSIN, Altamiro Amadeu ; GLESNER, Manfred . UML-DRIVEN DESIGN SPACE DELIMITATION AND EXPLORATION: A CASE STUDY ON NETWORKS-ON-CHIP. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2004, Tatranská Lomnika - Slovakia. Proceedings. Bratislava: Institute of Informatics, 2004. p. 5-12.

39.
COTA, Erika ; KREUTZ, M. E. ; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu ; LUBASZEWSKI, Marcelo . The Impact of NoC Reuse on the Testing of Core-Based Systems. In: 21st International IEEE VLSI Test Symposium, 2003, Napa Valley - CA. Proceedings of VTS 2003. Los Alamitos: IEEE Press, 2003. p. 128-133.

40.
ZEFERINO, Cesar ; KREUTZ, M. E. ; CARRO, Luigi ; SUSIN, Altamiro A . A Study on Communication Issues for Systems-on-Chip. In: Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. 15th A Study on Communication Issues for Systems-on-Chip - Chip in the Pampa, 2002.

41.
MATTOS, J. ; KREUTZ, M. E. ; CARRO, Luigi . Low-Power Control Architecture for Embedded Processors. In: Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and System Design - Chip in the Pampa, 2002.

42.
KREUTZ, M. E.; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Communication Architectures for System-on-Chip. In: sbcci, 2001, Pirenópolis, 2001.

43.
KREUTZ, M. E.; ZEFERINO, Cesar ; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Análise e Seleção de Redes de Interconexão para Síntese de Sistemas no Ambiente S³E²S. In: Iberchip, 2001, Montevideo, 2001.

44.
CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . System design and Synthesis for Multiple Behavior Applications. In: DATE, 2000, Paris, 2000.

45.
CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . A design methodology for embedded systems based on multiple processors. In: DIPES, 2000, Schloss Eringerfeld, 2000.

46.
WAGNER, Flávio ; KREUTZ, M. E. ; OYAMADA, M. ; CARRO, Luigi . Object-Oriented Modeling and Co-Simulation of Embedded Electronic Systems. In: VLSI, 1999, Lisboa, 1999.

47.
CARRO, Luigi ; KREUTZ, M. E. ; OYAMADA, M. ; WAGNER, Flávio . System Synthesis and Processor Selection in the S3E2S Environment. In: SBCCI, 1999, Natal, 1999.

48.
KREUTZ, M. E.; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Application Specific Synthesis from Simulation. In: SIM, 1998, Bento Gonçalves, 1998.

49.
KREUTZ, M. E.; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Custom Microprocessor Synthesis with Alma. In: Iberchip, 1997, Cidade de Mexico, 1997.

50.
KREUTZ, M. E.; CARRO, Luigi ; SUSIN, Altamiro Amadeu . Síntese do processador MCS8051 dedicado com arquitetura pipeline. In: Iberchip, 1997, Cidade do Mexico, 1997.

51.
KREUTZ, M. E.; CARRO, Luigi ; SUSIN, Altamiro Amadeu . System integration with dedicated processor for industrial applications. In: SICICA, 1997, Annecy, 1997.

52.
CARRO, Luigi ; KREUTZ, M. E. ; SUSIN, Altamiro Amadeu . System Design Methodology with Dedicated Controllers and Compilers. In: SBCCI, 1997, Gramado, 1997.

53.
KREUTZ, M. E.; CARRO, Luigi ; SUSIN, Altamiro Amadeu . C Compiler to ASIP 8051. In: SIM, 1997, Porto Alegre, 1997.

Resumos expandidos publicados em anais de congressos
1.
MESQUITA, J. W. ; MEDEIROS, A. L. ; Kreutz, Marcio ; SILVEIRA, M. M. ; PEREIRA, M. M. . LM-NoC: Uma Linguagem de Modelagempara Redes em Chip. In: XXI Workshop Iberchip, 2015, Montevideo. XXI Workshop Iberchip, 2015.

Resumos publicados em anais de congressos
1.
AGUIAR, A. ; BOTH, C. ; FREITAS, J. ; KREUTZ, M. E. ; SANTOS, T. G. ; SANTOS, R. R. . Integração de um Núcleo Femtojava com uma Pilha de Comunicação para a Concepção de um Cluster Baseado em FPGAs. In: ESCOLA REGIONAL DE ALTO DESEMPENHO, 2007, Porto Alegre. ESCOLA REGIONAL DE ALTO DESEMPENHO, 2007.

2.
KREUTZ, M. E.; CARRO, Luigi ; MARCON, Cesar ; CALAZANS, Ney ; SUSIN, Altamiro A . Energy and Latency Evaluation of NoC Topologies. In: ISCAS 2005, 2005, Kobe. IEEE International Symposium on Circuits and Systems, 2005.

3.
ITO, S. ; MATOS, J. ; KREUTZ, M. E. ; CARRO, Luigi . Synthesizing Simulink Specifications. In: SIM, 2000, Torres, 2000.


Demais tipos de produção técnica
1.
KREUTZ, M. E.; AGUIAR, A. ; BOTH, C. ; SANTOS, T. G. ; ZEFERINO, Cesar ; SANTOS, R. R. ; SUSIN, Altamiro Amadeu . ACR II - Análise e Otimização de Arquiteturas de Comunicação do tipo Redes-em-Chip para Sistemas Multiprocessados. 2006. (Relatório de pesquisa).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
MATOS, Debora; PEREIRA, M. M.; Kreutz, Marcio. Participação em banca de Jefferson Igor Duarte Silva. An AI based Tool for Networks-on-Chip Design Space Exploration. 2018. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

2.
Kreutz, Marcio; WANGHAM, M. S.; TEIVE, R. C. G.; ZEFERINO, Cesar. Participação em banca de Eduardo Alves da Silva. ESTUDO COMPARATIVO DO DESEMPENHO DE REDES-EM-CHIP BASEADO EM SIMULAÇÃO. 2017. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

3.
PEREIRA, M. M.; ARAUJO, S. R. F.; Ivan Saraiva Silva; Kreutz, Marcio. Participação em banca de Marcos Oliveira da Cruz. AccNoSys: Uma Arquitetura Adaptativa Aceleradora com Interconexão baseada em Rede em Chip.. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

4.
ARAUJO, S. R. F.; RAMOS, Karla; CASILLO, L.; Kreutz, Marcio. Participação em banca de Dênis Freire Lopes Nunes. Extendendo a ISA da Ipnosys para Implementação de Software Pipelining. 2016. Dissertação (Mestrado em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

5.
ALVEZ, K. R. T.; MOURA, R. S.; KREUTZ, M. E.; Ivan Saraiva Silva. Participação em banca de Jônatas Carneiro dos Santos Ferreira. CLEM & OCEAN: Dois Compiladores OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

6.
TEIVE, R. C. G.; DAZZI, R. L. S.; Kreutz, Marcio; ZEFERINO, Cesar. Participação em banca de ROSELI DA SILVEIRA UHLENDORF. MPSOC PARA AVALIAÇÃO DO DESEMPENHO DE UMA REDE-EM-CHIP EM FPGA. 2016. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

7.
INDRUSIAK, Leandro; Kreutz, Marcio; TEIVE, R. C. G.; RAMIREZ, A. R. G.; ZEFERINO, Cesar. Participação em banca de JAISON VALMOR BRUCH. Mapeamento estático de tarefas de aplicações de tempo real em sistemas baseados em Rede-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

8.
KREUTZ, M.; WANGHAM, M. S.; RAMIREZ, A. R. G.; ZEFERINO, Cesar. Participação em banca de Éderson Recalcatti. Uma Plataforma Virtual para experimentos de ataques de canal lateral em sistemas baseados em Rede-em-Chip. 2015. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

9.
PEREIRA, M. M.; Edgard de Faria Correa; Brito, A. V.; KREUTZ, M. E.. Participação em banca de Aparecida Lopes de Medeiros. Implementação da Técnica de Software Pipelining na Rede em Chip Ipnosys. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

10.
COMUNELLO, E.; ZEFERINO, Cesar; FERNANDES, A. M. R.; TEIVE, R. C. G.; KREUTZ, M.. Participação em banca de André Alessandro Stein. Filtro de difusão anisotrópica em FPGA. 2014. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

11.
KREUTZ, M. E.; VIDAL, J.; MUSICANTE, M.; SUSIN, Altamiro A. Participação em banca de Max Miller da Silveira. Linguagem de Domínio Específico para Modelagem e Avaliação de Processadores. 2013. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

12.
KREUTZ, M. E.; RIBEIRO, Claudia M. F.; RAMOS, Karla. Participação em banca de Antonio Denilson de Souza Oliveira. Integrando Redes em Chip à Plataformas Multiprocessadas: Estudo de Caso Storm. 2013. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

13.
Cavalcanti, A. C.; Brito, A. V.; KREUTZ, M. E.. Participação em banca de Carlos Augusto Ayres Carvalho. Lasic Process: um framework conceitual para integração de padrões de gestão ao desenvolvimento de projetos de propriedade intelectual de sistemas eletrônicos integrados em chips (IP-SoCs). 2012. Dissertação (Mestrado em Ciência da Informação) - Universidade Federal da Paraíba.

14.
Brito, A. V.; LIma, J. A.; KREUTZ, M. E.. Participação em banca de Ramon Leonn Victor Medeiros. Uma ferramenta para geração de código VHDL a partir do modelo de atores utilizando o framework Ptolemy. 2012. Dissertação (Mestrado em Ciência da Informação) - Universidade Federal da Paraíba.

15.
ZEFERINO, Cesar; Kreutz, Marcio; WANGHAM, M. S.; RAMIREZ, A. R. G.; TEIVE, R. C. G.. Participação em banca de Thiago Felski Pereira. Mecanismos para Provimento de Tolerância a Faltas em uma Rede-em-Chip. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

16.
ZEFERINO, Cesar; Kreutz, Marcio; WANGHAM, M. S.; RAMIREZ, A. R. G.; TEIVE, R. C. G.. Participação em banca de Douglas Rossi de Melo. Interfaces de Comunicação para a Rede-em-Chip SoCIN. 2012. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

17.
Ivan Saraiva Silva; Ricardo Jacobi; KREUTZ, M. E.; Lopes, A. S. B.. Participação em banca de Alba Sandyra Bezerra Lopes. Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de Memória para a Estimação de Movimento em Vídeos Digitais. 2011. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

18.
Kreutz, Marcio; Ivan Saraiva Silva; RAMOS, Karla; RIBEIRO, Claudia M. F.. Participação em banca de Dayanne Kelly Freire da Rocha Escale. Uma Abordagem Formal para Modelagem de QoS em Redes em Chip. 2011. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

19.
KREUTZ, M. E.; Eduardo Costa; Rolf Fredi Molz; FURTADO, J. C.. Participação em banca de Cristiano Rosa dos Santos. Redução do Consumo de Potência de Circuitos Integrados Utilizando Esquemas de Codificação em Conjunto com a Ferramenta Orion. 2010. Dissertação (Mestrado em Sistemas e Processos Industriais) - Universidade de Santa Cruz do Sul.

20.
Ivan Saraiva Silva; RAMOS, Karla; KREUTZ, M. E.; RIBEIRO, Claudia M. F.. Participação em banca de José de Acnhieta Gomes dos Santos. Arquitetura Hardware/Software de um núcleo NCAP Segundo o Padrão IEEE 1451.1: Uma Prova de Conceito. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

21.
Ivan Saraiva Silva; Ricardo Jacobi; KREUTZ, M. E.. Participação em banca de Tadeu Ferreira Oliveira. Sistema Operacional e Biblioteca de Funções para Plaformas MP-SoC: um estudo de caso para Simuladores de Reservatório. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

22.
KREUTZ, M. E.; Ivan Saraiva Silva; SUSIN, Altamiro Amadeu. Participação em banca de Bruno Cruz de Oliveira. simulação de reservatórios de petróleo em ambiente MP-SoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

23.
KREUTZ, M. E.; ZEFERINO, Cesar. Participação em banca de Marcelo Daniel Berejuck. rede intra-chip com qualidade de serviços para uso em telecomunicações. 2009. Dissertação (Mestrado em Computação) - Universidade do Vale do Itajaí.

Teses de doutorado
1.
RETTBERG, A.; Kreutz, Marcio; OLDEROG, E. R.; STIERAND, I.. Participação em banca de Maher Fakih. State-Based Real-Time Analysis of Synchronous Data-flow (SDF) Applications on MPSoCs with Shared Communication Resources. 2016. Tese (Doutorado em Informatik, Wirtschafts- und Rechtswissenschaften) - Carl von Ossietzky Universität Oldenburg.

Qualificações de Doutorado
1.
SOUZA, S. X.; SILVEIRA, L. F. Q.; CATUNDA, S. Y. C.; Edgard de Faria Correa; KREUTZ, M. E.; LUIZ, S. O. D.. Participação em banca de Carlos Avelino de Barros. Redução do Consumo Energético de Aplicações Paralelas Eficientes em Arquiteturas Multicore. 2014. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

2.
KREUTZ, M. E.; Oliveira, J. A.; Leite, L. E.. Participação em banca de Júlio César Paulino de Melo. Hardware components as Software components - Uma arquitetura gerenciadora de hardware para dispositivos reconfiguráveis. 2012. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

3.
KREUTZ, M. E.; SUSIN, Altamiro Amadeu; Ivan Saraiva Silva; RAMOS, Karla. Participação em banca de Silvio Roberto Fernandes de Araújo. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip - Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A Plataforma IPNoSys. 2010. Exame de qualificação (Doutorando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

4.
Ivan Saraiva Silva; Oliveira, J. A.; KREUTZ, M. E.; RAMOS, Karla; SUSIN, A.. Participação em banca de Leonardo Augusto Casillo. Exploração do Espaço de Projeto de microprocessadores para plataformas MPSoC baseadas em NoC: Impacto do uso de múltiplas micro-arquiteturas no desempenho das plataformas. 2010. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

Qualificações de Mestrado
1.
BECK FILHO, A. C.; MAIA, S. M. D. M.; Kreutz, Marcio; PEREIRA, M. M.. Participação em banca de Hiago Mayk Gomes de Araújo Rocha. Problema de Mapeamento e Roteamento: Proposta de Processo de Otimização Math -Heurístico. 2018. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

2.
PEREIRA, M. M.; GIRAO, G.; Kreutz, Marcio. Participação em banca de Samuel da Silva Oliveira. Otimização de Topologia Irregular Para Aplicações Tempo Real e Não Tempo Real em MP-SoCs Baseadas em Redes-em-Chip. 2018. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

3.
KREUTZ, M. E.; PEREIRA, M. M.; MATOS, Debora. Participação em banca de Jefferson Igor Duarte Silva. Uma ferramenta baseada em Inteligência Artificial para a Exploração do Espaço de Projeto de Redes em Chip. 2017. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

4.
Kreutz, Marcio; PEREIRA, M. M.; ZEFERINO, Cesar. Participação em banca de Jonathan Wanderley de Mesquita. Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizada: a Rede UTNoC. 2016. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

5.
SILVA, E. A.; KREUTZ, M.; WANGHAM, M. S.; TEIVE, R. C. G.; ZEFERINO, Cesar. Participação em banca de Eduardo Alves da Silva. ESTUDO COMPARATIVO DO DESEMPENHO DE REDES-EM-CHIP BASEADO EM SIMULAÇÃO. 2016. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

6.
PEREIRA, M. M.; Edgard de Faria Correa; KREUTZ, M. E.. Participação em banca de Eliselma Vieira dos Santos. Uma arquuitetura reconfigurável de grão grosso com tolerância à falhas. 2014. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

7.
ZEFERINO, Cesar; RAMIREZ, A. R. G.; TEIVE, R. C. G.; KREUTZ, M.. Participação em banca de Jaison Valmor Bruch. Mapeamento de tarefas de aplicações de tempo real em sistemas baseados em redes em chip visando a redução do consumo de energia. 2014. Exame de qualificação (Mestrando em Computação) - Universidade do Vale do Itajaí.

8.
KREUTZ, M. E.; RAMOS, Karla; ARAUJO, S. R. F.. Participação em banca de Raimundo Valter Costa Filho. MPNI: Uma Interface de Rede Parametrizável para Ambientes Multiprocessados Sobre Redes em Chip. 2013. Exame de qualificação (Mestrando em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

9.
KREUTZ, M. E.; Oliveira, M. V.; Déharbe, D. B.. Participação em banca de Haniel Moreira Barbosa. Formal verification of PLC programs using the B method. 2012. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

10.
Ivan Saraiva Silva; RAMOS, Karla; KREUTZ, M. E.. Participação em banca de Alba Sandyra Bezerra Lopes. Proposta e Implementação de um Núcleo para a Estimação de Movimento segundo o padrão H.264.. 2010. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

11.
RAMOS, Karla; KREUTZ, M. E.. Participação em banca de Dayanne Kelly Freire da Rocha. Uma abordagem formal para modelarem de QoS em redes-em-chip. 2010. Exame de qualificação (Mestrando em SISTEMAS DE COMUNICAÇÃO E AUTOMAÇÃO) - Universidade Federal Rural do Semi-Árido.

Trabalhos de conclusão de curso de graduação
1.
Edgard de Faria Correa; Kreutz, Marcio; PEREIRA, M. M.. Participação em banca de Wanderson Ricardo de Medeiros.Aplicação de Técnicas de Tolerância a Falhas em Sistemas Baseados em Microcontrolador. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

2.
Edgard de Faria Correa; Kreutz, Marcio; MAIA, S. M. D. M.; PEREIRA, M. M.. Participação em banca de Hiago Mayk Gomes de Araújo Rocha.O Problema do Mapeamento Heurísticas de mapeamento de tarefas em MPSoCs baseados em NoC. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

3.
Edgard de Faria Correa; Kreutz, Marcio; PEREIRA, M. M.. Participação em banca de Jandson de Oliveira Cavalcanti Ribeiro.Tolerância a Falhas na Rede em Chip SPINoSys. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

4.
KREUTZ, M. E.; RAABE, A.; BORTOLUZZI, F.; ZEFERINO, Cesar. Participação em banca de Eduardo Alves da Silva.RedScarf: ambiente para avaliação de desempenho de Rede-em-Chip. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Vale do Itajaí.

5.
Edgard de Faria Correa; PEREIRA, M. M.; KREUTZ, M. E.. Participação em banca de Marcos Oliveira da Cruz.Roteamento em Zigue-zague para a plataforma IPNoSys. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

6.
PEREIRA, M. M.; KREUTZ, M. E.; Ivan Saraiva Silva; Edgard de Faria Correa. Participação em banca de Hadley Siqueira.Arquitetura VLIW com otimização do uso de memória. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

7.
KREUTZ, M. E.; RAMOS, Karla; CRUZ, B.. Participação em banca de Christiane de Araújo Nobre.Uma investigação da integração de transdutores baseados no padrão IEEE 1451 com Arquiteturas Orientadas à Serviço. 2010. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade do Estado do Rio Grande do Norte.

8.
KREUTZ, M. E.; SANTOS, R. R.; Rolf Fredi Molz. Participação em banca de Júlio Lindolfo Lorenz.Implementação de Controle de Robôs por Meio Sem Fio. 2007. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

9.
KREUTZ, M. E.. Participação em banca de Luís Augisto Panta Motter.Identificação Digital Utilizando RFID. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

10.
KREUTZ, M. E.. Participação em banca de alexandra da Costa Pinto Aguiar.Síntese e Integração de um Agregado Reconfigurável para Aplicações Distribuídas. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.

11.
KREUTZ, M. E.. Participação em banca de Fernando Luís Hermann.Melhoramento de Contraste Implementado em FPGA. 2006. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade de Santa Cruz do Sul.



Participação em bancas de comissões julgadoras
Concurso público
1.
Kreutz, Marcio. Concurso Público para Professor Adjunto - UFPB. 2011. Universidade Federal da Paraíba.

2.
KREUTZ, M. E.; CASILLO, D.; CASILLO, L.. XV Concurso Público de Provas e Títulos, para o ingresso de Professor na Carreira do Magistério Público do Ensino Superior. 2010. Universidade do Estado do Rio Grande do Norte.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
12th International Symposium on Reconfigurable Communication-centric Systems-on-Chip. 2017. (Simpósio).

2.
VII Brazilian Symposium on Computing Systems Engineering. 2017. (Simpósio).

3.
Chip on the Moutains. 2016. (Congresso).

4.
VI Brazilian Symposium on Computing Systems Engineering. Design space exploration using UTNoCs and genetic algorithm.. 2016. (Congresso).

5.
10th International Symposium on Reconfigurable Communication-centric Systems-on-Chip. 2015. (Congresso).

6.
International Embedded Systems Symposium. 2015. (Simpósio).

7.
International Symposium on Circuits and Systems. Performance Evaluation of Hierarchical NoC Topologies for Stacked 3D ICs. 2015. (Congresso).

8.
V Brazilian Symposium on Computing Systems Engineering. 2015. (Simpósio).

9.
SBESC.An experimental evaluation of a combination of features on the IPNoSys.. 2013. (Simpósio).

10.
Chip in Brasília. 2012. (Simpósio).

11.
SBESC 2012.A LLVM based development environment for embedded systems software targeting the RISCO processor. 2012. (Simpósio).

12.
ESSE-PI - Escola de Sistemas Embarcados do Piauí 2011.Projeto de Redes-em-Chip. 2011. (Oficina).

13.
SBCCI - Symposium on Integrated Circuits and System Design. Fault Tolerant Mechanism to Improve Yield in NoCs Using a Reconfigurable Router. 2009. (Congresso).

14.
SBCCI - Symposium on Integrated Circuits and System Design. 2008. (Congresso).

15.
SBCCI, Symposium on Integrated Circuits and Systems Design. 2007. (Simpósio).

16.
SBCCI 2006 - Symposium on Integrated Circuits and Systems Design. 2006. (Congresso).

17.
DATE'05. DATE - Design and Automation in Europe. 2005. (Congresso).

18.
Iberchip. Iberchip2005. 2005. (Congresso).

19.
SBCCI. Symposium on Integrated Circuits and System Design. 2005. (Congresso).

20.
.Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

21.
SBCCI 02 Symposium on Integrated Circuits and Systems Design - Chip in the Pampa.Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

22.
. Iberchip. 2001. (Congresso).

23.
.Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

24.
Iberchip. Iberchip. 2001. (Congresso).

25.
SBCCI 01 - Symposium on Integrated Circuits and Systems Design.Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

26.
.Symposium on Integrated Circuits and Systems Design. 1999. (Simpósio).

27.
SBCCI 99 - Symposium on Integrated Circuits and Systems Design.Symposium on Integrated Circuits and Systems Design. 1999. (Simpósio).


Organização de eventos, congressos, exposições e feiras
1.
Kreutz, Marcio; PEIXOTO, F. . WCAS - Workshop on circuits and Systems. 2016. (Congresso).

2.
Kreutz, Marcio; RETTBERG, A. ; WEHRMEISTER, M. ; GOTZ, M. . IESS - International Embedded Systems Symposium. 2015. (Congresso).

3.
Kreutz, Marcio; KASTENSMIDT, Fernanda ; REIS, Ricardo ; PEREIRA, M. M. ; Edgard de Faria Correa . ISVLSI 2013 - IEEE Computer Society Annual Symposium on VLSI. 2013. (Congresso).

4.
KREUTZ, M. E.; ZEFERINO, Cesar ; Paulo Fabbro ; Oscar Gouveia . WCAS - Workshop on Circuits and System Design. 2013. (Congresso).

5.
Kreutz, Marcio; RETTBERG, A. ; GERSTLAUER, A. ; HINDERSCHEIT, J. ; MORAWIEC, A. . The 2013 Electronic System Level Synthesis Conference. 2013. (Congresso).

6.
KREUTZ, M. E.; WIRTH, G. ; HILLERINGMANN, U. ; GLOSEKOTTER, P. ; JOB, R. . 3RD SUMMER SCHOOL OF ADVANCED MICROSYSTEMS TECHNOLOGIES FOR SENSOR APPLICATIONS. 2013. (Outro).

7.
Kreutz, Marcio; Edgard de Faria Correa ; Ivan Saraiva Silva ; PEREIRA, M. M. . ESSE 2012 - Escola de Sistemas Embarcados. 2012. (Outro).

8.
Kreutz, Marcio; Edgard de Faria Correa ; ARAUJO, S. R. F. ; PEREIRA, M. M. ; SIQUEIRA, M. . EPOCA 2012 - Escola Potiguar de Computação e suas Aplicações. 2012. (Outro).

9.
KREUTZ, M. E.; ZEFERINO, Cesar ; BARROS, E. . WCAS 2012 - Workshop on Circuits and Systems. 2012. (Congresso).

10.
KREUTZ, M. E.; Edgard de Faria Correa . SBESC 2012. 2012. (Congresso).

11.
KREUTZ, M. E.; Ivan Saraiva Silva ; Edgard de Faria Correa ; PEREIRA, M. M. . Chip on the Dunes. 2009. (Congresso).



Orientações



Orientações e supervisões concluídas
Dissertação de mestrado
1.
Jefferson Igor Duarte Silva. An AI based Tool for Networks-on-Chip Design Space Exploration. 2018. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Márcio Eduardo Kreutz.

2.
Jonathan Wanderley de Mesquita. Exploração de espaço de projeto para geração de Redes em Chip de topologias irregulares otimizadas: a Rede UTNoC. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Márcio Eduardo Kreutz.

3.
Hadley Magno da Costa Siqueira. Proposta de implementação de um processador multithreading com características de previsibilidade.. 2015. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Márcio Eduardo Kreutz.

4.
Aparecida Lopes de Medeiros. Implementação da Técnica de Software Pipelining na Rede em Chip Ipnosys. 2014. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Márcio Eduardo Kreutz.

5.
Max Miller da Silveira. Linguagem de Domínio Específico para Modelagem e Avaliação de Processadores. 2013. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Márcio Eduardo Kreutz.

6.
Christiane de Araújo Nobre. Avaliacao da Execucao de Aplicacoes Orientadas a Dados na Arquitetura de Redes em Chip IPNoSys.. 2012. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Márcio Eduardo Kreutz.

Trabalho de conclusão de curso de graduação
1.
Jonathan Wanderley de Mesquita. LM-NoC: Uma Linguagem para Modelagem e Avaliação de Redes em Chip. 2014. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Márcio Eduardo Kreutz.

2.
Marcos Oliveira da Cruz. Roteamento em Zigue-zague para a plataforma IPNoSys. 2013. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Márcio Eduardo Kreutz.



Inovação



Projeto de desenvolvimento tecnológico


Educação e Popularização de C & T



Organização de eventos, congressos, exposições e feiras
1.
KREUTZ, M. E.; WIRTH, G. ; HILLERINGMANN, U. ; GLOSEKOTTER, P. ; JOB, R. . 3RD SUMMER SCHOOL OF ADVANCED MICROSYSTEMS TECHNOLOGIES FOR SENSOR APPLICATIONS. 2013. (Outro).

2.
KREUTZ, M. E.; Ivan Saraiva Silva ; Edgard de Faria Correa ; PEREIRA, M. M. . Chip on the Dunes. 2009. (Congresso).




Página gerada pelo Sistema Currículo Lattes em 21/10/2018 às 21:51:36