Duarte Lopes de Oliveira

  • Endereço para acessar este CV: http://lattes.cnpq.br/7239085300019692
  • Última atualização do currículo em 27/11/2018


Possui graduação em Engenharia Elétrica pela Universidade de Mogi das Cruzes (1980), mestrado em Engenharia Eletrônica e Computação pelo Instituto Tecnológico de Aeronáutica (1988) e doutorado em Engenharia Elétrica pela Universidade de São Paulo (2004). Atualmente é professor associado do Instituto Tecnológico de Aeronáutica. Tem experiência na área de Engenharia Elétrica, com ênfase em Sistemas Digitais, atuando principalmente nos seguintes temas: metodologias e ferramentas (CAD) para síntese de controladores assíncronos, sistemas GALS, síntese comportamental de sistemas digitais assíncronos, metodologias e ferramentas (CAD) para síntese de sistemas digitais síncronos para baixo consumo, arquiteturas voltadas para aplicações de alto desempenho e dispositivos programáveis. (Texto informado pelo autor)


Identificação


Nome
Duarte Lopes de Oliveira
Nome em citações bibliográficas
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira

Endereço


Endereço Profissional
Instituto Tecnológico de Aeronáutica, Centro Técnico Aeroespacial, Divisão de Eletrônica.
Praça Marechal Eduardo Gomes, 50
Vila das Acácias
12228-900 - Sao Jose dos Campos, SP - Brasil
Telefone: (12) 39476813
Ramal: 6813
Fax: (12) 39475878
URL da Homepage: http://www.ele.ita.br


Formação acadêmica/titulação


2002 - 2004
Doutorado em Engenharia Elétrica.
Universidade de São Paulo, USP, Brasil.
Título: Miriã: Uma Ferramenta para a Sintese de Controladores Assíncronos Multi-Rajada, Ano de obtenção: 2004.
Orientador: Marius Strum.
Palavras-chave: Controladores assíncronos, riscos, corrida crítica; especificação multi-rajadas; síntese; máquinas de estado finito.
Grande área: Engenharias
Setores de atividade: Fabricação de Aparelhos e Equipamentos de Telecomunicação.
1983 - 1988
Mestrado em Engenharia Eletrônica e Computação.
Instituto Tecnológico de Aeronáutica, ITA, Brasil.
Título: Aspéctos Teóricos do Modelo Relacional de Dados e Projeto de Relações,Ano de Obtenção: 1988.
Orientador: Waldemar Setzer.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Banco de Dados Relacional; Formas Normais; Formas não-normalizadas.
Grande área: Ciências Exatas e da Terra
Setores de atividade: Atividades de Banco de Dados.
1990 - 1994
Especialização em Engenharia Eletrônica. (Carga Horária: 480h).
Instituto Tecnológico de Aeronáutica, ITA, Brasil.
1989 - 1990
Especialização em Sistemas Distribuidos. (Carga Horária: 240h).
Centro Técnico Aeroespacial, CTA-PROPESA, Brasil.
1984 - 1984
Especialização em Computação. (Carga Horária: 148h).
Instituto Nacional de Pesquisas Espaciais, INPE, Brasil.
1975 - 1980
Graduação em Engenharia Elétrica.
Universidade de Mogi das Cruzes, UMC, Brasil.
1972 - 1974
Ensino Médio (2º grau).
Instituto de Educação Estadual Prof Ascendino Reis, IEE-AR, Brasil.
1962 - 1971
Ensino Fundamental (1º grau).
Colegio Estadual Professora Any Frank, CE-AF, Brasil.




Formação Complementar


1984 - 1986
Bacharel em Matemática.
Pontificie da Universidade Católica de São Paulo, PUC-SP, Brasil.


Atuação Profissional



Instituto Tecnológico de Aeronáutica, ITA, Brasil.
Vínculo institucional

2013 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Regime: Dedicação exclusiva.

Vínculo institucional

2005 - 2013
Vínculo: , Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva.

Vínculo institucional

1992 - 2005
Vínculo: Servidor Público, Enquadramento Funcional: Professor Assistente, Regime: Dedicação exclusiva.

Vínculo institucional

1988 - 1992
Vínculo: , Enquadramento Funcional: Professor Assistente, Carga horária: 40

Vínculo institucional

1986 - 1988
Vínculo: , Enquadramento Funcional: Professor Auxiliar, Carga horária: 40

Atividades

09/2016 - Atual
Direção e administração, Instituto Tecnológico de Aeronáutica, .

Cargo ou função
Coordenador de pós-graduação da área de dispositivos e sistemas eletrônicos do programa de engenharia eletrônica e computação.
02/2010 - Atual
Ensino, Engenharia Eletrônica e de Computação, Nível: Graduação

Disciplinas ministradas
EEA-21 Circuitos Digitais
08/2005 - Atual
Ensino, Engenharia Eletrônica e Computação, Nível: Pós-Graduação

Disciplinas ministradas
EA-281 - Otimização de Sistemas Digitais
EA-282 - Projeto de Circuitos Assíncronos
1/1988 - Atual
Pesquisa e desenvolvimento , Centro Técnico Aeroespacial, Divisão de Eletrônica.

08/2010 - 08/2013
Direção e administração, Instituto Tecnológico de Aeronáutica, .

Cargo ou função
Coordenador de pós-graduação da área de dispositivos e sistemas eletrônicos do programa de engenharia eletrônica e computação.
02/2005 - 07/2010
Ensino, Engenharia Eletrônica e de Computação, Nível: Graduação

Disciplinas ministradas
EAI-21-circuitos digitais
EEA-85 Síntese de Sistemas Digitais
ELE-20 Circuitos Digitais
ELE-85 Sintese de Sistemas Digitais
8/1986 - 12/2004
Ensino, Engenharia Eletrônica e de Computação, Nível: Graduação

Disciplinas ministradas
EAI-16 Eletrônica Aplicada - Laboratório
EAI-16 Eletrônica Aplicada - Teoria
EAI-18 Eletrotécnica e Eletrônica Aplicada - Teoria
EAI-20 Circuitos Combinacionais - Laboratório
EAI-20 Circuitos Combinacionais - Teoria
EAI-20 Circuitos Digitais - Laboratório
EAI-20 Circuitos Digitais - Teoria
EAI-20 Circuitos Digitais I - Laboratório
EAI-20 Circuitos Sequenciais - Laboratório
EAI-22 Circuitos Digitais II - Laboratório
EAI-57 Circuitos de Comunicação - Laboratório
EAI-57 Osciladores e Circuitos de RF - Laboratório
EAI-58 Circuitos de Chaveamento - Laboratório
ELE-18 Eletrotécnica e Eletrônica Aplicada - Laboratório
Oficina Eletrônica II - Laboratório

Universidade de Mogi das Cruzes, UMC, Brasil.
Vínculo institucional

1990 - 1992
Vínculo: Celetista, Enquadramento Funcional: Professor titular, Carga horária: 0

Vínculo institucional

1987 - 1989
Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 0

Atividades

4/1987 - 7/1992
Ensino, Ciência da Computação, Nível: Graduação

Disciplinas ministradas
Estrutura de Dados
Introdução a Teoria dos Grafos
Introdução a Computação Gráfica
Principios de Desenvolvimento de Algorítmos
Introdução a Rede de Computadores

Universidade de Taubaté, UNITAU, Brasil.
Vínculo institucional

1989 - 1992
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 0

Vínculo institucional

1985 - 1988
Vínculo: Servidor Público, Enquadramento Funcional: Professor Assistente, Carga horária: 0

Atividades

8/1985 - 7/1992
Ensino, Tecnólogo Em Processamento de Dados, Nível: Graduação

Disciplinas ministradas
Linguagens de Programação
Teoria de Banco de Dados

Universidade de Guarulhos, UNG, Brasil.
Vínculo institucional

1987 - 1989
Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 0

Atividades

3/1987 - 7/1989
Ensino, Analise de Sistemas, Nível: Graduação

Disciplinas ministradas
Organização de Computadores
Linguagens de Programação

Faculdade de Processamento de Dados de Lins, FAC-PD-LINS, Brasil.
Vínculo institucional

1989 - 1990
Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 0

Atividades

8/1989 - 7/1990
Ensino, Tecnólogo em Processamento de Dados, Nível: Graduação

Disciplinas ministradas
Teoria de Banco de Dados
Linguagens de Programação

N C T Comercial Ltda, NCT, Brasil.
Vínculo institucional

1984 - 1986
Vínculo: Celetista, Enquadramento Funcional: Analista de Sistemas, Carga horária: 0

Atividades

4/1984 - 2/1986
Serviços técnicos especializados , Departamento de Desenvolvimento de Hardware, Grupo de Software Básico.

Serviço realizado
desenvolvimento de programas em assembler.

Enseg Engenharia de Seguros Ltda, ENSEG, Brasil.
Vínculo institucional

1976 - 1979
Vínculo: Celetista, Enquadramento Funcional: Operador de Computador, Carga horária: 0

Atividades

8/1976 - 5/1979
Serviços técnicos especializados , Centro de Processamento de Dados, Grupo de Operação.

Serviço realizado
operador do computador IBM (grande porte).

Colégio Comercial 30 de Outubro, CC-30OUT, Brasil.
Vínculo institucional

1981 - 1986
Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 0

Atividades

2/1981 - 2/1986
Ensino,

Disciplinas ministradas
Introdução a Processamento de Dados

Fundação Valeparaibano de Ensino, FUNVALE, Brasil.
Vínculo institucional

1986 - 1987
Vínculo: Celetista, Enquadramento Funcional: Professor de ensino médio, Carga horária: 8
Outras informações
Professor do curso técnico de processamento de dados


Colégio Técnico Duarte de Barros, CT-DBA, Brasil.
Vínculo institucional

1980 - 1983
Vínculo: Celetista, Enquadramento Funcional: Professor, Carga horária: 0

Atividades

4/1980 - 12/1983
Ensino,

Disciplinas ministradas
Eletricidade Básica
Introdução a Circuitos Eletrônicos

Colégio Cruzeiro do Sul, CCS, Brasil.
Vínculo institucional

1981 - 1981
Vínculo: Celetista, Enquadramento Funcional: Professor de ensino médio, Carga horária: 8
Outras informações
Professor do curso técnico de Eletrônica


Colégio Santos Dumont, CSD, Brasil.
Vínculo institucional

1980 - 1981
Vínculo: Celetista, Enquadramento Funcional: Professor de ensino médio, Carga horária: 8
Outras informações
Professor de Processamento de Dados


Banco Econônico S A, BANC-EC, Brasil.
Vínculo institucional

1975 - 1976
Vínculo: Celetista, Enquadramento Funcional: Auxiliar de escritório, Carga horária: 0

Atividades

4/1975 - 9/1976
Serviços técnicos especializados , Serviçoes Gerais, Serviços Gerais.

Serviço realizado
encarregado dos malotes de correspondência noturno.

Crefisul S A Crédito Financiamento e Investimento, CREFISUL, Brasil.
Vínculo institucional

1973 - 1973
Vínculo: Celetista, Enquadramento Funcional: Escriturário externo, Carga horária: 0

Atividades

3/1973 - 10/1973
Serviços técnicos especializados , Crédito Direto Ao Consumidor, Fianciamento de Automóveis.

Serviço realizado
auxiliar do agente financeiro.

Antonio Dualibi Filho Ltda, DUALIBI, Brasil.
Vínculo institucional

1969 - 1969
Vínculo: Celetista, Enquadramento Funcional: vendedor, Carga horária: 0

Atividades

6/1969 - 12/1969
Serviços técnicos especializados , Vendas, Setor de Materiais Elêtrico e Hidráulico.

Serviço realizado
vendedor interno.

Textil Tabacow S A, TABACOW, Brasil.
Vínculo institucional

1968 - 1969
Vínculo: Celetista, Enquadramento Funcional: Aprendiz de tecelão, Carga horária: 0

Atividades

8/1968 - 3/1969
Serviços técnicos especializados , Tecelagem, Produção de Tapetes.

Serviço realizado
auxiliar do tecelão (trocador de bobinas).


Linhas de pesquisa


1.
Sintese de Controladores Assíncronos
2.
Sintese Comportamental de Sistemas Digitais Assíncronos
3.
Sintese de Interfaces
4.
Metodologias e Ferramentas (CAD) para Sintese Lógica
5.
Síntese de sistemas digitais em dispositivos programáveis
6.
Sistemas digitais de baixo consumo
7.
Síntese de Sistemas GALS


Revisor de periódico


2012 - 2012
Periódico: Journal of Circuits Systems and Computers
2014 - Atual
Periódico: IET Circuits, Devices & Systems (Print)


Áreas de atuação


1.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas Digitais/Especialidade: Desenvolvimento de Ferramentas de Síntese.
2.
Grande área: Engenharias / Área: Engenharia Elétrica.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.
4.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas Digitais.
5.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
6.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.


Idiomas


Espanhol
Compreende Bem, Fala Pouco, Lê Bem, Escreve Pouco.
Inglês
Compreende Pouco, Fala Pouco, Lê Bem, Escreve Razoavelmente.
Francês
Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco.


Prêmios e títulos


2016
Melhor trabalho de TG - Orientador do Trabalho de Graduação do aluno Felipe Mendes, Divisão de Engenharia eletrônica do ITA.
2003
Diploma a la Mejor Ponencia, IX Workshop Iberchip - Havana - Cuba.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
SOUZA, GABRIEL A.F.2018SOUZA, GABRIEL A.F. ; SANTOS, RODRIGO B. ; ROCHA RIZOL, PALOMA M.S. ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. . A novel fully-programmable analog fuzzifier architecture for interval type-2 fuzzy controllers using current steering mirrors. JOURNAL OF INTELLIGENT & FUZZY SYSTEMS, v. 34, p. 203-212, 2018.

2.
OLIVEIRA, Duarte Lopes de2018OLIVEIRA, Duarte Lopes de; VERDUCCI, ORLANDO ; TORRES, VITOR LEANDRO VIEIRA ; MORENO, ROBSON ; FARIA, LESTER DE ABREU . Synthesis of QDI Combinational Circuits using Null Convention Logic Based on Basic Gates. Advances in Science, Technology and Engineering Systems Journal, v. 3, p. 308-317, 2018.

3.
TUYAMA DE FARIA BARBOSA, FELIPE2017TUYAMA DE FARIA BARBOSA, FELIPE ; DE OLIVEIRA, DUARTE LOPES ; CURTINHAS, TIAGO S. ; DE ABREU FARIA, LESTER ; DE SOUZA LUCIANO, JOCEMAR FRANCISCO . Implementation of Locally-Clocked XBM State Machines on FPGAs Using Synchronous CAD Tools. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v. 64, p. 1-11, 2017.

4.
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira2014OLIVEIRA, Duarte Lopes de; Lester A. Faria ; Eduardo Lussari . Design of an Improved and Robust Asynchronous Wrapper (AW) for FPGA Applications. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. vol. 8, p. pp.54/nro.1-pp.63, 2014.

5.
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira2013OLIVEIRA, Duarte Lopes de; Lester A. Faria ; Eduardo Lussari ; Sandro Shoiti Sato . An Asynchronous Interface with Robust Control for Globally-Asynchronous Locally-Synchronous Systems. Journal of Aerospace Technology and Management (Online), v. 5, p. 91-102, 2013.

6.
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira2012OLIVEIRA, Duarte Lopes de; Luiz S. Ferreira ; Leonardo Romano . Synthesis of Asynchronous Controllers on FPGA from Generalized Multi-Burst Graph Specification. Microelectronics and Solid State Electronics, v. 1, p. 102-110, 2012.

7.
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira2008OLIVEIRA, Duarte Lopes de; STRUM, Marius ; SATO, S. S. . Burst-Mode Asynchronous Controllers on FPGA. International Journal of Reconfigurable Computing (Print), v. 2008, p. 1/926851-10, 2008.

8.
OLIVEIRA, Duarte Lopes de;OLIVEIRA, DUARTE L.;OLIVEIRA, D. L.;DE OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE LOPES;OLIVEIRA, DUARTE;D. L. Oliveira2003 OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Miriã: a CAD tool to synthesize multi-burst controllers for heterogeneous systems. Microelectronics Reliability, Inglaterra, v. 43, p. 209-215, 2003.

Trabalhos completos publicados em anais de congressos
1.
CURTINHAS, TIAGO ; OLIVEIRA, D. L. ; TORRES, V. L. V. ; SAOTOME, O. . A Design flow for Synhtesis of XBM Direct Output Synchronous FSMs for Heterogeneous Systems. In: XXIV Workshop Iberchip, 2018, Puerto Vallarta. XXIV Iberchip Workshop, 2018. p. 5-8.

2.
OLIVEIRA, D. L.; SANTANA, L. ; TORRES, V. L. V. ; VERDUCCI, ORLANDO ; FARIA, LESTER A. . An Approach for Speed-Independent Extended Burst-Mode FSMs with Enhanced Robustness. In: XXIV Workshop Iberchip, 2018, Puerto Vallarta. XXIV Iberchip Workshop, 2018. p. 29-32.

3.
OLIVEIRA, D. L.; BRANDOLIN, J. B. ; VERDUCCI, ORLANDO ; TORRES, V. L. V. ; SAOTOME, OSAMU . An Approach for the Design of Asynchronous NULL Convention Logic (NCL) Crcuits using FPGA. In: XXIV Workshop Iberchip, 2018, Puerto Vallarta. XXIV Iberchip Workshop, 2018. p. 64-67.

4.
OLIVEIRA, D. L.; BRANDOLIN, J. B. ; TORRES, V. L. V. ; VERDUCCI, ORLANDO ; SAOTOME, OSAMU . An Architecture for Self-timed Asynchronous Pipeline Circuits using FPGAs. In: XXIV Workshop Iberchip, 2018, Puerto Vallarta. XXIV Iberchip Workshop, 2018. p. 80-83.

5.
OLIVEIRA, D. L.; TORRES, V. L. V. ; LIMA, R. ; ROMANO, LEONARDO . Synthesis of XBM Asynchronous FSMs by Desynchronization from One-hot Synchronous FSMs. In: XXIV Workshop Iberchip, 2018, Puerto Vallarta. XXIV Iberchip Workshop, 2018. p. 72-75.

6.
VERDUCCI, ORLANDO ; OLIVEIRA, D. L. ; TORRES, V. L. V. ; MORENO, R. L. ; Leonardo Romano . Synthesis of QDI Direct Output Finite State Machines from Synchronous Specifications. In: 8th Workshop on Circuits and Systems and Design (WCAS), 2018, Bento Gonçalves. 8th WCAS, 2018. p. 1-4.

7.
TORRES, V. L. V. ; OLIVEIRA, D. L. ; DAMORE, R. ; VERDUCCI, ORLANDO ; ROMANO, LEONARDO . Implementation of QDI circuits with Isochronic Forks Satisfield in Altera/Intel FPGAs. In: 8th Wrokshop on Circuits and Systems and Design (WCAS), 2018, Bento Gonçalves. 8th WCAS, 2018. p. 1-4.

8.
DELSOTO, HIGOR A. ; OLIVEIRA, DUARTE L. ; SANTANA, LUCAS ; FARIA, LESTER A. . A design flow of asynchronous burst-mode circuits without fundamental-mode timing assumption. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1-4.

9.
VERDUCCI, ORLANDO ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. . Synthesis of QDI AFSMs from XBM specifications. In: 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIMELA), 2018, Puerto Vallarta. 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA), 2018. p. 1-4.

10.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; SAOTOME, OSAMU . VHDLASYN: A tool for synthesis of asynchronous systems from of VHDL behavioral specifications. In: 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIMELA), 2018, Puerto Vallarta. 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA), 2018. p. 1-4.

11.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; SANTANA, LUCAS ; FARIA, LESTER A. . FPGA implementation of high-performance asynchronous pipelines with robust control. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1-4.

12.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; SANTANA, LUCAS M. ; FARIA, LESTER A. . A novel state assignment method for XBM AFSMs without the essential hazard assumption. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. v. 4. p. 1.

13.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; SAOTOME, OSAMU . Design of extended burst-mode asynchronous controllers using synchronous CAD tools. In: 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIMELA), 2018, Puerto Vallarta. 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA), 2018. p. 1-4.

14.
OLIVEIRA, DUARTE L.; VERDUCCI, ORLANDO ; TORRES, VITOR L. V. ; SAOTOME, OSAMU ; MORENO, ROBSON L. ; BRANDOLIN, JOAO B. . A Novel Architecture for Implementation of Quasi Delay Insensitive Finite State Machines. In: 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018, Lima. 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018. p. 1-4.

15.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; SAOTOME, OSAMU ; BRANDOLIN, JOAO B. . FPGA Implementation of Low-Latency Robust Asynchronous Interfaces for GALS Systems. In: 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018, Lima. 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018. p. 1-4.

16.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; TORRES, VITOR L. V. ; SAOTOME, OSAMU ; BRANDOLIN, JOAO B. . A Tools Flow for Automatic Synthesis of Extended Burst-Mode Asynchronous State Machines. In: 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018, Lima. 2018 IEEE XXV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2018. p. 1-4.

17.
OLIVEIRA, D. L.; CURTINHAS, TIAGO ; TORRES, V. L. V. ; BRANDOLIN, J. B. ; SAOTOME, OSAMU . Design of Asynchronous Wrappers for High Concurrency Multi-point GALS Systems. In: IEEE Andean Conference (ANDESCON), 2018, Cali. IEEE ANDESCON, 2018. p. 1-6.

18.
OLIVEIRA, D. L.; GARCIA, K. ; FARIA, LESTER ; Leonardo Romano . The Design of Low-Power Transition-Signaling Asynchronous Pipelines. In: XXIII Worshop Iberchip, 2017, Bariloche. XXIII Iberchip, 2017. p. 21-24.

19.
OLIVEIRA, D. L.; CURTINHAS, T. ; FARIA, LESTER ; Leonardo Romano . A Low-Latency Asynchronous Wrapper for GALS Systems Design. In: XXIII Workshop Iberchip, 2017, Bariloche. XXIII Iberchip, 2071. p. 28-31.

20.
OLIVEIRA, D. L.; GARCIA, K. ; FARIA, LESTER ; Leonardo Romano . OTG: A Target Specification for Design of Synchronous Digital Systems in the RTL Style. In: XXIII Worshop Iberchip, 2017, Bariloche. XXIII Iberchip, 2017. p. 66-69.

21.
OLIVEIRA, D. L.; DELSOTO, H. A. ; FARIA, LESTER ; Leonardo Romano . Synthesis of Auto-Synchronous FSMs from Synchronous Specification using FPGAs. In: XXIII Workshop Iberchip, 2017, Bariloche. XXIII Iberchip, 2017. p. 102-105.

22.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; Leonardo Romano . A Design Tools Flow and New Architecture for Low-Power Gated-clock Synchronous Controllers. In: XIX Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2017, São José dos Campos. XIX SIGE, 2017. p. 1-5.

23.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; VERDUCCI, ORLANDO ; Leonardo Romano . FPGA Implementation of a Low-Power DES CryptoProcessor Using Multi-Point GALS Architecture. In: 7th WCAS, 2017, Fortaleza. 7th Workshop on Circuits and Systems and Design (WCAS), 2017. p. 1-4.

24.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; VERDUCCI, ORLANDO ; Leonardo Romano . A Reduced Architecture for Asynchronous Interfaces Suitable to GALS Systems. In: 7th Workshop on Circuits and Systems and Design (WCAS), 2017, Fortaleza. 7th WCAS, 2017. p. 1-4.

25.
DELSOTO, H. A. ; OLIVEIRA, DUARTE L. ; VERDUCCI, O. ; Leonardo Romano . A Method to Translate Extended Burst-Mode Specifications to Signal Transition Graph Specifications. In: 7th Workshop on Circuits and Systems and Design (WCAS), 2017, Fortaleza. 7th WCAS, 2017. p. 1-4.

26.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; VERDUCCI, ORLANDO . Robust architecture for locally-clocked extended burst-mode circuits without timing assumption. In: 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017, Cusco. 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017. p. 1-4.

27.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; VERDUCCI, ORLANDO ; SAOTOME, OSAMU . State assignment of direct output synchronous FSMs using genetic algorithm. In: 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017, Cusco. 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017. p. 1-4.

28.
OLIVEIRA, DUARTE L.; VERDUCCI, ORLANDO ; FARIA, LESTER A. ; CURTINHAS, TIAGO . A novel convention logic (NCL) gates architecture based on basic gates. In: 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017, Cusco. 2017 IEEE XXIV International Conference on Electronics, Electrical Engineering and Computing (INTERCON), 2017. p. 1-4.

29.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; FARIA, LESTER A. . Simple Control Architectures for Asynchronous Pipelines on FPGAs. In: XXII Iberchip Workshop, 2016, Florianápolis. XXII Iberchip, 2016. p. 21-24.

30.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; FARIA, LESTER A. . Uma Nova Arquitetura para Sistemas Pipeline Síncrono Insensíveis à Latência. In: XXII Iberchip Workshop, 2016, Florianópolis. XXII Iberchip, 2016. p. 17-20.

31.
OLIVEIRA, DUARTE L.; TUYAMA, F. ; FIGUEREDO, J. P. ; FARIA, LESTER A. . Optimized Design by Direct Mapping of Extended Burst-Mode Asynchronous State Machines. In: XXII Iberchip Workshop, 2016, Florianópolis. XXII Iberchip, 2016. p. 69-72.

32.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; FARIA, LESTER A. . Interfaces Insensíveis à Latência para Sistemas Heterogêneos. In: XXII Iberchip Workshop, 2016, Florianópolis. XXII Iberchip, 2016. p. 13-16.

33.
OLIVEIRA, DUARTE L.; TUYAMA, FELIPE ; CURTINHAS, TIAGO ; FARIA, LESTER A. ; SOUSA, JOCEMAR F. . A design flow for locally-clocked XBM asynchronous state machines using synchronous CAD tools. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). p. 251-254.

34.
OLIVEIRA, D. L.; GARCIA, K. ; Lester A. Faria ; DELSOTO, H. A. ; Leonardo Romano . A Synchronous Wrapper for Asynchronous Pipeline Modules in a Synchronous Design in FPGAs. In: XVIII Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2016, São José dos Campos. XVIII SIGE, 2016.

35.
GARCIA, K. ; OLIVEIRA, DUARTE L. ; Lester A. Faria ; DELSOTO, H. A. ; Leonardo Romano . An Asynchronous Implementation of Cryptographic Algorithm using High-Level Automatic Synthesis. In: XVIII Simpósio de Aplicações Operacionais em Áreas de Defesa, 2016, São José dos Campos. XVIII SIGE, 2016.

36.
OLIVEIRA, DUARTE L.; FARIA, LESTER A. ; DELSOTO, HIGOR A. ; GARCIA, KLEDERMON . An architecture for globally-synchronous locally-asynchronous systems on FPGAs. In: 2016 IEEE XXIII International Congress on Electronics, Electrical Engineering and Computing (INTERCON), 2016, Piura. 2016 IEEE XXIII International Congress on Electronics, Electrical Engineering and Computing (INTERCON). p. 1-6.

37.
OLIVEIRA, DUARTE L.; FARIA, LESTER A. ; DELSOTO, HIGOR A. ; GARCIA, KLEDERMON . Synthesis of bundled-data asynchronous pipelines with reduced matched delays on FPGAS. In: 2016 IEEE XXIII International Congress on Electronics, Electrical Engineering and Computing (INTERCON), 2016, Piura. 2016 IEEE XXIII International Congress on Electronics, Electrical Engineering and Computing (INTERCON). p. 1-5.

38.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; OLIVEIRA, JOAO LUIS V. ; ROMANO, LEONARDO . Design of low-power two-hot finite state machines operating on double-edge clock. In: 2016 IEEE ANDESCON, 2016, Arequipa. 2016 IEEE ANDESCON, 2016. p. 1.

39.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; OLIVEIRA, JOAO LUIS V. ; ROMANO, LEONARDO . Design of gated-clock asynchronous wrappers for multi-point GALS systems. In: 2016 IEEE ANDESCON, 2016, Arequipa. 2016 IEEE ANDESCON, 2016. p. 1-4.

40.
GARCIA, KLEDERMON ; OLIVEIRA, DUARTE L. ; D'AMORE, ROBERTO ; FARIA, LESTER A. ; OLIVEIRA, JOAO L. V. . FPGA implementation of optimized XBM specifications by transformation for AFSMs. In: 2016 International Conference on ReConFigurable Computing and FPGAs (ReConFig), 2016, Cancun. 2016 International Conference on ReConFigurable Computing and FPGAs (ReConFig), 2016. p. 1.

41.
LUSSARI, EDUARDO ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. ; VERDUCCI, ORLANDO . Software-Defined Radio design based on GALS architecture for FPGAs. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6.

42.
GARCIA, KLEDERMON ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. ; VERDUCCI, O. . Automatic Synthesis of High-Speed Asynchronous Systems from a Behavioral Specification. In: 6th Workshop on Circuits and Systems Design, 2016, Belo Horizonte. 6th WCAS 2016, 2016. p. 1-4.

43.
OLIVEIRA, DUARTE L.; DELSOTO, H. A. ; VERDUCCI, O. ; Lester A. Faria . An Approach for De-synchronization: Synthesis of Asynchronous Controllers from Synchronous Design. In: 6th Workshop on Circuits and Systems Design, 2016, Belo Horizonte. 6th WCAS 2016, 2016. p. 1-4.

44.
OLIVEIRA, DUARTE L.; CURTINHAS, T. ; VERDUCCI, O. ; Lester A. Faria . A Novel Interface for Locally-Clocked Synchronous Modules in a Globally-Clocked Synchronous Design. In: 6th Workshop on Circuits and Systems Design, 2016, Belo Horizonte. 6th WCAS 2016, 2016. p. 1-4.

45.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; FARIA, LESTER A. ; OLIVEIRA, JOAO LUIS V. ; ROMANO, LEONARDO . A synchronous wrapper for high-speed heterogeneous systems on FPGAs. In: 2016 IEEE ANDESCON, 2016, Arequipa. 2016 IEEE ANDESCON, 2016. p. 1-6.

46.
OLIVEIRA, DUARTE L.; FARIA, LESTER A. ; ROMANO, LEONARDO . Synthesis by Optimized Direct Mapping of Extended Burst-Mode gC Finite State Machines. In: XXI Iberchip Workshop, 2015, Montevideo. XXI Iberchip Workshop, 2015.

47.
GARCIA, K. ; OLIVEIRA, DUARTE L. ; DAMORE, R. . An Approach for Design of Asynchronous Systems with Bundled-Data Implementation. In: XXI Iberchip Workshop, 2015, Montevideo. XXI Iberchip Workshop, 2015.

48.
Luiz S. Ferreira ; DALALIO, G. ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. . LSPart: A Novel Tool for the Decomposition of Low-Power Gated-Clock Finite State Machines. In: XXI Iberchip Workshop, 2015, Montevideo. XXI Iberchip Workshop, 2015.

49.
OLIVEIRA, DUARTE L.; CURTINHAS, T. ; FARIA, LESTER A. . A Simple Approach for the Design of Asynchronous State Machines Using One-Hot Encoding. In: XVII Simpósio de Aplicações Operacionais em Áreas de Defesas, 2015, São José dos Campos. XVII SIGE, 2015.

50.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; FARIA, LESTER A. ; DAMORE, R. . Uma FIFO Básica para Transferência de Dados no Domínio de Clocks não Relacionados. In: XVII Simpósio de Aplicações Operacionais em Áreas de Defesa, 2015, São Jose dos Campos. XVII SIGE 2015, 2015.

51.
OLIVEIRA, DUARTE L.; FARIA, LESTER A. . Two-Level Hazard-Free Logic Minimization of Speed-Independent Extended Burst-Mode Controllers. In: XVII Simpósio de Aplicações operacionais em Áreas de Defesa, 2015, São José dos Campos. XVII SIGE 2015, 2015.

52.
OLIVEIRA, DUARTE L.; CURTINHAS, T. ; FARIA, LESTER A. ; Leonardo Romano . Síntese de Contadores Síncronos de Alta Latência Baseados em Latches Transparentes. In: XVII Simpósio de Aplicações operacionais em Áreas de Defesa, 2015, São José dos Campos. XVII SIGE 2015, 2015.

53.
OLIVEIRA, DUARTE L.; CURTINHAS, T. ; FARIA, LESTER A. . A Novel Architecture for Locally-Clocked Extended Burst-Mode Finite State Machines. In: 5th Workshop on Circuits and systems Design, 2015, Salvador. 5th WCAS 2015, 2015. p. 1-4.

54.
DALALIO, G. ; CURTINHAS, T. ; SOUSA, J. F. ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. . A State Assignment Method for Low-Power Synchronous Finite State Machines Based on Genetic Algorithm. In: 5th Workshop on Circuits and Systems Design, 2015, Salvador. 5th WCAS 2015, 2015. p. 1-4.

55.
OLIVEIRA, DUARTE L.; CURTINHAS, T. ; FARIA, LESTER A. ; ROMANO, LEONARDO . A Novel Synthesis Method based on Direct Mapping of Low-Power Synchronous Finite State Machines. In: 5th Workshop on Circuits and systems Design, 2015, Salvador. 5th WCAS 2015, 2015.

56.
CURTINHAS, T. ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. ; CAVALCANTE, T. C. ; SAOTOME, O. . Minimization and Encoding of High Performance Asynchronous State Machines Based on Genetic Algorithm. In: 28th Symposium on Integrated Circuits and Systems Design, 2015, Salvador. 28th SBCCI 2015, 2015.

57.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; BOMPEAN, DIEGO ; FARIA, LESTER A. ; ROMANO, LEONARDO . SICARELO: A tool for synthesis of locally-clocked extended burst-mode asynchronous Controllers. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

58.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; D'AMORE, ROBERTO . Using FPGAs to implement asynchronous pipelines. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

59.
OLIVEIRA, Duarte Lopes de; CURTINHAS, T. ; Lester A. Faria ; Leonardo Romano . An Novel Approach for Design of Synchronous Finite State Machines using Transparent Latches. In: XX Workshop Iberchip, 2014, Santiago. Iberchip XX Workshop, 2014.

60.
OLIVEIRA, Duarte Lopes de; CURTINHAS, T. ; Lester A. Faria ; OLIVEIRA, J. L. V. . A novel Asynchronous Wrapper for Heterogeneous Digital Systems using Two-Phase Protocol. In: XX Workshop Iberchip, 2014, Santiago. Iberchip XX Workshop, 2014.

61.
GARCIA, KLEDERMON ; OLIVEIRA, DUARTE L. ; CURTINHAS, TIAGO ; D'AMORE, ROBERTO . Synthesis of locally-clocked asynchronous systems with bundled-data implementation on FPGAs. In: 2014 IX Southern Conference on Programmable Logic (SPL), 2014, Buenos Aires. 2014 IX Southern Conference on Programmable Logic (SPL). p. 1-6.

62.
OLIVEIRA, Duarte Lopes de; CURTINHAS, T. ; Lester A. Faria ; OLIVEIRA, J. L. V. . Design of Asynchronous Controllers by Direct Mapping and Synchronous Specification. In: 4th Workshop on Circuits and System Design, 2014, Aracaju. WCAS 2014, 2014. p. 1-4.

63.
CURTINHAS, T. ; OLIVEIRA, DUARTE L. ; Lester A. Faria ; Osamu Saotome ; Leonardo Romano . Automatic Synthesis of Locally-Clocked Extended Burst-Mode AFSMs based on Transparent Latches. In: IEEE ANDESCON 2014, 2014, Cochabamba. ANDESCON 2014, 2014.

64.
CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; FARIA, LESTER A. ; SAOTOME, OSAMU . A novel State Assignment method for Extended Burst-Mode FSM design using Genetic Algorithm. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. New York: ACM Press. p. 1-7.

65.
OLIVEIRA, Duarte Lopes de; CURTINHAS, T. ; Lester A. Faria ; Leonardo Romano . Uma Arquitetura de Baixa Potência com Clock Pausável para MEFs Síncronas Particionadas. In: XVI Simpósio de Aplicações Operacionais em Áreas de Defesa, 2014, São José dos Campos. XVI SIGE 2014, 2014.

66.
LUSSARI, E. ; OLIVEIRA, Duarte Lopes de ; DAMORE, R. . Projeto e implementação de um transmissor AM digital reconfigurável didático em FPGA. In: XVI Simpósio de Aplicações Operacionais em Áreas de Defesa, 2014, São José dos Campos. XVI SIGE 2014, 2014.

67.
CURTINHAS, T. ; OLIVEIRA, Duarte Lopes de ; Lester A. Faria ; Osamu Saotome . A Novel State Minimization Method for Extended Burst-Mode Machines Based on Genetic Algorithm. In: XVI Simpósio de Aplicações Operacionais em Áreas de Defesa, 2014, São José dos Campos. XVI SIGE 2014, 2014.

68.
OLIVEIRA, DUARTE L.; BOMPEAN, DIEGO ; CURTINHAS, TIAGO ; FARIA, LESTER A. . Design of locally-clocked asynchronous finite state machines using synchronous CAD tools. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

69.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; ROMANO, LEONARDO . Design of synchronous pipeline digital systems operating in double-edge of the clock. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

70.
DEROMIR JUNIOR, A. ; OLIVEIRA, Duarte Lopes de ; CURTINHAS, T. . Projeto Prático de um Processador Assíncrono. In: XIX Workshop Iberchip, 2013, Cusco. XIX Workshop IBERCHIP, 2013.

71.
Luiz S. Ferreira ; OLIVEIRA, Duarte Lopes de ; DALALIO, G. . Controle Assíncrono para Acionamento de Máquinas de Estado Finito Síncronas Particionadas. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

72.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato ; Lester A. Faria . Synthesis by Direct Mapping of Asynchronous Control Circuits from Bursts Transition Graph. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

73.
OLIVEIRA, DUARTE L.; ALLES, NOE ; FARIA, LESTER A. . Synthesis by direct mapping of asynchronous extended burst-mode controllers using RS latch. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

74.
OLIVEIRA, DUARTE L.; CURTINHAS, THIAGO ; BOMPEAN, DIEGO ; FERREIRA, LUIZ S. ; ROMANO, LEONARDO . Synthesis of synchronous digital systems operating in double-edge of clock. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). p. 1.

75.
OLIVEIRA, Duarte Lopes de; Luiz S. Ferreira ; Lester A. Faria ; Noé Alles . Asynchronous Control in CMOS technology for Sysnchronous FSMs Partitioned with One-Hot Encoding. In: XVIII International IBERCHIP Workshop, 2012, Playa del Carmen. XVIII IBERCHIP, 2012.

76.
OLIVEIRA, Duarte Lopes de; Noé Alles ; Lester A. Faria ; Diego Bompean ; Thiago Curtinhas . Synthesis of Asynchronous Digital Systems of High Performance using Simpler Approach. In: XVIII International IBERCHIP Workshop, 2012, Playa del Carmen. XVIII IBERCHIP, 2012.

77.
OLIVEIRA, Duarte Lopes de; Eduardo Lussari ; Sandro Shoiti Sato ; Lester A. Faria . Uma Interface Assíncrona robusta para Sistemas Localmente Síncronos-Globalmente assíncronos. In: XIV SIGE Simposio de Aplicações Operacionais em Áreas de Defesa, 2012, São José dos Campos. XIV SIGE Simposio de Aplicações Operacionais em Áreas de Defesa, 2012. v. 1. p. 188-193.

78.
OLIVEIRA, Duarte Lopes de; Diego Bompean ; CURTINHAS, T. ; Lester A. Faria ; Noé Alles ; Leonardo Romano . Implementação em PLD de Máquinas de estados Finitos Assíncronos de Relógio Local. In: XIV SIGE Simposio de Aplicações Operacionais em Áreas de Defesa, 2012, São José dos Campos. XIV SIGE Simposio de Aplicações Operacionais em Áreas de Defesa, 2012. p. 234-239.

79.
OLIVEIRA, D. L.; FARIA, L. A. ; LUSSARI, E. . FPGA implementation of robust asynchronous wrappers for Globally-Asynchronous systems (GALS). In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. v. 1. p. 1-134.

80.
OLIVEIRA, DUARTE LOPES; ALLES, NOE ; FARIA, LESTER ; CURTINHAS, TIAGO ; BOMPEAN, DIEGO ; FERREIRA, LUIZ S. . Synthesis of Extended Burst-Mode Asynchronous Controllers by the Use of Optimized Direct Mapping. In: 2012 VI Andean Region International Conference, 2012, Cuenca. 2012 VI Andean Region International Conference. p. 63.

81.
OLIVEIRA, DUARTE LOPES; CURTINHAS, TIAGO ; FARIA, LESTER ; ROMANO, LEONARDO . Synthesis of Low-Power Synchronous Digital Systems Operating in Double-Edge of the Clock. In: 2012 VI Andean Region International Conference, 2012, Cuenca. 2012 VI Andean Region International Conference. p. 59.

82.
OLIVEIRA, DUARTE LOPES; BOMPEAN, DIEGO ; FARIA, LESTER ; CURTINHAS, TIAGO ; ALLES, NOE . Design of Asynchronous Digital Systems using Two-Phase Bundled-Data Protocol. In: 2012 VI Andean Region International Conference, 2012, Cuenca. 2012 VI Andean Region International Conference. p. 73.

83.
DEROMIR JUNIOR, A. ; OLIVEIRA, Duarte Lopes de . Projeto de um Processador Assíncrono de 8 bits. In: XVIII Encontrol de Iniciação cientifica e Pós-Graduação do ITA, 2012, São José dos Campos. XVIII INCITA, 2012.

84.
OLIVEIRA, Duarte Lopes de; Lester A. Faria ; Luiz S. Ferreira ; Noé Alles . Asynchronous Control for Low Power FSM Partitioning with One-Hot Encoding. In: XIII SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2011, São José dos Campos. XIII SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2011.

85.
OLIVEIRA, Duarte Lopes de; Lester A. Faria ; Noé Alles . A new Memory Element for Synthesis by Direct Mapping of Asynchronous FSMs from XBM Specification. In: XIII SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2011, São José dos Campos. XIII SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2011.

86.
OLIVEIRA, DUARTE L.; ALLES, NOE ; FARIA, LESTER A. ; BOMPEAN, DIEGO ; CURTINHAS, THIAGO . Proposal of a methodology to enhance the teaching of asynchronous digital systems design. In: 2011 3rd International Congress on Engineering Education (ICEED 2011), 2011, Kuala Lumpur. 2011 3rd International Congress on Engineering Education (ICEED). p. 59.

87.
OLIVEIRA, Duarte Lopes de; Eduardo Lussari . Synthesis by Direct Mapping of AFSMs from Flexible Multi-Burst Graph Specification. In: VXII International IBERCHIP Workshop, 2011, Bogotá. XVII IBERCHIP, 2011.

88.
Luca M. Moller ; OLIVEIRA, Duarte Lopes de ; Luiz S. Ferreira ; Leonardo Romano . A State Assignment Approach of Synchronous Controllers for Reducing the Activity of Clock. In: XVII International IBERCHIP Workshop, 2011, Bogotá. XVII IBERCHIP, 2011.

89.
OLIVEIRA, Duarte Lopes de; Luiz S. Ferreira ; Leonardo Romano ; Luca M. Moller . Synthesis of Double-Edge Triggered Synchronous Counters. In: XVII International IBERCHIP Workshop, 2011, Bogotá. XVII IBERCHIP, 2011.

90.
OLIVEIRA, Duarte Lopes de; Luiz S. Ferreira . Asynchronous Burst-Mode Control for Low-Power Gated-Clock Finite State Machines. In: 2rd IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. Lascas 2011, 2011.

91.
Luca M. Moller ; OLIVEIRA, Duarte Lopes de . Assinalamento de Estados de Máquinas Síncronas com Redução de Atividade do Clock. In: XVI Encontrol de Iniciação Científica e Pós-Graduação do ITA, 2011, São José dos Campos. XVI ENCITA, 2011.

92.
OLIVEIRA, DUARTE L.; LUSSARI, EDUARDO . Synthesis of robust controllers for GALS_FPGA from multi-burst graph specification. In: Programmable Logic (SPL), 2011 VII Southern Conference on, 2011, Cordoba. Programmable Logic (SPL), 2011 VII Southern Conference on. p. 123.

93.
OLIVEIRA, Duarte Lopes de; Eduardo Lussari . Asynchronous Pipeline Digital Design using FPGA. In: XVI Workshop Iberchip, 2010, Foz de Iguaçu. XVI Workshop Iberchip, 2010.

94.
OLIVEIRA, Duarte Lopes de; Luiz S. Ferreira . Synthesis of Low-Power Synchronous Controllers Operating with Local Clock. In: XVI Workshop Iberchip, 2010, Foz de Iguaçu. Proc. XVI Worksho Iberchip, 2010.

95.
OLIVEIRA, Duarte Lopes de; Shibuya, Lidia ; Osamu Saotome . Synthesis by Direct Mapping of Asynchronous Controllers from Extended Burst-Mode Specification. In: XVI Workshop Iberchip, 2010, Foz de Iguaçu. Proc. XVI Worksho Iberchip, 2010.

96.
Jozias Del Rios ; OLIVEIRA, Duarte Lopes de ; Leonardo Romano . Automatic Synthesis of Synchronous Controllers with low activity of the clock. In: VI Southern Programmable Logic Conference - Designer Forum, 2010, Ipojuca - Porto de Galinhas. Proc. Designer Forum, 2010. p. 63-68.

97.
Rômulo Magalhaes Brasil ; OLIVEIRA, Duarte Lopes de . Minimização de estados para Máquinas de Estado Finito Assíncrona. In: XVI Encontro de Iniciação Cientifica e Pós-Graduação (XVI INCITA), 2010, São José dos Campos. XVI INCITA, 2010.

98.
Jozias Del Rios ; Rogerio Barros ; OLIVEIRA, Duarte Lopes de ; Paulo Miguel Novais ; Leonardo Romano . Estimação de Potência de Controladores Sincronos com Baixa Atividade do Relógio. In: XII Simpósio de Aplicações Operacionais em Area de Defesa (XII SIGE), 2010, São José dos Campos. XII SIGE, 2010.

99.
OLIVEIRA, Duarte Lopes de; Leonardo Romano ; OLIVEIRA, J. L. V. . Two-Level Hazard-Free Logic Minimization of Speed-Independent XBM Controllers. In: XVII International Congress of Electronic, Electrical and Systems Engineering, 2010, Puno. XVII INTERCON, 2010.

100.
OLIVEIRA, DUARTE L.; FERREIRA, LUIZ S. ; ROMANO, LEONARDO . FPGA implementation of asynchronous controllers from generalized multi-burst graph specification. In: 2010 IEEE ANDESCON, 2010, Bogota. 2010 IEEE ANDESCON. v. 1. p. 1-18.

101.
OLIVEIRA, DUARTE L.; FERREIRA, LUIZ S. ; ROMANO, LEONARDO . Obtaining logic minimization for asynchronous controllers synthesis to digital design course. In: 2010 2nd International Congress on Engineering Education (ICEED 2010), 2010, Kuala Lumpur. 2010 2nd International Congress on Engineering Education. p. 202.

102.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato ; Leonardo Romano . Synthesis of High-Performance Synchronous Finite State Machines using Transparent Latches. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 60-65.

103.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato . FPGA Implementation of Bounded Wire Delay Asynchronous Controllers from Extended Signal Transition Graph. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 300-3004.

104.
OLIVEIRA, Duarte Lopes de. Practical Robust Synthesis of Burst-Mode Asynchronous Circuits using Generalized C Elements. In: XV Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 2. p. 606-611.

105.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato . FPGA Implementation of Robust Asynchronous Controllers From Multi Burst Graph Specification. In: VI Southern Conference on Programmable Logic, 2009, São Carlos. DESIGN FORUM 2009 VI Southern Conference on Programmable Logic, 2009. p. 13-18.

106.
OLIVEIRA, Duarte Lopes de. Sistemas Assíncronos em FPGA: Uma Alternativa para Projeto Digital Embarcado. In: XI SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2009, São José dos Campos. Simpósio de Aplicações Operacionais em Áreas de Defesa, 2009.

107.
OLIVEIRA, DUARTE L.; Shibuya, Lidia ; SAOTOME, OSAMU . Practical approach for design of flip-flops and transparent latches. In: , 2009, Kuala Lumpur. . p. 236.

108.
OLIVEIRA, Duarte Lopes de. Synthesis of Robust Extended Burst-Mode Asynchronous Circuits. In: XVI Congresso International de Ingenieria Electronic, Electria y de Sistemas (XVI INTERCON 2009), 2009, Arequipa. XVI INTERCON 2009, 2009.

109.
José Mário da Silva Filho ; OLIVEIRA, Duarte Lopes de . Projeto de Controladores Assíncronos Modo Rajada Estendido em Dispositivos Programáveis. In: 15 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2009, São José dos Campos. XV ENCITA, 2009.

110.
Adam Oliveira Alves ; OLIVEIRA, Duarte Lopes de . Projeto de Sistemas Assíncronos em Dispositivos Programáveis. In: 15 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2009, São José dos Campos. XV ENCITA, 2009.

111.
Jozias Del Rios ; OLIVEIRA, Duarte Lopes de ; Leonardo Romano . Síntese Automática de Controladores Síncronos com Baixa Atividade do Relógio. In: XI SIGE Simpósio de Aplicações Operacionais em Áreas de Defesa, 2009, São José dos Campos. Simpósio de Aplicações Operacionais em Áreas de Defesa, 2009.

112.
OLIVEIRA, Duarte Lopes de; OLIVEIRA, J. L. V. . Synthesis of Multi-Burst Mode Asynchronous controllers with Delay Insensitive Interface. In: XIV Workshop Iberchip, 2008, Puebla. XIV Workshop Iberchip, 2008.

113.
OLIVEIRA, Duarte Lopes de; OLIVEIRA, J. L. V. ; YOKOYAMA, E. R. . Synthesis of Essencial Hazard-Free Extended Burst-Mode Asynchronous Controllers. In: XIV Workshop Iberchip, 2008, Puebla. XIV Workshop Iberchip, 2008.

114.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato ; Leonardo Romano ; Osamu Saotome . Synthesis of Low-Power Gate-Clock Synchronous FSM using Double-Edge Triggered Flip-Flops. In: XIV Workshop Iberchip, 2008, Puebla. XIV Workshop Iberchip, 2008.

115.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato ; Osamu Saotome ; CARVALHO, R. . Hazard-Free Implementation of the Extended Burst-Mode Asynchronous Controllers in Look-up Table Based FPGA. In: IV Southern Conference on Programmable Logic, 2008, Bariloche. IV Southern Conference on Programmable Logic, 2008. p. 143-148.

116.
OLIVEIRA, Duarte Lopes de; SATO, S. S. ; Jefferson Perez R. Costa ; Leonardo Romano . Automatic Synthesis of Essential Hazard-free Burst-Mode Asynchronous Controllers. In: IV Congreso International ANDESCON - IEEE seccion Peru, 2008, Cusco. Conferencia Técnica del Consejo Andino IEEE R9, 2008.

117.
OLIVEIRA, Duarte Lopes de; SATO, S. S. ; Jefferson Perez R. Costa ; Osamu Saotome . Automatic Synthesis of Burst-Mode Asynchronous Circuits Implemented in Look-up Table Based FPGA. In: XXIII Conference on Design of Circuits and Integrated Systems, 2008, Grenoble. Conference on Design of Circuits and Integrated Systems, 2008.

118.
OLIVEIRA, Duarte Lopes de. Síntese Direta de Circuitos Sequenciais Assíncronos VLSI Robustos de Baixo Consumo. In: X SIGE - Simpósio de Aplicações Operacionais em Áreas de Defesa, 2008, São José dos Campos. Simpósio de Aplicações Operacionais em Áreas de Defesa, 2008.

119.
SCARAMUSSA, Y. S. ; OLIVEIRA, Duarte Lopes de . Técnicas de Projeto de Circuitos Digitiais de Baixo Consumo. In: XIV ENCITA, 2008, São José dos Campos. 14 Encontro de Iniciação Cientifica e Pós-Graduação do ITA, 2008.

120.
OLIVEIRA, Duarte Lopes de; Fabio Pereira alves . Practical Approach for arithmetic Logic Unit Design. In: International Conference on engineering and Computer Education, 2007, Santos. International Conference on Enginnering and Conputer Education, 2007. p. 354-356.

121.
OLIVEIRA, Duarte Lopes de; Fabio Pereira alves . Um Método Pratico para Projeto de Flip-Flops e Latches. In: International Conference on Engineering and Computer Education, 2007, Santos. International Conference on Engineering and Computer Education, 2007. p. 739-743.

122.
OLIVEIRA, Duarte Lopes de; Fabio Pereira alves . Synthesis of Synchronous Finite State Machines Types. In: International Conference on Engineering and Computer Education, 2007, Santos. International Conference on Enginnering and Computer Education, 2007. p. 235-238.

123.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; Fabio Pereira alves ; Jefferson Perez R. Costa ; CHAU, W J . Synthesis of Concurrent Asynchonous State Machines Using Extended Multi-Burst Graph Specitication. In: XIII Workshop Iberchip, 2007, Lima. XIII Workshop Iberchip, 2007.

124.
OLIVEIRA, Duarte Lopes de; Leonardo Romano . Synthesis of Low Power Output Direct Synchronous Finite State Machines. In: XIII Workshop Iberchip, 2007, Lima. XIII Workshop Iberchip, 2007.

125.
OLIVEIRA, Duarte Lopes de; Sandro Shoiti Sato ; Osamu Saotome . A Simple Procedure for High Performance VLSI Registers Design. In: XIII Workshop Iberchip, 2007, Lima. XIII Workshop Iberchip, 2007.

126.
OLIVEIRA, Duarte Lopes de. Síntese de Controladores Síncronos de Baixo Consumo. In: IX Símposio de Guerra Eletrônica, 2007, São José dos Campos. IX Símposio de Guerra Eletrônica, 2007.

127.
Helder Oliveira de Castro ; OLIVEIRA, Duarte Lopes de . Algoritmo de Minimização Lógica Livre de Risco com Extensão para Múltiplas Saídas. In: XIII ENCITA-2007, 2007, São José dos Campos. 13 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2007.

128.
Denis Fellipini Vitti ; OLIVEIRA, Duarte Lopes de . Assinalamento de Estados para Controladores assíncronos. In: XIII ENCITA-2007, 2007, São José dos Campos. 13 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2007.

129.
Leonardo Romano ; OLIVEIRA, Duarte Lopes de . Automatic Synthesis of Low-Power Output Direct Synchronous Finite State Machines. In: XIII ENCITA-2007, 2007, São José dos Campos. 13 Encontro de Iniciaçao Científica e Pós-Graduação do ITA, 2007.

130.
SATO, S. S. ; OLIVEIRA, Duarte Lopes de . GTR: Uma Especificação para Controladores de Interface. In: XIII ENCITA-2007, 2007, São José dos Campos. 13 Encontro de Iniciação Científica e Pós-Gradução do ITA, 2007.

131.
Tiago Ponte Lima ; OLIVEIRA, Duarte Lopes de . Minimização de Estados para Máquinas Sequenciais de Estado total. In: XIII ENCITA-2007, 2007, São José dos Campos. 13 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2007.

132.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J . Synthesis of Multi Burst-Mode gRS Machines from Flexible MBG Specification. In: XII Workshop Iberchip, 2006, San Jose. XII Workshop Iberchip -, 2006. p. 130-133.

133.
OLIVEIRA, Duarte Lopes de; AGUIAR, H. A. . Automatic Synthesis of Non-Conventional Flip-Flops. In: XII Workshop Iberchip, 2006, San Jose. Automatic Synthesis of Non-Conventional Flip-Flops, 2006.

134.
OLIVEIRA, Duarte Lopes de; COELHO, A. R. . Synthesis of High-Performance Generalized Synchronous Controllers Using Asynchronous Techniques. In: XI Workshop IBERCHIP, 2005, Salvador - Bahia. XI Workshop IBERCHIP, 2005. p. 162-165.

135.
OLIVEIRA, Duarte Lopes de. Grafo de Transição de Rajadas: Uma Especificação para Controladores Assíncronos de Interfaces Complexas. In: XI Workshop IBERCHIP, 2005, Salvador - Bahia. XI Workshop IBERCHIP, 2005. p. 166-169.

136.
DE OLIVEIRA, DUARTE LOPES; STRUM, Marius ; CHAU, WANG JIANG . Miriã_SI: A Tool for the Synthesis of Speed-Independent Multi Burst-Mode Controllers. In: 18th Symposium on Integrated Circuits and Systems Design (SBCCI2005), 2005, Florianópolis. Proceedings- SBCCI2005- 18th Symposium on Integrated Circuits and Systems Design. p. 56.

137.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Modified ATACS Algorithm for the Logic Minimization of Multi-Burst Mode Asynchronous Controllers. In: X IBERCHIP WORKSHOP, 2004, Cartagena das Indias. X Workshop IBERCHIP, 2004.

138.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of Multi Burst-Mode Controllers using Generalized C-Elements. In: IX Workshop Iberchip, 2003, Havana. IX Workshop Iberchip, 2003.

139.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of Multi-Burst Controllers as Generalized RS Architecture for Heterogeneous Systems. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002.

140.
FARIA, F. G. ; OLIVEIRA, Duarte Lopes de . Minimização de Estados para Máquinas Assíncronas do Modo-Burst Estendido. In: VIII ENCITA-2002, 2002, São José dos Campos. 8 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2002.

141.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Um Novo Método de Minimização de Estados para Máquinas Assíncronas Modo-Burst. In: VII Workshop Iberchip, 2001, Montevideo. VII IBERCHIP 2001, 2001.

142.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of Speed-Independent Circuits from Multi-Burst Graph specification and using Gate-Level Architectures. In: VII Workshop Iberchip, 2001, Montevideo, 2001.

143.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of Multi-Burst Controllers as Modified Huffman Machines. In: 14th Symposium on Integrated Circuits and Systems Design, SBCCI, 2001, Brasilia. 14th SBCCI, 2001. v. 1. p. 220-225.

144.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of Multi-Burst Controllers as Standard RS Architectures. In: XVI International Conference on Microelectronics and Packaging, 2001, Brasilia. SBmicro2001, 2001. v. 1. p. 158-163.

145.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CUNHA, W C . Grafo Multi-Burst: Uma Especificação para Máquinas de Estado Assíncronas. In: VI Workshop Iberchip, 2000, São Paulo. VI Workshop Iberchip, 2000. v. 1. p. 371-380.

146.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CUNHA, W C . GMB-direto: Um Novo Método de Síntese de Máquinas de Estado assíncronas. In: VI Workshop Iberchip, 2000, São Paulo. VI Workshop Iberchip, 2000. v. 1. p. 381-390.

147.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Synthesis of High Performance Extended Burst Mode Asynchronous State Machines. In: 13th Symposium on Integrated Circuits and Systems Design, SBCCI, 2000, Manaus. 13th SBCCI, 2000. v. 1. p. 41-46.

148.
OLIVEIRA, Duarte Lopes de; STRUM, Marius ; CHAU, W J ; CUNHA, W C . Direct Synthesis of Speed-Independent Circuits using Multi-Burst Graph. In: XV International Conference on Microelectronics and Packaging, 2000, Manaus. SBmicro2000, 2000. v. 1. p. 232-237.

149.
Bardella, Felipe ; OLIVEIRA, Duarte Lopes de . Implementação do Processador Weibull CEFAR para Radar de Vigilância Aérea. In: VI ENCITA-2000, 2000, São José dos Campos. 6 Encontro de Iniciação Científica e Pós-Graduação do ITA, 2000.

Resumos expandidos publicados em anais de congressos
1.
MENDES, FELIPE ; CURTINHAS, TIAGO ; OLIVEIRA, DUARTE L. ; DELSOTO, HIGOR A. ; FARIA, LESTER A. . A Novel Tool for Synthesis by Direct Mapping of Asynchronous Circuits from Extended STG Specifications. In: 2018 31st International Conference on VLSI Design and 2018 17th International Conference on Embedded Systems (VLSID), 2018, Pune. 2018 31st International Conference on VLSI Design and 2018 17th International Conference on Embedded Systems (VLSID), 2018. p. 451-452.

2.
OLIVEIRA, DUARTE L.; FARIA, LESTER A. . A New Control for MOUSETRAP Asynchronous Pipelines. In: XXII Iberchip Workshop, 2016, Florianópolis. XXII Iberchip, 2016. p. 128-131.

3.
OLIVEIRA, DUARTE L.; GARCIA, KLEDERMON ; DAMORE, R. . Implementação em FPGA de uma FIFO Assíncrona Robusta de Alto Throughput. In: XXI Iberchip Workshop, 2015, Montevideo. XXI Iberchip Workshop, 2015.

4.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; ROMANO, LEONARDO . A novel asynchronous interface with pausible clock for partitioned synchronous modules. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). p. 1.

5.
OLIVEIRA, Duarte Lopes de; Diego Bompean ; Lester A. Faria ; OLIVEIRA, J. L. V. . An Approach for Design of Extended Burst-Mode Asynchronous Finite State Machines Using VHDL. In: XX Workshop Iberchip, 2014, Santiago. Iberchip XX Workshop, 2014.

6.
OLIVEIRA, Duarte Lopes de; CURTINHAS, T. ; Diego Bompean ; Leonardo Romano . Synthesis by Direct Mapping of Extended burst-Mode Circuits using Generalized C-elements. In: XIX Workshop Iberchip, 2013, Cusco. XIX Workshop IBERCHIP, 2013.

7.
OLIVEIRA, Duarte Lopes de; Diego Bompean ; Lester A. Faria ; OLIVEIRA, J. L. V. . Uma Arquitetura de Alta Velocidade para Sistemas Digitais Heterogêneos. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

8.
GARCIA, K. ; OLIVEIRA, Duarte Lopes de ; DAMORE, R. . Uma Abordagem Prática para Projeto Otimizado de Sistemas Digitais Assíncronos. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

9.
OLIVEIRA, Duarte Lopes de; GARCIA, K. ; DAMORE, R. . Uma Arquitetura para Sistemas Micropipeline de Alto Desempenho. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

10.
OLIVEIRA, Duarte Lopes de; Eduardo Lussari ; Lester A. Faria ; OLIVEIRA, J. L. V. . Projeto Prático de Controladores Assíncronos Voltados para Comunicação de Sistemas GALS. In: XV SIGE Simpósio de Apllcações Operacionais em Áreas de Defesa, 2013, São José dos Campos. XV SIGE, 2013.

11.
AMORIM, B. S. A. ; OLIVEIRA, Duarte Lopes de . Otimização da Especificação XBM para Síntese por Mapeamento Direto de Controladores Assíncronos. In: XIX ENCITA Encontro de Iniciação Cientifica e Pós-Graduação do ITA, 2013, São José dos Campos. XIX ENCITA, 2013.

12.
OLIVEIRA, DUARTE L.; BOMPEAN, DIEGO ; FARIA, LESTER A. ; OLIVEIRA, JOAO LUIS V. . Design of asynchronous systems on FPGA using direct mapping and synchronous specification. In: 2013 International Conference on ReConFigurable Computing and FPGAs (ReConFig), 2013, Cancun. 2013 International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2013. p. 1.

13.
OLIVEIRA, Duarte Lopes de; Lester A. Faria ; Luiz S. Ferreira . FPGA Implementation of Synchronous Finite State Machines Partitioning with One-hot Enconding. In: VIII Southern Conference on Programmable Logic - Designer Forum, 2012, Bento Gonçalves. VIIII SPL 2012 - Designer Forum, 2012.

14.
OLIVEIRA, Duarte Lopes de; SALAZAR, A. F. T. ; Leonardo Romano . Synthesis of Low-Power Synchronous Controllers using FPGA Implementation. In: IV Southern Conference on Programmable Logic, 2008, Bariloche. IV Southern Conference on Programmable Logic, 2008. p. 221-224.

15.
OLIVEIRA, Duarte Lopes de. Circcuitos Assíncronos: Uma Alternativa para Nanotecnologia Aeroespacial. In: II Workshop de Nanotecnologia Aeroespacial, 2006, São José dos Campos. II Workshop de Nanotecnologia aeroespacial, 2006.

Resumos publicados em anais de congressos
1.
GARCIA, KLEDERMON ; OLIVEIRA, D. L. ; BATISTA, G. C. ; Leonardo Romano . FPGA Implementation of Criptographic Algorithms as Asynchronous Pipeline Circuits. In: XX Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2018, São José dos Campos. XX SIGE, 2018.

2.
OLIVEIRA, D. L.; VERDUCCI, O. ; TORRES, V. L. V. ; MORENO, R. L. ; ROMANO, LEONARDO . An Architecture for Implementation of Self-Timed Combinational Circuits for Low-Power Design. In: XX Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2018, São José dos Campos. XX SIGE, 2018.

3.
LIMA, R. A. ; OLIVEIRA, D. L. ; TORRES, V. L. V. . Síntese de MEF assíncrona XBM por dessincronização de uma MEF síncrona com codificação one-hot. In: XXIV Encontro de Iniciação Científica e Pós-Graduação do ITA (ENCITA), 2018, São José dos Campos. XXIV ENCITA, 2018.

4.
OLIVEIRA, DUARTE L.; CURTINHAS, TIAGO ; FARIA, LESTER A. ; Leonardo Romano . Design of a Low-Latency Robust Asynchronous Interface for Globally-Asynchronous Locally-Synchronous (GALS) Systems. In: XIX Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2017, São José dos Campos. XIX SIGE, 2017. p. 1-1.

5.
OLIVEIRA, DUARTE L.; DELSOTO, H. A. ; Lester A. Faria ; Leonardo Romano . Uma Simples Abordagem para Projeto de Máquinas de Estado Finito XBM Autosíncronas em FPGAs. In: XVIII SIGE, 2016, São José dos Campos. Simpósio de Aplicações Operacionais em Áreas de Defesa (SIGE), 2016.

6.
OLIVEIRA, DUARTE L.; Thiago Curtinhas ; Lester A. Faria ; DELSOTO, H. A. ; Leonardo Romano . Design of Low-Latency Asynchronous Wrapper for GALS Systems. In: XVIII, 2016, São José dos Campos. XVIII SIGE, 2016.

7.
TUYAMA, F. ; OLIVEIRA, DUARTE L. . SÍNTESE AUTOMÁTICA DE MÁQUINAS DE ESTADO ASSÍNCRONAS XBM DE RELÓGIO LOCAL. In: XXII Encontro de Iniciação Científica e Pós-Graduação do ITA (ENCITA), 2016, São José dos Campos. XXII ENCITA, 2016.

8.
OLIVEIRA, Duarte Lopes de. Síntese de Controladores Assíncronos Modo Multi-Rajadas com Interfaces Insensíveis ao Atraso. In: III Workshop Nanotecnologia Aeroespacial, 2007, São José dos Campos. apresentação em poster, 2007.

Apresentações de Trabalho
1.
OLIVEIRA, Duarte Lopes de. Sistemas Assíncronos em FPGAs: Uma Alternativa para Projeto Digital Embarcado. 2009. (Apresentação de Trabalho/Congresso).


Produção técnica
Programas de computador sem registro
1.
CURTINHAS, T. ; OLIVEIRA, Duarte Lopes de . SAGAAs: uma ferramenta para síntese de controladores assíncronos XBM. 2013.

2.
CURTINHAS, T. ; OLIVEIRA, Duarte Lopes de . SICARELO: uma ferramenta para síntese de controladores assíncronos XBM com relógio local. 2013.

3.
DALARIO, G. ; Luiz S. Ferreira ; OLIVEIRA, Duarte Lopes de . LSPart: uma ferramenta para particionamento e assinalamento de máquinas de estado finito síncronas. 2012.

4.
Jozias Del Rios ; Leonardo Romano ; OLIVEIRA, Duarte Lopes de . SYNTOOL: uma ferramenta para síntese de controladores síncronos com redução de atividade do relógio. 2010.

5.
OLIVEIRA, Duarte Lopes de. Miriã_SI: Uma ferramenta para síntese de controladores assíncronos speed-independent multi-rajada. 2005.

6.
OLIVEIRA, Duarte Lopes de; STRUM, Marius . Miriã: Uma ferramenta de síntese de controladores assíncronos para ambientes heterogêneos. 2003.


Demais tipos de produção técnica
1.
OLIVEIRA, Duarte Lopes de; GUIMARAES, E. J. F. . Eletrônica Digital. 2004. .

2.
OLIVEIRA, Duarte Lopes de; Roberto D'Amore . Projeto de Circuitos Digitais baseados em PLD's. 2001. (Curso de curta duração ministrado/Outra).

3.
OLIVEIRA, Duarte Lopes de; ADABO, Geraldo . Projeto de Circuitos Digitais baseados em PLD's. 2000. (Curso de curta duração ministrado/Outra).

4.
OLIVEIRA, Duarte Lopes de. Projeto de Circuitos Eletrônicos e Digitais. 1998. (Curso de curta duração ministrado/Outra).

5.
OLIVEIRA, Duarte Lopes de. Laboratorio de Circuitos Digitais. 1998. (Desenvolvimento de material didático ou instrucional - Apostila de laboratorio).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
OLIVEIRA, N. M. F.; DAMORE, R.; OLIVEIRA, DUARTE L.; RIBAS, R. P.. Participação em banca de Higor António Delsoto. UM FLUXO DE FERRAMENTAS PARA SÍNTESE DE CONTROLADORES ASSÍNCRONOS A PARTIR DE ESPECIFICAÇÕES XSTG. 2017. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

2.
SALAZAR, A. F. T.; OLIVEIRA, DUARTE L.; GALDINO, J. F.; PINHO, M. S.. Participação em banca de Eduardo Lussari. Projeto GALS para Rádio Definido por Software. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

3.
SALAZAR, A. F. T.; D'AMORE, ROBERTO; OLIVEIRA, DUARTE L.; CUNHA, W C; CALAZANS, N. L. V.. Participação em banca de Kledermon Garcia. Síntese Comportamental de Circuitos AssíncronosOtimizados. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

4.
OLIVEIRA, D. L.; D'AMORE, ROBERTO; FERNANDES, D.; CAZO, R. M.. Participação em banca de Matheus Torres Alvarenga Silva. Descrição e Síntese de uma Arquitetura para Transformada Rápida de Fourier Aplicada em Radades SAR. 2014. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

5.
SALAZAR, A. F. T.; OLIVEIRA, Duarte Lopes de; DAMORE, R.; FRANCA, F. M. G.. Participação em banca de Diego Bompean. Sintese Automática de Controladores Assíncronos Modo Rajada Estendida com Relogio Local. 2013. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

6.
CUNHA, W C; OLIVEIRA, Duarte Lopes de; Roberto D'Amore; CHAU, W J. Participação em banca de Thiago da Silva Curtinhas. Assinalamento de Estados para Controladores Assíncronos Utilizando Algoritmo Genético. 2013. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

7.
OLIVEIRA, N. M. F.; OLIVEIRA, Duarte Lopes de; Roberto D'Amore; STRUM, Marius. Participação em banca de Luiz Sergio Ferreira. Particionamento de Máquinas de Estado Finito Sincronas com Controle Assíncrono Visando Redução do Consumo de Potência. 2012. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

8.
CUNHA, W C; OLIVEIRA, Duarte Lopes de; OLIVEIRA, N. M. F.; Salvador Pinillos Gimenez. Participação em banca de Leonardo Romano. Síntese de Controladores Síncronos com Redução da Atividade do Relógio. 2010. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

9.
CUNHA, W C; Osamu Saotome; OLIVEIRA, Duarte Lopes de; Osvaldo Catsumi Imamura. Participação em banca de João Batista Brandolin. Dispositivo Configuravel de Acesso Direto a Interfaces e Barramentos Paralelos de Periféricos Distantes. 2009. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

10.
AZEVEDO, I.; Osamu Saotome; OLIVEIRA, Duarte Lopes de; Renato Camargo Giacomini. Participação em banca de Fauser Gustavo Russo Neves. Análise, Desenvolvimento e Implementação de Sistemas Tolerantes a Falhas. 2008. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

11.
OLIVEIRA, Duarte Lopes de; OLIVEIRA, N. M. F.; CUNHA, W C; FERREIRA, E. S.; CARVALHO, R. T.. Participação em banca de Marcelo Fernando Iguchi. Gerenciamento Distribuido de Funções para o Processamento e Controle de Sensores de Navegação. 2008. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

12.
Roberto D'Amore; Osamu Saotome; OLIVEIRA, Duarte Lopes de; Emilia Vilani; Vieira F. L., Roberto. Participação em banca de Márcio Afonso Arimura Fialho. Estudo Camparativo entre dois Algoritmos de Identificação de Estrelas para um Sensor de Estrelas Autônomo de Campo Largo. 2007. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

13.
Roberto D'Amore; Osamu Saotome; Emilia Vilani; OLIVEIRA, Duarte Lopes de; Miyagi, Paulo Eigi. Participação em banca de Fernando Garcia Nicodemos. Análise de Desempenho de Processadores Embarcados para Controladores Lógicos Programáveis. 2007. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

14.
Roberto D'Amore; Osamu Saotome; OLIVEIRA, Duarte Lopes de. Participação em banca de Karlo Gusso Lenzi. Implementação de Funções Matemáticas de Ponto-Flutuante de Alto Desempenho em uma Plataforma DSP Ponto-Fixo. 2006. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

15.
Luiz Carlos Sandoval Góes; Emilia Vilani; Osamu Saotome; Alderico Rodrigues de Paula Jr; OLIVEIRA, Duarte Lopes de. Participação em banca de Tamara Menezes Arruda. Análise da Influência da Radiação Iônica em Memorias SRAM. 2006. Dissertação (Mestrado em Engenharia Aeronâutica e Mecânica) - Instituto Tecnológico de Aeronáutica.

16.
Wagner Chiepa Cunha; Osamu Saotome; Roberto D'Amore; OLIVEIRA, Duarte Lopes de. Participação em banca de Luis Marcelo Teixeira. Desenvolvimento de uma aplicação com o produto ZigBee aplicado em Instrumentação de Ensaio em Vôo. 2006. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

Teses de doutorado
1.
OLIVEIRA, N. M. F.; STRUM, Marius; CHAU, W J; DAMORE, R.; OLIVEIRA, DUARTE L.; SAOTOME, O.. Participação em banca de Tiago Curtinhas. Arquiteturas e Síntese Automática de Máquinas de Estado Finito voltadas para Sistemas Digitais Heterogêneos. 2018. Tese (Doutorado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

2.
CHAU, W J; LETTININ, D. V.; ENCINAS JUNIOR, W. S.; OLIVEIRA, Duarte Lopes de; GONZALEZ, J. A. Q.. Participação em banca de Carlos Iván Castro Márques. Checagem de Equivalencia de Sequencias de Estados de Projetos Digitais em RTL com Modelos de Referência em Alto Nivel e de Protocolo de Comunicação. 2014. Tese (Doutorado em Engenharia Elétrica) - Escola Politécnica da Universidade de São paulo.

3.
DAMORE, R.; SAOTOME, O.; MESQUITA, L.; OLIVEIRA, Duarte Lopes de; BOTURA JR, G.; PIMENTA, T.. Participação em banca de Paloma Maria Silva Rocha Rizol. Arquitetura de um Controlador Fuzzi Tipo-2 Intervalar em Hardware Analógico. 2011. Tese (Doutorado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

4.
OLIVEIRA, Duarte Lopes de; Roberto D'Amore; MARCHI, M. M.; SALLES NETO, L. L.; LAMOSA, M. J. P.. Participação em banca de Anderson Casttelan Zigiotto. Um método de auxilio ao projeto de arquiteturas multimissão e multifução para cargas úteis embarcadas em veículos de sondagem. 2011. Tese (Doutorado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

Qualificações de Doutorado
1.
SAOTOME, OSAMU; LOPES FILHO, A.; OLIVEIRA, DUARTE L.; Roberto D'Amore. Participação em banca de Fabio Batagin Armelin. Soft-Error Rate Estimation of Electronic Systems Considering Their Single Event Transisents Susceptibilities. 2018. Exame de qualificação (Doutorando em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

2.
SALAZAR, A. F. T.; D'AMORE, ROBERTO; CHAU, WANG JIANG; Osamu Saotome; OLIVEIRA, DUARTE L.. Participação em banca de Tiago Curtinhas. Síntese Automática de Sistemas Digitais para Ambientes Heterogoenêos. 2016. Exame de qualificação (Doutorando em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.

3.
CUNHA, W C; Lucchi, J. C.; OLIVEIRA, Duarte Lopes de. Participação em banca de Jeison Willian Gomes da Fonseca. Simulador Físico do Sistema Cardiovascular. 2010. Exame de qualificação (Doutorando em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica.




Eventos



Participação em eventos, congressos, exposições e feiras
1.
XXII Iberchip Workshop. Interfaces Insensíveis à Latência para Sistemas Heterogêneos. 2015. (Congresso).

2.
XXII Iberchip Workshop. Simple Control Architectures for Asynchronous Pipelines on FPGAs. 2015. (Congresso).

3.
XXII Iberchip Workshop. A New Control for MOUSETRAP Asynchronous Pipelines. 2015. (Congresso).

4.
XXII Iberchip Workshop. Uma Nova Arquitetura para Sistemas Pipeline Síncrono Insensíveis à Latência. 2015. (Congresso).

5.
XXII Iberchip Workshop.Optimized Design by Direct Mapping of Extended Burst-Mode Asynchronous State Machines. 2015. (Simpósio).

6.
XVI Workshop Iberchip.Asynchronous Pipeline Digital Design using FPGA. 2010. (Simpósio).

7.
VI Southern Conference on Programmable Logic. FPGA Implementation of Robust Asynchronous Controllers from Multi-Burst Graph Specification. 2009. (Congresso).

8.
XI Simpósio de Aplicações Operacionais em Áreas de Defesa.Sistemas Assíncronos em FPGAs: Uma Alternativa para Projeto Digital Embarcado. 2009. (Simpósio).

9.
XIV ENCITA. 2008. (Encontro).

10.
X Símposio de Aplicações Operacionais em Áreas de Defesa.Síntese Direta de Circuitos Sequenciais assíncronos VLSI Robustos de Baixo Consumo. 2008. (Simpósio).

11.
III Workshop de Nanotecnologia Aeroespacial.Síntese de Controlaores Assíncronos Modo Multi-Rajdas com Interface Insensiveis ao atraso. 2007. (Encontro).

12.
International Conference on Engineering and Computer Education. Practical approach for arithmetic Logic Unit Design. 2007. (Congresso).

13.
IX Símposio de Guerra Eletrônica.Síntese de Controladores Síncronos de Baixo Consumo. 2007. (Simpósio).

14.
XIII Encontro de Iniciação Científica e Pós-Graduação do ITA (INCITA).Minimização de Estados para Máquinas Sequenciais de Estado Total. 2007. (Encontro).

15.
II Workshop de Nanotecnologia Aeroespacial.Circuitos Assíncronos: Uma Alternativa para Nanotecnologia Aeroespacial. 2006. (Simpósio).

16.
18TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, SBCCI.Miriã-SI: A tool for the synthesis of Speed-Independent Multi-Burst-Mode Controllers. 2005. (Simpósio).

17.
XI Workshop IBERCHIP. Synthesis of High-Performance Generalized Synchonous Controllers Using Asynchronous techniques. 2005. (Congresso).

18.
VIII Encontro de Iniciação Cientifica e Pós-Graduação do ITA.Minimização de Estados para Máquinas Assíncronas do Modo-Burst Estendido. 2002. (Encontro).

19.
14th Symposium on Integrated Circuits and Systems Design, SBCCI.Synthesis of Multi-Burst Controllers as Modified Huffman Machines. 2001. (Simpósio).

20.
VII Workshop Iberchip. Synthesis of Speed-Independent Circuits from Multi-Burst Graph specification and using Gate-Level Architectures. 2001. (Congresso).

21.
XVI International Conference on Microelectronics and Packaging. Synthesis of Multi-Burst Controllers as Standard RS architecture. 2001. (Congresso).

22.
13th Symposium on Integrated Circuits and Systems Design, SBCCI.Synthesis of High Performance Extended Burst-Mode Asynchronous State Machines. 2000. (Simpósio).

23.
VI Encontro de Iniciação Científica e Pós-Graduação do ITA.Implementação do Processador Weibull CEFAR para Radar de Vigilância Áerea. 2000. (Encontro).

24.
VI Workshop Iberchip. Grafo Multi-Burst: Uma Especificação para Maquinas de Estado Assíncronas. 2000. (Congresso).

25.
XV International Conference on Microelectronics and Packaging. Direct Synthesis of Speed-Independent Circuits using Multi-Burst Graph. 2000. (Congresso).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Gracieth C. Batista. Arquiteturas de Alto Desempenho para Reconhecimento de Voz. Início: 2018. Dissertação (Mestrado profissional em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica. (Orientador).

2.
Diego A. Silva. Arquiteturas de Alto Desempenho para Criptografia. Início: 2018. Dissertação (Mestrado profissional em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica. (Orientador).

3.
Vitor l. V. Torres. Síntese automática de Circuitos Combinatórios Quase Insensíveis ao Atraso. Início: 2017. Dissertação (Mestrado profissional em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

Tese de doutorado
1.
Orlando Verducci. Síntese Automática de Circuitos Quase Insensíveis ao Atraso. Início: 2016. Tese (Doutorado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Higor Antonio Delsoto. Um Fluxo de Ferramentas para Síntese de Controladores Assíncronos a partir de Especificações STG Estendido. 2017. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

2.
Eduardo Lussari. Projeto GALS para Rádio Definido por Software. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, . Orientador: Duarte Lopes de Oliveira.

3.
Kledermon Garcia. Síntese Comportamental de Circuitos Assíncronos Otimizados. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, . Coorientador: Duarte Lopes de Oliveira.

4.
Diego P. N. P. Bompean. Sintese Automática de Controladores Assíncronos Modo Rajada Estendida com Relogio Local. 2013. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, . Orientador: Duarte Lopes de Oliveira.

5.
Thiago da Silva Curtinhas. Assinalamento de Estados para Controladores Assíncronos Utilizando Algoritmo Genético. 2013. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

6.
Luiz Sergio Ferreira. Particionamento de Máquinas de Estado Finito Sincronas com Controle Assíncrono Visando Redução do Consumo de Potência. 2012. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, . Orientador: Duarte Lopes de Oliveira.

7.
Leonardo Romano. Síntese de Controladores Síncronos com Redução da Atividade do Relógio. 2010. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, . Orientador: Duarte Lopes de Oliveira.

Tese de doutorado
1.
Tiago Curtinhas. Arquiteturas e Síntese Automática de Máquinas de Estado Finito Voltadas para Sistemas Digitais Heterogêneos. 2018. Tese (Doutorado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

Trabalho de conclusão de curso de graduação
1.
Felipe Mendes dos Santos. A TOOL FOR SYNTHESIS BY DIRECT MAPPING OF ASYNCHRONOUS CONTROL CIRCUITS FROM EXTENDED STG SPECIFICATIONS. 2016. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica. Orientador: Duarte Lopes de Oliveira.

2.
Otávio Moreira Evaristo Carlos. Software para Controle de Prontuários Odontológicos. 1992. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica. Orientador: Duarte Lopes de Oliveira.

3.
Luciana Catanho Menezes. Uma Ferramenta de Auxilio ao Projeto lógico de Banco de Dados Fundamentada na Metodologia DDE. 1990. Trabalho de Conclusão de Curso. (Graduação em Tecnólogo em Processamento de Dados) - Instituto Tecnológico de Aeronáutica. Orientador: Duarte Lopes de Oliveira.

4.
João B. B. de Nascimento Castro e André Luiz Sá. Suporte Automático para Geração de Teste Utilizando a Técnica de Grafo de Causa e Efeito. 1988. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica. Orientador: Duarte Lopes de Oliveira.

Iniciação científica
1.
Rafael Alencar Lima. Síntese de MEF assíncrona XBM por dessincronização de uma MEF síncrona com codificação one-hot. 2018. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

2.
Felipe Fuyama de F. Barbosa. SÍNTESE AUTOMÁTICA DE MÁQUINAS DE ESTADO ASSÍNCRONAS XBM DE RELÓGIO LOCAL. 2016. Iniciação Científica. (Graduando em Engenaria da Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

3.
Bernardo Sandino azevedo de Amorin. Otimização da Especificação XBM para Síntese por Mapeamento Direto de Controladores Assíncronos. 2013. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

4.
Antonio Deromir Neves da Silva Junior. Projeto de um Processador Assíncrono de Oito bits. 2012. Iniciação Científica - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

5.
Luca Mattos Moller. Assinalamento de Estados de Máquinas Síncronas com Redução de Atividade do Clock. 2011. Iniciação Científica. (Graduando em Engenharia da Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

6.
Adam Oliveira Alves. Projeto de Sistemas Assíncronos em Dispositivos Programáveis. 2009. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

7.
José Mário da Silva Filho. Projeto de Controladores Assíncronos Modo Rajada Estendido em Dispositivos Programáveis. 2009. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

8.
Romulo Magalhães Brasil. Minimização de estados para Máquinas de Estado Finito Assíncrona. 2009. Iniciação Científica - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

9.
Yuri Sá Scaramussa. Técnicas de Projeto de Circuitos Digitais de Baixo Consumo. 2008. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

10.
Helder Oliveira de Castro. Algoritmo de Minimização Lógica Livre de Risco com Extensão para Multiplas Saídas. 2007. Iniciação Científica. (Graduando em Engenharia da Computação) - Instituto Tecnológico de Aeronáutica, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Duarte Lopes de Oliveira.

11.
Denis Fillipini Vitti. Assinalamento de Estados para Controladires Assíncronos. 2007. Iniciação Científica. (Graduando em Engenharia da Computação) - Instituto Tecnológico de Aeronáutica, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Duarte Lopes de Oliveira.

12.
Tiago Ponte Lima. Minimização de Estados para Máquinas Sequenciais de Estado Total. 2007. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Duarte Lopes de Oliveira.

13.
Fabio Guedes Faria. Minimização de Estados para Máquinas Assíncronas do Modo-Burst Estendido. 2002. Iniciação Científica. (Graduando em Engenharia da Computação) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.

14.
Felipe Palmeirta Bardella. Implementação do Processador Weibull CFAR para radar de vigilância aérea. 2000. Iniciação Científica. (Graduando em Engenharia Eletrônica) - Instituto Tecnológico de Aeronáutica, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Duarte Lopes de Oliveira.



Inovação



Programa de computador sem registro
1.
OLIVEIRA, Duarte Lopes de. Miriã_SI: Uma ferramenta para síntese de controladores assíncronos speed-independent multi-rajada. 2005.

2.
Jozias Del Rios ; Leonardo Romano ; OLIVEIRA, Duarte Lopes de . SYNTOOL: uma ferramenta para síntese de controladores síncronos com redução de atividade do relógio. 2010.

3.
DALARIO, G. ; Luiz S. Ferreira ; OLIVEIRA, Duarte Lopes de . LSPart: uma ferramenta para particionamento e assinalamento de máquinas de estado finito síncronas. 2012.

4.
CURTINHAS, T. ; OLIVEIRA, Duarte Lopes de . SAGAAs: uma ferramenta para síntese de controladores assíncronos XBM. 2013.

5.
CURTINHAS, T. ; OLIVEIRA, Duarte Lopes de . SICARELO: uma ferramenta para síntese de controladores assíncronos XBM com relógio local. 2013.

6.
OLIVEIRA, Duarte Lopes de; STRUM, Marius . Miriã: Uma ferramenta de síntese de controladores assíncronos para ambientes heterogêneos. 2003.



Educação e Popularização de C & T



Desenvolvimento de material didático ou instrucional
1.
OLIVEIRA, Duarte Lopes de. Laboratorio de Circuitos Digitais. 1998. (Desenvolvimento de material didático ou instrucional - Apostila de laboratorio).



Outras informações relevantes


Revisor técnico do SBCCI 2005, 2014
Revisor técnico do Workshop Iberchip a partir de 2005: Congressos XI em Salvador - Brasil (2005); XII em San José - Costa Rica (2006); XIII Lima - Peru (2007); XV em Foz de Iguaçu - Brasil (2010).
Revisor técnico do 22and IEEE International Symposium Asynchronous Circuits and Systems (2016)
Revisor técnico do 23and IEEE International Symposium Asynchronous Circuits and Systems (2017)
Revisor técnico do ISCAS 2017



Página gerada pelo Sistema Currículo Lattes em 14/12/2018 às 16:01:05