Ricardo Augusto da Luz Reis

Bolsista de Produtividade em Pesquisa do CNPq - Nível 1A

  • Endereço para acessar este CV: http://lattes.cnpq.br/4585719152284650
  • Última atualização do currículo em 12/11/2018


Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1978), DEA em Eletrônica e Radiocomunicações Microeletrônica CI - Institut National Polytechnique (1980) e Doutorado em Informática, opção Microeletrônica - Institut National Polytechnique de Grenoble, França (1983). Doutor Honoris Causa pela Universidade de Montpellier, França. Atualmente é professor titular da Universidade Federal do Rio Grande do Sul, ex-coordenador dos Programas de Pós-Graduação em Microeletrônica e em Computação da UFRGS. Ex vice-presidente da IEEE Circuits and Systems Society. Ex-presidente da Sociedade Brasileira de Computação. Ex vice-presidente da IFIP. Chair do TC10 da IFIP. Pesquisador nível 1A do Conselho Nacional de Desenvolvimento Científico e Tecnológico. Tem experiência na área de Computação, com ênfase em Microeletrônica, atuando principalmente nos seguintes temas: Microeletrônica, EDA, Physical Design, VLSI Design, VLSI CAD, Projetos de Chips Tolerantes a Efeitos da Radiação. Mais de 500 publicações. (Texto informado pelo autor)


Identificação


Nome
Ricardo Augusto da Luz Reis
Nome em citações bibliográficas
REIS, R. A. L.;Reis, R.;Reis, Ricardo;Reis, Ricardo A. L.;Reis, Ricardo Augusto da Luz;Ricardo Reis;REIS, R.A.L.;Reis, Ricardo A.L.;reis ricardo;DA LUZ REIS, RICARDO AUGUSTO

Endereço


Endereço Profissional
Universidade Federal do Rio Grande do Sul, Instituto de Informática, Departamento de Informática Aplicada.
Avenida Bento Gongalves, 9500 - Campus do Vale - Bloco IV - Prédio 43413 (67)
Agronomia
91501970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064
Telefone: (51) 33089500
Fax: (51) 33087308
URL da Homepage: www.inf.ufrgs.br


Formação acadêmica/titulação


1979 - 1983
Doutorado em Doutorado em Informática: Microeletrônica.
Institut National Polytechnique, INPG, França.
Título: TESS: Evaluateur Automatique des Plans de Masse de Circuits VLSI, Ano de obtenção: 1983.
Orientador: Francois Anceau.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Microelectronics; Physical Design; Floor Planning; VLSI CAD.
Grande área: Ciências Exatas e da Terra
Setores de atividade: Industria Eletro-Eletrônica; Informática.
1979 - 1980
Mestrado em Eletrônica e Radiocomunicações Microeletrônica CI.
Institut National Polytechnique, INPG, França.
Título: ETUDE DE L'ARCHITECTURE INTERNE DU MICROPROCESSEUR Z8000,Ano de Obtenção: 1980.
Orientador: FRANCOIS ANCEAU.
Palavras-chave: Microeletrônica; Microprocessador; vlsi.
Grande área: Engenharias
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação.
1978 - 1979
Especialização em Pós-Graduação em Ciência da Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1974 - 1978
Graduação em Engenharia Elétrica.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1996 - 1996
Curso técnico/profissionalizante em Curso de Gov e Planejamento Método Pes.
Fundação Altadir, PROTEM-PG, Brasil.
1978 - 1978
Curso técnico/profissionalizante em Microprocessadores no Controle Proc. Aquis. Dados.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1977 - 1977
Curso técnico/profissionalizante em Atualização Em Engenharia Biomédica.
Sociedade Brasileira de Engenharia Biomédica, BIOMEDICA*, Brasil.
1977 - 1977
Curso técnico/profissionalizante em Transmissão e Comutação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1977 - 1977
Curso técnico/profissionalizante em Curso sobre Ruídos.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1976 - 1976
Curso técnico/profissionalizante em Curso de Hardware.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1976 - 1976
Curso técnico/profissionalizante em Proteção Radiológica.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1976 - 1976
Curso técnico/profissionalizante em Filosofia na Cultura.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1974 - 1976
Curso técnico/profissionalizante em Curso de Introdução - Engenharia Nuclear.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
1975 - 1975
Curso técnico/profissionalizante em Acústica na Arquitetura.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.


Pós-doutorado


1985 - 1986
Pós-Doutorado.
Institut National Polytechnique, INPG, França.
Grande área: Ciências Exatas e da Terra


Atuação Profissional



IEEE Circuits and Systems Society, IEEE CASS, Estados Unidos.
Vínculo institucional

2008 - Atual
Vínculo: Sócio, Enquadramento Funcional: vice- presidente, Carga horária: 5
Outras informações
Vice-Presidente da IEEE Circuits and Systems eleito como representante da Região 9 - América Latina

Atividades

01/2008 - 12/2011
Direção e administração, Diretoria, .

Cargo ou função
Vice-Presidência.

Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

1997 - Atual
Vínculo: Servidor público ou celetista, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1983 - 1997
Vínculo: Professor Adjunto, Enquadramento Funcional: Professor Adjunto da UFRGS, Carga horária: 0

Vínculo institucional

1981 - 1983
Vínculo: Professor Assistente, Enquadramento Funcional: Professor Assistente da UFRGS, Carga horária: 0

Vínculo institucional

1979 - 1979
Vínculo: Colaborador, Enquadramento Funcional: Professor Colaborador do Departamento de Enge, Carga horária: 0

Atividades

8/1999 - Atual
Ensino, Computação, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas de CAD
1/1998 - Atual
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Coordenador do Projeto PRONEX 025/98 "Sistemas Computacionais Dedicados Integrados".
8/1997 - Atual
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Conselheiro da Sociedade Brasileira de Computação.
9/1992 - Atual
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Consultor do Programa de Fomento à Pesquisa da PROPESP/UFRGS, desde setembro de 1992..
1/1992 - Atual
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

7/1988 - Atual
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Secretário REgional da SBC-RS , desde julho 1988..
8/1987 - Atual
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Líder do Grupo de Microeletrônica do PGCC, a partir de agosto 1987..
1/1987 - Atual
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

2/1983 - Atual
Pesquisa e desenvolvimento , Instituto de Informática, Ppgc.

03/2009 - 03/2013
Direção e administração, Instituto de Informática, PGMicro- Programa de Pós-Graduação em Microeletrônica.

Cargo ou função
Coordenador do Programa de Pós-Graduação.
3/1999 - 8/1999
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados I - INFO 185
3/1999 - 8/1999
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - CMP115
8/1998 - 12/1998
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Projeto de um Sistema VLSI CMP119
8/1998 - 12/1998
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
T.E. em Computaçào IX: Síntese Automática de Circuitos Integrados
1/1998 - 12/1998
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Membro do Grupo Assessor de Pesq. e Desenv. da SEI - Secretaria Especial de Informática.
1/1998 - 12/1998
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

1/1998 - 12/1998
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

3/1998 - 8/1998
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Técnicas Digitais para Computação - INF01118
3/1998 - 8/1998
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - CMP115
8/1997 - 12/1997
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Técnicas Digitais para Computação - INF01118
8/1997 - 12/1997
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - CMP118
3/1997 - 8/1997
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - CMP115
9/1993 - 8/1997
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Presidente da Sociedade Brasileira de Computação, setembro 1993 a agosto de 1997..
8/1996 - 12/1996
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Tópicos Especiais em Microeletrônica - CMP120
3/1996 - 12/1996
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Técnicas Digitais para Computação - INF01118
3/1996 - 8/1996
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - CMP015
4/1996 - 4/1996
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso: Concepção Automática de Microsistemas. IV Escola Regional de Informática da SBC-RS. Canoas, Itajai, Londrina. 21 a 27 de abril de 1996..
8/1995 - 12/1995
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados II - INF194
8/1995 - 12/1995
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41
3/1995 - 12/1995
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Tópicos especiais em Microeletrônica II - COMP44
7/1991 - 7/1995
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Conselheiro da Sociedade Brasileira de Microeletrônica, de julho 1991 a julho 1995..
5/1995 - 5/1995
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso : Síntese de Sistemas Digitasi. III Escola Regional de Informática da SBC-RS. Universidade de Caxias do Sul, 10 a 13 de Maio de 1995..
5/1990 - 1/1995
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Membro do Conselho Departamental do Instituto de Informática.
8/1994 - 12/1994
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41
10/1983 - 10/1994
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Coordenador da Comissão Especial em Concepção de Circuitos Integrados da Sociedade Brasileira de Computação . De outubro de 1984 a 1993..
3/1994 - 8/1994
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados I - INF185
1/1990 - 1/1994
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Coordenador do Curso de Pós-Graduação em Ciências da Computação.
1/1990 - 1/1994
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

8/1993 - 12/1993
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41
7/1991 - 12/1993
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
- Coordenador do Projeto RHAE - Microeletronica nro. 100/90 ( julho 1991 a dezembro 1993)..
3/1993 - 8/1993
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados - COMP46
1993 - 1993
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Membro da Comissão designada pelo Reitor da UFRGS.
12/1992 - 12/1992
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Executor do Convênio FINEP nro. 5.2.87.0193.00 - Portaria nro. 6122 de 09/12/92.
8/1992 - 12/1992
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41
1/1990 - 1/1992
Pesquisa e desenvolvimento , Instituto de Informática, Ppgc.

8/1991 - 12/1991
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41
10/1991 - 10/1991
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Responsável pela implementação da II ESCOLA REGIONAL DE INFORMÁTICA da SBC/RS, a ser realizada em Curitiba, de 28 a 31 de outubro de 1991..
3/1991 - 8/1991
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados VLSI - COMP18
7/1991 - 7/1991
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Coordenador da Exposição: FRACTAIS: Recriando a Natureza nos Computadores, Museu Univerisitário- UFRGS, Porto Alegre, 4 a 21 de julho de 1991..
4/1991 - 4/1991
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Executor do Convênio FINEP nro. 7.3.91.0006.00- Portaria nro. 1275 de 18/4/91..
9/1989 - 9/1990
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Coordenador do Projeto RHAE - Microeletronica nro. 320/88 (setembro 1989 a setembro 1990).
3/1990 - 8/1990
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados VLSI - COMP18
8/1989 - 8/1990
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Concepção de Circuitos Integrados I - CPD185
7/1988 - 7/1990
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Vice -Presidente da Sociedade Brasileira de Microeletrônica, de julho 1988 a julho 1990..
5/1990 - 5/1990
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso de Introdução à Microeletrônica, realizado de 28 a 30 de maio de 1990, na Universidade Federal de Campina Grande..
2/1990 - 2/1990
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

8/1989 - 12/1989
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos - CMPP87
11/1989 - 11/1989
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Responsável pela criação da I ESCOLA REGIONAL DE INFORMÁTICA DA SBC/RS, realizada em Santa Maria, UFSM , de 8 a10 novembro de 1989..
11/1989 - 11/1989
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso Introdução a Microeletrônica, realizado de 8 a 10 de novembro de 1989, UFSM, I ESCOLA REGIONAL DE INFORMÁTICA, SBC/RS..
3/1989 - 8/1989
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Tópicos Especias em Computação:CAD para Microeletrônica, CPD179
3/1989 - 8/1989
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - COMP18
7/1989 - 7/1989
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso Introdução à Microeletrônica, realizado em 10 e 11 de julho de 1989, associado ao IV Congresso da SBMicro..
8/1988 - 12/1988
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Técnicas Digitais - CPD173
8/1988 - 12/1988
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos - CMPP87
3/1988 - 12/1988
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Circuitos VLSI - COMP18
1/1988 - 12/1988
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Representante da SBC e da UFRGS no grupo de Microeletrônica convocado pela SEI para elaboração do texto preliminar do Plano Setorial de Microeletrônica integrante do II PLANIN - Plano Nacional de Informática, 1988..
12/1984 - 12/1988
Direção e administração, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Membro da Comissão de Carreira do Curso de Engenharia.
10/1983 - 12/1988
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Membro do Colegiado do Departamento de Informática.
8/1988 - 8/1988
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Coordenador da participação da UFRGS na Feira Internacional de Informática, SUCESU, Rio de Janeiro, 22 a 26 de agosto de 1988..
3/1988 - 8/1988
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Tópicos Especiais em Computação: Concepção de Circuitos Integrados - CPD179
3/1988 - 8/1988
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Projeto de um Sistema VLSI - COMP19
7/1988 - 7/1988
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso sobre Descrição e Especificação de Programas de PAC (4h/a), como parte do III Congresso da SBMicro..
7/1988 - 7/1988
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso "Análise de Circuitos VLSI " (6h/a), integrante da VII Jornada de Atualização em Informática, evento do VIII Congresso da Sociedade Brasileira de Computação, Rio de Janeiro, 19 a 22 de julho de 1988..
1988 - 1988
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Representante da SBC e da UFRGS no GME convocado pela SEI.
8/1987 - 12/1987
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos-CMPP87
3/1987 - 12/1987
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Tópicos Especiais em Computação: Concepção de Circuitos Integrados-CPD142
3/1987 - 12/1987
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Microeletrônica-CMPP86
9/1987 - 9/1987
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Coordenador da participação da UFRGS na Feira Internacional de Informática, SUCESU, São Paulo, 31 agosto a 6 de setembro 1987..
7/1987 - 7/1987
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
- Curso Análise de Circuitos VLSI (8h/a), VI Jornada de Atualização em Informática, evento do VII Congresso da Sociedade de Computação, SALVADOR, 11 e 12 de julho de 1987..
8/1986 - 12/1986
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Estrutura Discretas - CPD 155: Parte de Algebra Booleana
8/1986 - 12/1986
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos-CMPP87
9/1986 - 9/1986
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Introdução a Concepção de Circuitos Integrados (6h/a), UFRGS, Porto Alegre, 22 a 26 de setembro de 1986..
9/1986 - 9/1986
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Coordenador da participação da UFRGS na FEira Internacional de Informática, SUCESU, Rio de Janeiro, setembro 1986..
3/1986 - 8/1986
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Tópicos Especiais em Computação: Concepçào de circuitos Integrados - CPD 142
3/1986 - 8/1986
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura e Organização de Computadores-CMPP67
8/1985 - 12/1985
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos-CMPP87
12/1984 - 12/1985
Direção e administração, Instituto de Informática, Departamento de Informática Aplicada.

Cargo ou função
Membro da Comissão Coordenadora do Curso de PPGC.
3/1985 - 8/1985
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Microeletrônica-CMPP86
8/1984 - 8/1985
Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação

Disciplinas ministradas
Organização de Computadores CPD 122
7/1985 - 7/1985
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso sobre Concepção de Circuitos Integrados (8h/a), integrante da IV Jornada de Atualização em Informática, evento do V Congresso da Sociedade Brasileira de Computação e XI Conferência Latino-Americana de Informática, UFRGS, Porto Alegre, 20 e 21 de jul.
8/1984 - 12/1984
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Estruturas Discretas - CPD 155: Parte de Álgebra Booleana, Professor , Curso Convênio UFRGS/EDISA, UFRGS, II Semestre 1984..
3/1984 - 8/1984
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos - CMPP87
3/1984 - 3/1984
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Palestra na SUCESU -Paraná sobre Concepção de Circuitos Integrados, 23 de março de 1984..
8/1983 - 12/1983
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Microeletrônica - CMPP86
3/1983 - 12/1983
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Microcircuitos-CMPP83
11/1983 - 11/1983
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Curso sobre Concepção de Circuitos Integrados, realizado de 7 a 9 de novembro de 1983, dentro das atividades do I Simpósio Brasileiro de Concepção de Circuitos Integrados, CPGCC/UFRGS, Porto Alegre..
11/1983 - 11/1983
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Organizador e professor do Curso sobre Concepção de Circuitos Integrados (7 a 9 nov. 1983), realizado como parte inicial do I Simpósio Brasileiro de Concepção de Circuitos Integrados, CPGCC/UFRGS, Porto Alegre..
9/1983 - 9/1983
Outras atividades técnico-científicas , Engenharia Elétrica, Engenharia Elétrica.

Atividade realizada
Professor (2 aulas ) do Curso sobre Microeletrônica, realizada durante a VIII Semana ACADÊMICA de Engenharia Elétrica - Eletrônica (VIII Saengee), DEE/UFRGS, Porto Alegre, 26 a 30 de setembro de 1983..
3/1983 - 8/1983
Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura e Organização de Computadores-CMPP67
3/1983 - 3/1983
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Série de Seminários sobre Metodologia de Projetos de Circuitos Integrados , Universidade de Karlsruhe - Alemanha Federal, de 28 de fevereiro a 4 de março de 1983..
3/1979 - 8/1979
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Eletricidade
11/1978 - 7/1979
Pesquisa e desenvolvimento , Instituto de Informática, Ppgc.


Institut National Polytechique de Grenoble, INPG, França.
Vínculo institucional

1985 - 1986
Vínculo: Pesquisador, Enquadramento Funcional: Pesquisador Convidado, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1979 - 1983
Vínculo: Pesquisador, Enquadramento Funcional: Pesquisador, Carga horária: 0, Regime: Dedicação exclusiva.

Atividades

1/1998 - 1/1999
Pesquisa e desenvolvimento , Capes Cofecub, .

1/1993 - 1/1997
Pesquisa e desenvolvimento , Capes Cofecub, .

9/1993 - 9/1994
Pesquisa e desenvolvimento , Capes Cofecub, .

Linhas de pesquisa
Missão CAPES/COFECUB
12/1989 - 1/1990
Pesquisa e desenvolvimento , Capes Cofecub, .

9/1985 - 2/1986
Pesquisa e desenvolvimento , Laboratório Imag, .

9/1985 - 2/1986
Pesquisa e desenvolvimento , Laboratório Imag, .

9/1980 - 2/1983
Pesquisa e desenvolvimento , Laboratório Imag, .

9/1979 - 2/1983
Pesquisa e desenvolvimento , Laboratório Imag, .

Linhas de pesquisa
Pesquisador
9/1979 - 9/1980
Pesquisa e desenvolvimento , Laboratório Imag, .


Viação Aérea Riograndense, VARIG, Brasil.
Vínculo institucional

1977 - 1977
Vínculo: Estágio, Enquadramento Funcional: Estágio, Carga horária: 0

Atividades

8/1977 - 12/1977
Estágios , Departamento de Engenharia, .

Estágio realizado
Estágio de Engenharia Eletrônica.


Linhas de pesquisa


1.
Coordenador na UFRGS do Projeto ALFA tipo B1 "Design, synthesis and Test of digital Systems"
2.
Missão de trabalho CAPES/Bélgica junto a Université Catholique de Louvain-la-Neuve
3.
Coordenador Nacional do Projeto Multiusuário Ibero-Americano, integrante do Programa CYTED-D
4.
Grupo de Arquitetura (PPGC): Projeto de um sistema de comunicação de dados utilizando a rede telefônica. (nov/78-jul/79).
5.
Grupo de Microeletrônica (Concepção de Circuitos Integrados) (PGCC-UFRGS): Projeto Laboratório de Microeletrônica, pesquisador, desde fevereiro de 1983.
6.
Grupo de Microeletrônica - PGCC/UFRGS: PROJETO SID-MICROELETRÔNICA, pesquisador, de 1990 a 1992.
7.
Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TRANCA, pesquisador, desde 1987
8.
Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TROPIC realização conjunta com a Universidade de Montpellier, pesquisador, desde 1992.
9.
Cordenador na UFRGS do Projeto ALFA tipo B2 - Synthesis of Testable Circuits and Systems
10.
Pesquisador
11.
Missão de trabalho CAPES/COFECUB
12.
Missão CAPES/COFECUB
13.
Concepção Automática de Circuitos Integrados
14.
CAD de Sistemas e de Circuitos Integrados Digitais
15.
Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" - IMAG: Estudo da Arquitetura Interna do microprocessador Z8000 (set/79-set/80),França.
16.
Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" IMAG: Projeto de um avaliador topológico para circuitos VLSI e metodologia associada (set/80-fev/83),França.
17.
Grupo de microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique de Grenoble: Projeto de microprocessadores com a utilização de compiladores de silício, pesquisador, de set/1985 a fev/86.
18.
Grupo de Microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique De Grenoble: Projeto de um microprocessador RISC utilizando um compilador de silício, pesquisador, setembro 1985 a fevereiro de 1986.


Projetos de pesquisa


2007 - 2010
SISRAS - Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade (RAS)
Descrição: Visando garantir a capacidade de RAS (confiabilidade, disponibilidade e utilidade) de um sistema computacional, faz-se necessário o desenvolvimento de novos modelos, técnicas de tolerância a falhas e a adequação de metodologias e de ferramentas de projeto (CAD) e de teste a serem aplicadas no hardware deste sistema. Os objetivos deste projeto são: 1. desenvolver modelos para integração em ferramentas de CAD, que permitam o projeto do hardware capaz de tolerar flutuações elétricas nos dispositivos, flutuações estas advindas da variabilidade e de falhas transientes, e que também minimizem o efeito de ?aging?. 2. desenvolver técnicas e arquiteturas de hardware para garantir a capacidade de RAS em aplicações críticas. Essas técnicas contam com o uso de sensores embarcados em hardware para diagnosticar efeito de ?aging? e de falhas transientes (?soft errors?), além do uso de técnicas de tolerância a falhas nos diversos níveis do projeto. A automatização destas técnicas através de uma ferramenta de CAD também será estudada. 3. modificar e desenvolver algoritmos mais eficientes para as ferramentas de CAD, de forma a permitir a aplicação dos modelos e das técnicas de tolerância desenvolvidos na síntese lógica, na síntese física e na etapa de teste. 4. formar recursos humanos em tecnologia de informação, especialmente no projeto de sistemas integrados confiáveis e disponíveis..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (16) / Mestrado acadêmico: (6) / Doutorado: (4) .
Integrantes: Ricardo Augusto da Luz Reis - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Número de produções C, T & A: 20 / Número de orientações: 3
2006 - 2009
Fault-Tolerant System Design and Verification for Safety-Critical Applications Built from Advanced Integrated Circuits
Situação: Concluído; Natureza: Pesquisa.
2006 - 2009
Animals2: An Integration of Methods for Automatic Layout Synthesis
Descrição: Este projeto tem 3 objetivos principais: (i) otimizar e caracterizar novos algoritmos e métodos de síntese física, a saber, de particionamento, posicionamento, roteamento e geração de células, estendendo o estado da arte com resultados inéditos; (ii) continuar o desenvolvimento e integração de ferramentas que empregam esses algoritmos formando um sistema completo de síntese física desenvolvido no Brasil e disponibilizá-lo para a comunidade local e internacional; (iii) dar continuidade à formação de recursos humanos especializados na criação e uso de ferramentas de automação de projeto eletrônico (EDA), que permitam à sociedade brasileira participar do processo de concepção de circuitos integrados preferencialmente nas atividades de maior impacto e valor intelectual..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) / Doutorado: (4) .
Integrantes: Ricardo Augusto da Luz Reis - Coordenador / Marcelo de Oliveira Johann - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Número de produções C, T & A: 21 / Número de orientações: 4
2003 - 2004
Síntese e Verificação de Circuitos Integrados Digitais CMOS de Alto Desempenho
Descrição: Projeto CAPES/MECD (Brasil/Espanha) nº 051/03.
Situação: Concluído; Natureza: Pesquisa.
2002 - 2005
Síntese Automática de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo
Descrição: Projeto CAPES/ICCTI (Brasil/Portugal) nº 086/02.
Situação: Concluído; Natureza: Pesquisa.
2001 - 2004
Concepção de Arquiteturas Multiprocessadores Mistas Hardware/Software
Descrição: Projeto de Cooperação Brasil-França Capes/Cofecub nº 373/01..
Situação: Concluído; Natureza: Pesquisa.
2000 - 2005
Sistemas Computacionais Dedicados Integrados - PRONEX
Descrição: Os objetivos do projeto podem ser resumidos como: - solucionar os problemas relativos ao desenvolvimento de sistemas eletrônicos dedicados, desenvolvendo ferramentas que se apliquem a todas as fases do ciclo de projeto, implementação e teste: i) especificação, projeto arquitetural, particionamento software-hardware, projeto lógico e projeto de circuitos integrados; ii) exploração de arquiteturas paralelas e desenvolvimento de sistemas distribuídos; iii) projeto e análise visando confiabilidade do sistema de hardware-software final. - construir um laboratório de prototipação onde serão disponibilizados à comunidade industrial, de ensino e de pesquisa, diversos métodos de prototipação e teste de hardware de sistemas eletrônicos computacionais. - aplicação de metodologias de processamento paralelo e de microeletrônica para aplicações industriais de controle, automação e comunicação de dados..
Situação: Concluído; Natureza: Pesquisa.


Projetos de desenvolvimento


2008 - 2010
EDDASIC - Desenvolvimento do Protótipo em ASIC de um Switch EDD
Descrição: A grande tendência mundial em telecomunicações é o oferecimento de portas Ethernet para o usuário, devido a praticidade e grande flexibilidade no oferecimento de serviço de última geração. São os chamados serviços Triple Play: Voz, Vídeo e Dados. O escopo do trabalho é o desenvolvimento de um circuito integrado capaz de atender aos requisitos técnicos desse mercado emergente, com uma solução nacional e de alta relação custo x benefício..
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (1) .
Integrantes: Ricardo Augusto da Luz Reis - Coordenador / Sergio Bampi - Integrante / Fernanda Gusmão de Lima Kastensmidt - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática - Auxílio financeiro.


Membro de corpo editorial


2014 - Atual
Periódico: IEEE Journal on Emerging and Selected Topics in Circuits and Systems
2014 - Atual
Periódico: IFIP Advances in Information and Communication Technology
2003 - Atual
Periódico: IEEE Design and Test of Computers


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação.
4.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos.
5.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica/Especialidade: CAD.
6.
Grande área: Outros / Área: Microeletrônica / Subárea: EDA.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Prêmios e títulos


2018
ISPD EDA Contest 2018 "Initial Detailed Routing" (4º Place), ACM SIGDA.
2017
Best Paper Award IFIP/IEEE VLSI-SoC PhD Forum 2018 (aluno: Felipe Rocha da Rosa), IFIP/IEEE.
2016
Doutor Honoris Causa, Universidade de Montpellier.
2016
Best Paper Award do IFIP/IEEE VLSI-SoC PhD Forum 2017 (aluno: Jorge Seclen Tonfat), IFIP/IEEE.
2015
Prêmio Pe. Landell de Moura 2015, SBMicro.
2015
Meritorius Service Award 2015, IEEE Circuits and Systems Society.
2015
Incremental Timing-Driven Placement Contest 2015 (ICCAD2015), Second Place, IEEE.
2014
Prêmio Newton Faller, SBC- Sociedade Brasileira de Computação.
2014
Best Paper Award do ISVLSI2014 - IEEE Computer Society Annual Symposium on VLSI, IEEE Computer Society.
2014
Distinguished Lecturer IEEE Circuits and Systems Society, IEEE Circuits and Systems Society.
2014
Incremental Timing-Driven Placement Contest 2014 (ICCAD2014), First Place, IEEE.
2013
Best Paper Award do ISVLSI2013. IEEE Computer Society Annual Symposium on VLSI, IEEE Computer Society.
2013
Discrete Gate Sizing Contest ISPD2013, ACM SIGDA.
2012
Discrete Gate Sizing Contest ISPD2012 (First and Second Place in two rankings), ACM SIGDA.
2007
LATW 2007 Best Paper Award, IEEE.
2003
1º Premio Projeto Conceitual do Designer´s Forum do IEEE/ACM, DATE 2003.
2003
Pesquisador do Ano de 2002, Fapergs.
2002
Oustanding Paper Award in CAD, 15th Symposium on IntegratedSBCCI.
2001
IFIP SILVER CORE, International Federation For Information Processing -IFIP.
2000
3 Best Papers of the SBCCI2000, SBC/ sociedade Brasileira de Computacao.
1999
10th Best Papers of the WEBSIM99 International Conference on Web-Based Modelling and Simulation, SCS - The Society for Modeling and Simulation International.
1997
Best Paper Award on Design Methods and CAD, VLSI'97 IFIP International Conference on VLSI.
1992
Diploma de Reconhecimento pela contribuição Científica e Tecnológica ao Desenvolvimento da Microeletrônica na Ibero-América, Governo do Estado de Puebla - México, por ocasião do V Centenário do Descobrimento da América.
1991
Quarto lugar do IV Concurso de Teses e Dissertações da Sociedade Brasileira de Computação, XI Congresso da Sociedade Brasileira de Computação.


Produções



Produção bibliográfica
Citações

SCOPUS

Artigos completos publicados em periódicos

1.
ALMEIDA, R.B.2018ALMEIDA, R.B. ; MARQUES, C.M. ; BUTZEN, P.F. ; SILVA, F.R.G. ; REIS, R.A.L. ; MEINHARDT, C. . Analysis of 6-T SRAM cell in sub-45-nm CMOS and FinFET technologies. MICROELECTRONICS RELIABILITY, v. 88-90, p. 196-202, 2018.

2.
ZIMPECK, A.L.2018ZIMPECK, A.L. ; MEINHARDT, C. ; ARTOLA, L. ; HUBERT, G. ; KASTENSMIDT, F.L. ; REIS, R.A.L. . Impact of different transistor arrangements on gate variability. MICROELECTRONICS RELIABILITY, v. 88-90, p. 111-115, 2018.

3.
MORAES, L.B.2018MORAES, L.B. ; ZIMPECK, A.L. ; MEINHARDT, C. ; Reis, R. . Evaluation of variability using Schmitt trigger on full adders layout. MICROELECTRONICS RELIABILITY, v. 88-90, p. 116-121, 2018.

4.
RODRIGUES, GENNARO2017RODRIGUES, GENNARO ; ROSA, FELIPE ; DE OLIVEIRA, ADRIA ; LIMA KASTENSMIDT, FERNANDA ; OST, LUCIANO ; Reis, Ricardo . Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs. IEEE Transactions on Nuclear Science, v. 64, p. 1-1, 2017.

5.
CALIENES, W.E.2017CALIENES, W.E. ; DE AGUIAR, Y.Q. ; MEINHARDT, C. ; VLADIMIRESCU, A. ; Reis, R. . Evaluation of heavy-ion impact in bulk and FDSOI devices under ZTC condition. MICROELECTRONICS RELIABILITY, v. 76, p. 1, 2017.

6.
DE AGUIAR, Y.Q.2017DE AGUIAR, Y.Q. ; ARTOLA, L. ; HUBERT, G. ; MEINHARDT, C. ; KASTENSMIDT, F.L. ; REIS, R.A.L. . Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology. MICROELECTRONICS RELIABILITY, v. 76, p. 1, 2017.

7.
REIMANN, T.2016REIMANN, T. ; SZE, C. ; Reis, Ricardo . Challenges of Cell Selection Algorithms in Industrial High Performance Microprocessor Designs. INTEGRATION-THE VLSI JOURNAL, v. 52, p. 347-354, 2016.

8.
Posser, Gracieli2016Posser, Gracieli ; MISHRA, V. ; JAIN, P. ; Reis, R. ; SAPATNEKAR, S. . Cell-Internal Electromigration: Analysis and Pin Placement Based Optimization. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 35, p. 220-231, 2016.

9.
CHIELLE, EDUARDO2016CHIELLE, EDUARDO ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; Tonfat, Jorge ; MACCHIONE, EDUARDO ; AGUIRRE, FERNANDO ; ADDED, NEMITALA ; MEDINA, NILBERTO ; AGUIAR, VITOR ; SILVEIRA, MARCILEI A. G. ; OST, LUCIANO ; Reis, Ricardo ; CUENCA-ASENSI, SERGIO ; Kastensmidt, Fernanda L. . Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques. IEEE Transactions on Nuclear Science, v. 63, p. 1-9, 2016.

10.
AGUIAR, Y.Q. DE2016AGUIAR, Y.Q. DE ; ZIMPECK, A.L. ; MEINHARDT, C. ; Reis, R. . Permanent and single event transient faults reliability evaluation EDA tool. Microelectronics and Reliability, v. 64, p. 1-5, 2016.

11.
CALIENES BARTRA, W.E.2016CALIENES BARTRA, W.E. ; VLADIMIRESCU, A. ; Reis, R. . FDSOI and Bulk CMOS SRAM Cell Resilience to Radiation Effects. Microelectronics and Reliability, v. 64, p. 1-5, 2016.

12.
ZIMPECK, A.L.2015ZIMPECK, A.L. ; MEINHARDT, C. ; REIS, R.A.L. . Impact of PVT variability on 20nm FinFET standard cells. Microelectronics and Reliability, v. 55, p. 1379-1383, 2015.

13.
ZIESEMER, ADRIEL MOTA2015ZIESEMER, ADRIEL MOTA ; Reis, Ricardo . Physical design automation of transistors network. Microelectronic Engineering, v. 148, p. 122-128, 2015.

14.
REIMANN, TIAGO2015REIMANN, TIAGO ; SZE, CLIFF C.N. ; Reis, Ricardo . Challenges of cell selection algorithms in industrial high performance microprocessor designs. Integration (Amsterdam. Print), v. 52, p. 347-354, 2015.

15.
Tonfat, Jorge2015Tonfat, Jorge ; Kastensmidt, Fernanda L. ; RECH, PAOLO ; Ricardo Reis ; QUINN, H. . Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. IEEE Transactions on Nuclear Science, v. 62, p. 3080-3087, 2015.

16.
ROSA, F.R.2015ROSA, F.R. ; BRUM, R.M. ; WIRTH, G. ; KASTENSMIDT, F. L. ; OST, L. ; REIS, R. A. L. . Impact of dynamic voltage scaling and thermal factors on SRAM reliability. Microelectronics and Reliability, v. 55, p. 1486-1490, 2015.

17.
Flach, Guilherme2014Flach, Guilherme ; REIMANN, TIAGO ; Posser, Gracieli ; JOHANN, Marcelo ; Reis, Ricardo . Effective Method for Simultaneous Gate Sizing and $V$ th Assignment Using Lagrangian Relaxation. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 33, p. 546-557, 2014.

18.
MEINHARDT, C.2014MEINHARDT, C. ; ZIMPECK, A.L. ; REIS, R.A.L. . Predictive evaluation of electrical characteristics of sub-22nm FinFET technologies under device geometry variations. Microelectronics and Reliability, v. 54, p. 1, 2014.

19.
KASTENSMIDT, F.L.2014KASTENSMIDT, F.L. ; TONFAT, J. ; BOTH, T. ; RECH, P. ; WIRTH, G. ; Reis, R. ; BRUGUIER, F. ; BENOIT, P. ; TORRES, L. ; FROST, C. . Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs. Microelectronics and Reliability, v. 54, p. 1, 2014.

20.
Guthaus, M.2013Guthaus, M. ; WILKE, Gustavo ; REIS, R. A. L. . Revisiting automated physical synthesis of high-performance clock networks. ACM Transactions on Design Automation of Electronic Systems, v. 18, p. 1-27, 2013.

21.
Vazquez, J. C.2012Vazquez, J. C. ; CHAMPAC, V. ; Ziesemer, A. M. ; Reis, R. ; Teixeira, I. C. ; Santos, M. B. ; Teixeira, J. P. . Delay sensing for long-term variations and defects monitoring in safety critical applications. Analog Integrated Circuits and Signal Processing, v. 70, p. 249-263, 2012.

22.
HENTSCHKE, Renato2012HENTSCHKE, Renato ; JOHANN, M. O. ; REIS, R. A. L. . Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias. Revista de Informática Teórica e Aplicada: RITA, v. 19, p. 28-45, 2012.

23.
Posser, Gracieli2012Posser, Gracieli ; Flach, Guilherme ; WILKE, Gustavo ; Reis, Ricardo . Gate sizing using geometric programming. Analog Integrated Circuits and Signal Processing (Dordrecht. Online), v. 73, p. 831-840, 2012.

24.
GUTHAUS, MATTHEW R.2012GUTHAUS, MATTHEW R. ; HU, XUCHU ; WILKE, Gustavo ; Flach, Guilherme ; Reis, Ricardo . High-performance clock mesh optimization. ACM Transactions on Design Automation of Electronic Systems, v. 17, p. 1-17, 2012.

25.
LAZZARI, Cristiano2011LAZZARI, Cristiano ; Wirth, Gilson ; Kastensmidt, Fernanda Lima ; Anghel, Lorena ; Reis, Ricardo Augusto da Luz . Asymmetric transistor sizing targeting radiation-hardened circuits. Electrical Engineering (Berlin. Print), v. June, p. 1, 2011.

26.
Violante, Massimo2011Violante, Massimo ; Meinhardt, Cristina ; Reis, Ricardo ; Sonza Reorda, Matteo . A Low-Cost Solution for Deploying Processor Cores in Harsh Environments. IEEE Transactions on Industrial Electronics (1982. Print), v. 58, p. 2617-2626, 2011.

27.
Bastos, R.P.2010Bastos, R.P. ; SICARD, G. ; Kastensmidt, F. ; RENAUDIN, M. ; REIS, R. A. L. . Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies. Microelectronics and Reliability, p. 1241-1246, 2010.

28.
Brusamarello, Lucas2010Brusamarello, Lucas ; NEUBERGER, Gustavo ; Wirth, Gilson I. ; Silva, Roberto ; REIS, R. A. L. ; Murgai, Rajeev ; Reddy, Subodh ; Walker, William . Statistical analysis of hold time violations. Journal of Computational Electronics (Print), v. 9, p. 114-121, 2010.

29.
Bastos, Rodrigo Possamai2009Bastos, Rodrigo Possamai ; Kastensmidt, Fernanda Lima ; Reis, Ricardo . Design of a soft-error robust microprocessor. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal), v. 40, p. 1062-1068, 2009.

30.
HENTSCHKE, Renato2009HENTSCHKE, Renato ; Narasimhan, Jaganathan ; JOHANN, Marcelo ; Reis, Ricardo . . IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print), v. 17, p. 1073-1086, 2009.

31.
Brusamarello, Lucas2008Brusamarello, Lucas ; da Silva, Roberto ; Wirth, Gilson I. ; Reis, Ricardo A. L. . . IEEE Transactions on Circuits and Systems. I, Regular Papers (Print), v. 55, p. 2238-2248, 2008.

32.
INDRUSIAK, L. S.2007INDRUSIAK, L. S. ; GLESNER, M. ; REIS, R. A. L. . Introducing Remote Prototyping Labs into the Design Flow for Application-Specific Digital Electronic Systems: the Evolution of a Concept. IEEE Transactions on Industrial Electronics, v. 54, p. 3069-3077, 2007.

33.
HAN, S.2007HAN, S. ; CHAE,S. ; BRISOLARA, L. ; CARRO, Luigi ; REIS, R. A. L. ; GUERIN, X. ; JERRAYA, A. . Memory-Efficient Multithread Code Generation From Simulink for Heterogeneous MPSoC. Design Automation for Embedded Systems, v. 11, p. 249-283, 2007.

34.
LAZZARI, Cristiano2007LAZZARI, Cristiano ; REIS, R. A. L. ; ANGHEL, L. . A Case Study on Phase-Locked Loop Automatic Layout Generation and Transient Fault Injection Analysis. Journal of Electronic Testing, v. 23, p. 625-633, 2007.

35.
BRUSAMARELO, Lucas2007BRUSAMARELO, Lucas ; SILVA, R. ; WIRTH, G. ; REIS, R. A. L. . Tecnicas Probabilisticas para Análise de Yield em Nivel Elétrico Usando Propagação de Erros e Derivadas Numéricas. Revista de Informática Teórica e Aplicada, v. 14, p. 69-89, 2007.

36.
MURGAN, T.2006MURGAN, T. ; ORTIZ, . ; Momeni, M. ; INDRUSIAK, L. S. ; GLESNER, M. ; REIS, R. A. L. . Timing and Power Consumption in High-Speed Very Deep Sub-Micron On-Chip Interconnects. JICS. Journal of Integrated Circuits and Systems, v. 1, p. 31-42, 2006.

37.
HENTSCHKE, Renato2006HENTSCHKE, Renato ; Beck, A. ; MATTOS, L. ; CARRO, Luigi ; LUBASZEWSKI, M. S. ; REIS, R. A. L. . Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional. JICS. Journal of Integrated Circuits and Systems, v. 1, p. 11-16, 2006.

38.
NEUBERGER, Gustavo2005NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Designing an Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories.. IEEE Design and Test of Computers, v. 22, p. 50-58, 2005.

39.
KASTENSMIDT, Fernanda Gusmão de Lima2005KASTENSMIDT, Fernanda Gusmão de Lima ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, R. A. L. . Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM. Revista de Informática Teórica e Aplicada, v. 12, p. 47-60, 2005.

40.
BASTIAN, Fabricio Biolo2004BASTIAN, Fabricio Biolo ; LAZZARI, Cristiano ; GÜNTZEL, J. L. ; REIS, R. A. L. . A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. Lecture Notes in Computer Science, Berlin, v. 3254, p. 732-741, 2004.

41.
KASTENSMIDT, Fernanda Gusmão de Lima2004KASTENSMIDT, Fernanda Gusmão de Lima ; NEUBERGER, Gustavo ; HENTSCHKE, Renato ; CARRO, Luigi ; REIS, R. A. L. . Designing Fault-Tolerant Techniques for SRAM-based FPGAs. IEEE Design and Test of Computers, Los Alamitos, v. 21, n.6, p. 552-562, 2004.

42.
SAWICKI, S.2004SAWICKI, S. ; BRISOLARA, Lisane Brisolara de ; INDRUSIAK, L. S. ; REIS, R. A. L. . Supporting Collaboration in Distributed Design Environments using a Shared Object Space Infrastructure. JICS. Journal of Integrated Circuits and Systems, v. 1, p. 52-58, 2004.

43.
INDRUSIAK, L. S.2004INDRUSIAK, L. S. ; REIS, R. A. L. ; GLESNER, M. . Um Framework de Apoio à Colaboração no Projeto Distribuído de Sistemas Integrados. Revista de Informática Teórica e Aplicada, v. 11, p. 49-74, 2004.

44.
NEUBERGER, Gustavo2003NEUBERGER, Gustavo ; LIMA, Fernanda ; CARRO, Luigi ; REIS, R. A. L. . A Multiple Bit Upset Tolerant SRAM Memory. ACM Transactions on Design Automation of Electronic Systems, Estados Unidos, v. 8, n.4, p. 577-590, 2003.

45.
INDRUSIAK, Leandro2001INDRUSIAK, Leandro ; REIS, R. A. L. . 3D Integrated Circuit Layout Visualization using VRML. Future Generation Computer Systems, Inglaterra, v. 17, n.5, p. 503-511, 2001.

46.
COTA, É. F.2001COTA, É. F. ; LIMA, F. ; REZGUI, S. ; CARRO, Luigi ; VELAZCO, R. ; LUBASZEWSKI, M. ; REIS, R. A. L. . Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults. Journal of Electronic Testing, Holanda, v. 17, n.2, p. 149-161, 2001.

47.
GÜNTZEL, J. L.2001GÜNTZEL, J. L. ; REIS, R. A. L. . Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas. Revista de Informática Teórica e Aplicada, v. 8, p. 111-143, 2001.

48.
FRAGOSO, J. L.2000FRAGOSO, J. L. ; COSTA, E. ; ROCHOL, J. ; BAMPI, S. ; REIS, R. A. L. . Specification and Design of an Ethernet Interface Soft IP. Journal of the Brazilian Computer Society, Campinas, v. 6, n.3, p. 5-12, 2000.

49.
REIS, André1998REIS, André ; REIS, R. A. L. ; ROBERT, Michel ; AUVERGNE, Daniel . Library Free Technology Mapping. Revista de Informática Teórica e Aplicada, Porto Alegre, v. 5, n.2, p. 65-76, 1998.

50.
CARRO, Luigi1997CARRO, Luigi ; JOHANN, Marcelo ; KINDEL, M. ; GONÇALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, G. ; MORAES, Fernando ; REIS, R. A. L. ; JACOBI, R. ; SUZIM, A. . Ambiente Ágata de Projeto Versão Beta 2.0. Egatea. Revista da Escola de Engenharia da UFRGS, Porto Alegre, v. 25, n.1, p. 21-30, 1997.

51.
CARRO, L.1997CARRO, L. ; JOHANN, Marcelo de Oliveira ; KINDEL, M. ; GONÇALVES, P. ; LIMA, A. ; MOGLIORIN, G. ; NARDI, G. ; MORAES, F. G. ; REIS, R. A. L. ; JACOBI, R. ; SUSIM, A. A. . Ambiente agata de projeto versao beta 2.0. Egatea (UFRGS), v. 25, p. 21-30, 1997.

52.
REIS, André1995REIS, André ; MORAES, Fernando ; ROBERT, Michel ; AUVERGNE, Daniel ; REIS, R. A. L. . Optimal use of CMOS Complex Gates with Terminal Suppressed BDDs. Journal of the Brazilian Computer Society, Campinas, v. Vol.2, n.2, p. 63-75, 1995.

53.
REIS, André1995REIS, André ; ROBERT, Michel ; AUVERGNE, Daniel ; REIS, R. A. L. . Associating CMOS Transistors with BDD Arcs for Technology Mapping. Electronics Letters, Londres, v. v31, n.14, p. 1118-1120, 1995.

54.
REIS, André1990REIS, André ; MORAES, Fernando ; REIS, R. A. L. . Um Asic para Modems Banda Base. IPESI Eletro-Eletrônica, São Paulo, v. v10, p. 43-46, 1990.

55.
STEMMER, M. A.1989STEMMER, M. A. ; REIS, R. A. L. . Algoritmo para resistências de CI. IPESI Eletro-Eletrônica, São Paulo, v. v9, p. 194-208, 1989.

56.
REIS, R. A. L.;Reis, R.;Reis, Ricardo;Reis, Ricardo A. L.;Reis, Ricardo Augusto da Luz;Ricardo Reis;REIS, R.A.L.;Reis, Ricardo A.L.;reis ricardo;DA LUZ REIS, RICARDO AUGUSTO1984REIS, R. A. L.. Topological Evaluation of VLSI Circuits. Revista de Informática Automática, Madrid, v. 17, n.59, p. 26-33, 1984.

57.
ANCEAU, François1982 ANCEAU, François ; REIS, R. A. L. . Complex Integrated Circuit Design Strategy. Ieee Journal Of Solid State Circuits, New York, v. 17, n.3, p. 459-464, 1982.

Livros publicados/organizados ou edições
1.
Posser, Gracieli ; Sapatnekar, Sachin S. ; Reis, Ricardo . Electromigration Inside Logic Cells. 1. ed. Springer International Publishing, 2017. 118p .

2.
HOLLSTEIN, T. ; RAIK, J. ; KOSTIN, S. ; TSERTOV, A. ; OCONNOR, I. ; REIS, R. A. L. . VLSI-SoC: System-on-Chip in the Nanoscale Era ? Design, Verification and Reliability. 1. ed. , 2017. v. 1. 233p .

3.
SHIN, Y. (Org.) ; CHI-YING, T. (Org.) ; KIM, J. (Org.) ; CHOI, K. (Org.) ; Reis, Ricardo A.L. (Org.) . VLSI-SoC: Design for Reliability, Security, and Low Power. 1. ed. Springer, 2016. v. 1. 223p .

4.
Reis, R.; CAO, Y. ; Wirth, Gilson . Circuit Design for Reliability. 1. ed. Springer Netherlands, 2015. v. 1. 274p .

5.
ORAILOGLU, A. (Org.) ; UGURDAG, H. F. (Org.) ; SILVEIRA, L. M. (Org.) ; MARGALA, M. (Org.) ; Ricardo Reis (Org.) . VLSI-SoC: At the Crossroads of Emerging Trends. 1. ed. New York: Springer, 2015. 279p .

6.
CLAESEN, L. (Org.) ; SANZ-PASCUAL, M. (Org.) ; Ricardo Reis (Org.) ; SARMIENTO-REYES, A. (Org.) . VLSI-SoC: Internet of Things Foundations. 1. ed. New York: Springer, 2015. 255p .

7.
NEUBERGER, Gustavo ; Wirth, Gilson ; Reis, Ricardo . Protecting Chips Against Hold Time Violations Due to Variability. 1. ed. Springer Netherlands, 2014. v. 1. 107p .

8.
SAWICKI, S. ; Reis, Ricardo . Tópicos em Micro e Nanoeletrônica. 1. ed. Ijui: Unijui, 2014. v. 1. 296p .

9.
BURG, A. (Org.) ; COSKUN, A. (Org.) ; GUTHAUS, MATTHEW R. (Org.) ; KATKOORI, S. (Org.) ; Ricardo Reis (Org.) . VLSI-SoC: FromAlgorithms to Circuits and System-on-Chip Design. 1. ed. Springer Netherlands, 2013. v. 1.

10.
Ayala, J. (Org.) ; Atienza, D. (Org.) ; Reis, R. (Org.) . VLSI-SoC: Forward-Looking Trends in IC and Systems Design. 1. ed. Springer, 2012. v. 1. 355p .

11.
MIR, S. (Org.) ; CHI-YING, T. (Org.) ; REIS, R. A. L. (Org.) ; Choy, O. (Org.) . VLSI-SoC: The Advanced Research for Systems on Chip. 1. ed. Boston: Springer, 2012. v. 1. 187p .

12.
BECKER, J. (Org.) ; JOHANN, M. O. (Org.) ; REIS, R. A. L. (Org.) . VLSI-SoC: Technologies for Systems Integration. 1. ed. Springer, 2011. v. 1. 213p .

13.
PIGUET, C. (Org.) ; REIS, R. A. L. (Org.) ; Soudris, D. (Org.) . VLSI-SoC: Design Methodologies for SoC and SiP. Springer, 2010. 287p .

14.
JOHANN, M. O. (Org.) ; REIS, R. A. L. (Org.) . First IEEE Latin American Symposium on Circuits and Systems. 1. ed. IEEE, 2010. v. 1. 1p .

15.
REIS, R. A. L.; MOONEY, V. (Org.) ; HASLER, P. (Org.) . VLSI-SoC: Advanced Topics on Systems on Chip. 1. ed. Boston: Springer, 2009. v. 1. 300p .

16.
REIS, R. A. L.. Concepção de Circuitos Integrados. 2. ed. Porto Alegre: Bookmann, 2009. v. 1. 258p .

17.
REIS, R. A. L.. Advanced Topics on VLSI Design. 1. ed. Porto Alegre: UFRGS - Instutto de Informatica, 2009. v. 1. 283p .

18.
De Micheli, G. ; MIR, S. ; REIS, R. A. L. . Research Trends in VLSI and Systems on Chip. 1. ed. Norwell, USA: Springer, 2008. v. 1. 398p .

19.
REIS, R. A. L.; OSSEIRAN, A ; PFLEIDERER, H. . VLSI-SOC: From Systems to Silicon. 1. ed. Norwell, USA: Springer, 2007. v. 1. 344p .

20.
VELAZCO, R. ; FOUILLAT, P. ; REIS, R. A. L. . Radiation Effects on Embedded Systems. 1. ed. Norwell, USA: Springer, 2007. v. 1. 269p .

21.
KASTENSMIDT, Fernanda Gusmão de Lima ; CARRO, Luigi ; REIS, R. A. L. . Fault-Tolerance Techniques for SRAM-Based FPGA. 1. ed. New York: Springer, 2006. v. 1. 183p .

22.
GLESNER, M. ; REIS, R. A. L. ; MOONEY, V. ; EVERKING, H. ; INDRUSIAK, Leandro . VLSI-SOC: From Systems to Chips. 1. ed. Norwell, USA: Springer, 2006. v. 1. 316p .

23.
REIS, R. A. L.; LUBASZEWSKI, M. ; Jess, J. . Design of Systems on a Chip: Design & Test. 1. ed. Norwell, USA: Springer, 2006. v. 1. 295p .

24.
REIS, R. A. L.; SANTOS, R. (Org.) ; SAWICKI, S. (Org.) . Advanced Topics on Microelectronics. 1. ed. Porto Alegre: Doravante, 2006. v. 1. 226p .

25.
REIS, R. A. L.; Jess, J. . Design of System on a Chip, Devices & Components. Boston: KLUWER ACADEMIC PUBLISHERS, 2004. v. 1. 265p .

26.
REIS, R. A. L.. Information Technology - Selected Tutorials. Boston: KLUWER ACADEMIC PUBLISHERS, 2004. v. 1. 331p .

27.
L Cassel (Org.) ; REIS, R. A. L. (Org.) . Informatics Curricula and Teaching Methods. Boston: Kluwer Publishers, 2003. v. 1. 245p .

28.
REIS, R. A. L.; ROZO, Antonio García (Org.) . Sistemas Digitales - Metodoligías de diseño VLSI. 1. ed. Bogotá: Ediciones Uniandes, 2003. v. 1. 231p .

29.
GUNTZEL, Jose Luis Almada ; FRANCO, D. ; REIS, R. A. L. . V Escola de Microeletronica Sul. , 2003. 142p .

30.
SILVEIRA, L. M. (Org.) ; DEVADAS, S. (Org.) ; REIS, R. A. L. (Org.) . VLSI: Systems on a Chip. Boston: Kluwer, 2000. v. 1. 676p .

31.
REIS, R. A. L.. Concepção de Circuitos Integrados. 1. ed. Porto Alegre: Editora Sagra, 2000. v. 1. 252p .

32.
REIS, R. A. L.. Sistemas Digitales:Síntese Física de Circuitos Integrados. 1. ed. Bogotá: CYTED- Uniandes, 2000. v. 1. 373p .

33.
REIS, R. A. L.; MACARTHY, M. . I Escola de Microeletrônica da SBC-Sul. Porto Alegre: SBC/UFRGS, 1999. v. 1. 294p .

34.
REIS, R. A. L.; CLAESEN, L. . VLSI : Integrated Systems on Silicon. 1. ed. LONDRES: Chapman & Hall, 1997. 570p .

35.
REIS, André ; GUNTZEL, J. ; RIBAS, R. ; BEHRENS, F. ; REIS, R. A. L. . Implementação de ASICs DIGITAIS. Campinas: Sociedade Brasileira de Microeletrônica, 1993. 100p .

36.
REIS, R. A. L.. Tess Evaluater Automatique Des Plans de Masse de Circuits Vlsi. Grenoble: Institute National Polytechnique, 1983.

Capítulos de livros publicados
1.
de Almeida Ramos, Elias ; Bandeira, Vitor ; Reis, Ricardo ; BONTORIN, GUILHERME . Chaotic Synchronization of Neural Networks in FPGA. In: Dante Augusto Couto Barone; Eduardo Oliveira Teles; Christian Puhlmann Brackmann. (Org.). Communications in Computer and Information Science. 1ed.Cham: Springer International Publishing, 2017, v. 720, p. 17-30.

2.
Tonfat, Jorge ; Tarrillo, Jimmy ; Tambara, Lucas ; Kastensmidt, Fernanda Lima ; Reis, Ricardo . Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments. In: KASTENSMIDT, F., RECH., P.. (Org.). FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. 1, p. 135-151.

3.
Calienes Bartra, Walter E. ; VLADIMIRESCU, A. ; Reis, Ricardo Augusto da Luz . Simulation of Single-Event Effects on Fully-Depleted Silicon on Insulator (FDSOI) CMOS. In: K. Weide ? Zaage and M. Chrzanowska-Jeske. (Org.). Semiconductor Devices in Harsh Conditions. 1ed.Boca Raton: CRC Press, 2016, v. 1, p. 43-66.

4.
Kastensmidt, Fernanda L. ; Reis, Ricardo A.L. . Soft Error Rate and Fault Tolerance Techniques for FPGAs. In: REIS, R., CAO, Y., WIRTH, G.. (Org.). Circuit Design for Reliability. 1ed.: Springer, 2015, v. 1, p. 207-221.

5.
Reis, Ricardo A.L.; CAO, Y. ; WIRTH, GILSON I. . Introduction. In: REIS, R., CAO, Y., WIRTH, G.. (Org.). Circuit Design for Reliability. 1ed.: Springer, 2015, v. 1, p. 1-4.

6.
Reis, Ricardo. Design Tools and Methods for Chip Physical Design. In: Michael Hübner, Juergen Becker. (Org.). Multiprocessor System-on-Chip: Hardware Design and Tool Integration. 1ed.Boston: Springer, 2011, v. 1, p. 155-166.

7.
BAMPI, S. ; REIS, R. A. L. . Challenges and Emerging Technologies for System Integration Beyond the End of the Roadmap of Nano-CMOS. In: Juergen Becker, Marcelo Johann, Ricardo Reis. (Org.). VLSI-SoC: Technologies for Systems Integration. 1ed.: Springer, 2011, v. 1, p. 21-33.

8.
Reis, R.. CAD para a Síntese Física de Nano e Microcircuitos. In: Naira Balzaretti. (Org.). Topicos em Nanociência e Nanotecnologia. Porto Alegre: UFRGS, 2011, v. 1, p. 191-200.

9.
BRUSAMARELO, Lucas ; SILVA, R. ; WIRTH, G. ; REIS, R. A. L. . Statistical and Numerical Approach for a Computer Efficient Circuit Yield Analysis. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on Chip. 1ed.: Springer, 2009, v. 1, p. 161-184.

10.
NEUBERGER, Gustavo ; Kastensmidt, Fernanda Lima ; REIS, R. A. L. ; WIRTH, G. ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Normality of Systematic and Random Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. VLSI-SoC: Advanced Topics on Systems on Chip. 1ed.: Springer, 2009, v. 1, p. 1-16.

11.
NEUBERGER, Gustavo ; WIRTH, G. ; REIS, R. A. L. . Fault and Variability Modeling in Integrated Circuits with a Case Study. In: Ricardo Reis. (Org.). Advanced Topics on VLSI Design. 1ed.Porto Alegre: UFRGS - Instuto de Informatica, 2009, v. 1, p. 133-156.

12.
LAZZARI, Cristiano ; REIS, R. A. L. . A Timing Closure Design Flow Using a Transistor Level Automatic Layout Generator. Advanced Topics on VLSI Design. 1ed.Porto Alegre: UFRGS - Instuto de Informatica, 2009, v. 1, p. 157-182.

13.
HENTSCHKE, Renato ; SAWICKI, S. ; JOHANN, M. O. ; REIS, R. A. L. . An Algorithm for I/O Pins Partitioning and Placement Targeting 3D VLSI Circuits. In: DE MICHELI, G. , MIR, S., REIS, R.. (Org.). Research Trends in VLSI and Systems on Chip. 1ed.Boston: Springer, 2008, v. 1, p. 255-275.

14.
OLIVEIRA, L. ; COSTA, E. ; MONTEIRO, J. C. ; MARTINS, J. B. ; BAMPI, S. ; SANTOS, C ; FERRÃO, Daniel ; REIS, R. A. L. . A Comparison of Layout Implementations of Pipelined And Non-Pipelined Signed Radix-4 Array Multiplier And Modified Booth Multiplier Architectures. In: REIS, R.; OSSEIRAN, A. ; PFLEIDERER H.. (Org.). VLSI-SOC: From Systems to Silicon. 1ed.Norwell, USA: Springerr, 2007, v. 1, p. 25-39.

15.
MARCON, C. ; PALMA, J. ; CALAZANS, MORAES, F ; SUZIM, A. ; REIS, R. A. L. . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. VLSI-SOC: From Systems to Silicon. Germany: Springer, 2007, v. , p. -.

16.
LAZZARI, Cristiano ; ANGHEL, L. ; REIS, R. A. L. . A Transistor Placement Technique Using Genetic Algorithm And Analytical Programming. VLSI-SOC: From Systems to Silicon. Germany: Springer, 2007, v. , p. -.

17.
KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Fault Tolerance in Programmable Circuits. Radiation Effects on Embedded Systems. Germany: Springer, 2007, v. , p. -.

18.
HENSTSCHKE, Renato ; SAWICKI, S. ; JOHANN, M. O. ; REIS, R. A. L. . An Algorithm for I/O Pins Partitioning and Placement Targeting 3D VLSI Circuits. Research Trends in VLSI and Systems on Chip. Germany: Springer, 2007, v. , p. -.

19.
LUBASZEWSKI, M. ; REIS, R. A. L. ; Jess, J. . Design of Systems on a Chip: Introduction. Design of Systems on a Chip: Design & Test. : Springer, 2006, v. , p. -.

20.
REIS, R. A. L.; GUNTZEL, J. ; JOHANN, Marcelo . Physical Design Automation. Design of Systems on a Chip: Design & Test. : Springer, 2006, v. , p. -.

21.
LAZZARI, Cristiano ; DOMINGUES, C. ; GUNTZEL, J. ; REIS, R. A. L. . A Novel Full Automatic layout Generation Strategy for Static CMOS. VLSI-SOC: From Systems to Chips. : Springer, 2006, v. , p. 197-211.

22.
OLIVEIRA, L. ; COSTA, E. ; MONTEIRO, J. ; MARTINS, J. ; BAMPI, S. ; SANTOS, C ; FERRÃO, Daniel ; REIS, R. A. L. . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. VLSI-SOC: From Systems to Silicon. : Springer, 2006, v. , p. -.

23.
MARCON, C. ; PALMA, J. ; CALAZANS, MORAES, F ; SUZIN, . ; REIS, R. A. L. . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. VLSI-SOC: From Systems to Silicon. : , 2006, v. , p. -.

24.
LAZZARI, Cristiano ; ANGHEL, L. ; REIS, R. A. L. . A Transistor Placement Technique Using Genetic Algorithm and Analytical Programming. VLSI-SOC: From Systems to Silicon. : Springer, 2006, v. , p. -.

25.
KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Fault Tolerance in Programmable Circuits. Radiation Effects on Embedded Systems. : Springer, 2006, v. , p. -.

26.
HENTSCHKE, Renato ; FLACH, G. ; PINTO, F. ; REIS, R. A. L. . Quadratic Placement for 3D Circuits Using Z-Cell Shifting, 3D Iterative Refinement and Simulated Annealing. Chip on the Mountains. : ACM Press, 2006, v. , p. -.

27.
Bastos, R ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Design at High Level of a Robust 8-Bit Microprocessor to Soft Errors by Using Only Standard Gates. Chip on the Mountains. : ACM Press, 2006, v. , p. -.

28.
REIS, R. A. L.; Jess, J. . Design of System on a Chip: Introduction. In: Ricardo Reis; Jochen A. G. Jess. (Org.). Design of System on a Chip, Devices & Components. Boston: KLUWER ACADEMIC PUBLISHERS, 2004, v. 1, p. 7-18.

29.
REIS, R. A. L.. Requirements for Computer-Aided Learning from the Ponit of View of Electronic Design. In: Carlos Delgado Kloos; Abelardo Pardo. (Org.). Edutech: Computer-Aided Design Meets Computer-Aided Learning. Boston: KLUWER ACADEMIC PUBLISHERS, 2004, v. , p. 63-68.

30.
L Cassel ; DAVIES, G. ; KUMAR, D. ; REIS, R. A. L. . Computing: The Shape of an Evolving Discipline. In: Ricardo Reis; Lilian Cassel. (Org.). Informatics Curricula. Boston: Kluwer Publishers, 2003, v. 1, p. -.

31.
REIS, R. A. L.; MORAES, Fernando . Geração Automatica de Leiaute. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales: Metodologias de Diseño VLSI. 1ed.Bogota: Edições CYTED- Uniandes, 2003, v. 1, p. 67-93.

32.
REIS, R. A. L.. Geração de Circuitos com Stardard Cells. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales - Metodologias de Diseño VLSI. 1ed.Bogotá: Ediciones Uniandes, 2003, v. 1, p. 51-63.

33.
HENTSCHKE, Renato ; REIS, R. A. L. . Estudo de Caso: Projeto de um ASIC para Criptografia. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales - Metodologías de diseño VLSI. 1ed.Bogota: Ediciones Uniandes, 2003, v. 1, p. 209-222.

34.
BARCELOS, Marcelo ; PANATO, Alex ; REIS, R. A. L. . Estudo de Caso: Circuito de Criptografia. In: Antonio Garcia-Rozo; Ricardo Reis. (Org.). Sistemas Digitales: Metodologias de Diseño VLSI. Bogota: Ediciones Uniandes - CYTED, 2003, v. , p. 169-208.

35.
INDRUSIAK, Leandro ; BECKER, J. ; GLESNER, Manfred ; REIS, R. A. L. . Distribuited Collaborative Design Over Calel Framework. In: Ricardo Reis. (Org.). SOC Design Methodologies. Londres: Kluwer, 2002, v. 1, p. 97-108.

36.
LIMA, F. G. ; JOHANN, M. O. ; GUNTZEL, J. ; GIFFONI, E. E. ; CARRO, Luigi ; REIS, R. A. L. . Designing a Mask Programmable for Sequencial Circuits. In: Luis Miguel Silveira; Srinivas Devadas; Ricardo Reis. (Org.). VLSI: Systems on a Chip. Boston: Kluwer, 2000, v. 1, p. 415-426.

37.
REIS, R. A. L.. Tendências. In: SBC; UFRGS. (Org.). I Escola de Microeletrônica da SBC-Sul. Porto Alegre: SBC, 1999, v. 1, p. 285-291.

38.
REIS, R. A. L.. Ferramentas de CAD. In: SBC; UFRGS. (Org.). Porto Alegre: SBC, 1999, v. 1, p. 117-136.

39.
REIS, R. A. L.. Implementação de Portas Lógicas. In: SBC; UFRGS. (Org.). I Escola de Microeletrônica da SBC. Porto Alegre: SBC, 1999, v. 1, p. 67-85.

40.
REIS, R. A. L.. Introdução : A Concepção de Circuitos Integrados. In: SBC; UFRGS. (Org.). I Escola de Microeletrônicada SBC-Sul. Porto Alegre: SBC, 1999, v. 1, p. 15-23.

41.
MORAES, F. ; LIMA, F. ; REIS, R. A. L. . An Efficient Layout Style For Three-Metal Cmos Macro-Cells. In: VLSI. (Org.). VLSI: Integrated Systems on Silicon. 1ed.LONDRES: CHAPMAN & HALL, 1997, v. , p. 415-426.

42.
REIS, A. I. ; REIS, R. A. L. ; ROBERT, M. ; AUVERGNE, D. . Library Free Technology Mapping. In: REIS, Ricardo; CLAESEN, Luc. (Org.). VLSI: Integrated Systems on Silicon. 1ed.LONDRES: CHAPMAN & HALL, 1997, v. , p. 303-314.

43.
REIS, R. A. L.. Concepção Automática de Microsistemas. In: SBC. (Org.). IV Escola Regional de Informática da SBC-RS. Porto Alegre: SBC-RS, 1996, v. , p. 151-170.

44.
REIS, R. A. L.. Brazilian Computer Society. In: Zemanek;. (Org.). 36 YEARS OF IFIP. Laxenburg: IFIP, 1996, v. , p. -.

45.
REIS, R. A. L.. Síntese de Sistemas Digitais. In: SBC. (Org.). III Escola Regional de Informática da SBC-RS. : SBC, 1995, v. , p. 215-230.

46.
ANCEAU, F. ; REIS, R. A. L. . Design Strategy For VLSI. In: F. Anceau. (Org.). DESIGN STRATEGY FOR VLSI. ENCLEWOOD CLIFFS: PRENTICE_HALL, 1983, v. , p. 0128-0137.

Textos em jornais de notícias/revistas
1.
REIS, R. A. L.. Desenvolvimento econômico e tecnológico. SUL INFORMÁTICA, Porto Alegre, 07 set. 1989.

2.
REIS, R. A. L.. Os Gaúchos e a Informática. Diário do Sul, Porto Alegre, p. 2, 30 dez. 1986.

3.
REIS, R. A. L.. Transferência Científica a Tecnológica, o objetivo. Data News, Rio de Janeiro, , v. 10, p. 7.

Trabalhos completos publicados em anais de congressos
1.
DE PARIS, LUCAS ; Reis, Ricardo . An automated methodology to fix electromigration violations on a customized design flow. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1.

2.
MENDES DA SILVA, LUCIANA ; BONTORIN, GUILHERME ; Reis, Ricardo . Reducing the amount of transistors by gate merging. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1.

3.
de Almeida Ramos, Elias ; BONTORIN, GUILHERME ; Reis, Ricardo . A nonlinear placement for FPGAs: The chaotic place. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), 2018. p. 1.

4.
ROCHA DA ROSA, FELIPE ; Reis, Ricardo ; OST, LUCIANO . Early evaluation of multicore systems soft error reliability using virtual platforms. In: 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIMELA), 2018, Puerto Vallarta. 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA), 2018. p. 1.

5.
BORTOLON, FELIPE T. ; ABICH, GEANCARLO ; BAMPI, SERGIO ; Reis, Ricardo ; MORAES, Fernando ; OST, LUCIANO . Exploring the Impact of Soft Errors on NoC-based Multiprocessor Systems. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

6.
TOLEDO, SAMUEL PRESA ; ZIMPECK, ALEXANDRA L. ; Reis, Ricardo ; Meinhardt, Cristina . Pros and Cons of Schmitt Trigger Inverters to Mitigate PVT Variability on Full Adders. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

7.
DA ROSA, FELIPE ; Bandeira, Vitor ; Reis, Ricardo ; OST, LUCIANO . Extensive Evaluation of Programming Models and ISAs Impact on Multicore So Error Reliability. In: 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC), 2018, San Francisco. 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC), 2018. p. 1.

8.
BRENDLER, L. ; ZIMPECK, A.L. ; Meinhardt, Cristina ; REIS, R. A. L. . Evaluating the Impact of Process Variability and Radiation Effects on Different Transistor Arrangement. In: 2018 IFIP/IEEE International Conference on Very Large Scale Integration, VLSI-SoC, 2018, Verona. 2018 IFIP/IEEE International Conference on Very Large Scale Integration, VLSI-SoC, 2018.

9.
HAMERSKI, J. ; ABICH, G. ; REIS, R. A. L. ; OST, LUCIANO ; AMORY, A. . A Design Patterns-Based Middleware for Multiprocessor Systems-on-Chip. In: 2018 Symposium on Integrated Circuits and System Design, SBCCI2018, 2018, Bento Gonçalves. 2018 Symposium on Integrated Circuits and System Design, SBCCI2018, 2018.

10.
MEDEIROS, G. ; BORTOLON, F. ; OST, LUCIANO ; REIS, R. A. L. . Evaluation of Compiler Optimization Flags Effects on Soft Error Resiliency. In: 2018 Symposium on Integrated Circuits and System Design, SBCCI2018, 2018, Bento Gonçalves. 2018 Symposium on Integrated Circuits and System Design, SBCCI2018, 2018.

11.
BARTRA, WALTER E. CALIENES ; BRUM, RAPHAEL M. ; Flach, Guilherme ; Reis, Ricardo . MRAM control transistor resilience against heavy-ion impacts. In: 2017 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2017, Cozumel. 2017 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2017. v. 1. p. 45-48.

12.
BARTRA, WALTER CALIENES ; VLADIMIRESCU, ANDREI ; Reis, Ricardo . Process and temperature impact on single-event transients in 28nm FDSOI CMOS. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1-4.

13.
DE AGUIAR, YGOR Q. ; Meinhardt, Cristina ; Reis, Ricardo A. L. . Radiation sensitivity of XOR topologies in multigate technologies under voltage variability. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1-4.

14.
Flach, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, Marcelo ; Reis, Ricardo . Rsyn. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD '17, 2017. p. 33-40.

15.
ROSA, FELIPE ; OST, LUCIANO ; Reis, Ricardo ; DAVIDMANN, SIMON ; LAPIDES, LARRY . Evaluation of multicore systems soft error reliability using virtual platforms. In: 2017 15th IEEE International New Circuits and Systems Conference (NEWCAS), 2017, Strasbourg. 2017 15th IEEE International New Circuits and Systems Conference (NEWCAS), 2017. p. 85-88.

16.
ZIMPECK, A.L. ; AGUIAR, YGOR ; Meinhardt, Cristina ; REIS, R.A.L. . Robustness of Sub-22nm Multigate Devices Against Physical Variability. In: 2017 IEEE International Symposium on Circuits and Systems, 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems, 2017. v. 1.

17.
MORAES, L. ; ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; Reis, R. . Power, Performance and Robustness of Radiation Hardened Latches under Voltage Variability. In: 2017 Workshop on Circuits and Systems Design, 2017, Fortaleza. 2017 Workshop on Circuits and Systems Design. Porto Alegre: SBC, 2017. v. 1. p. 1-1.

18.
Flach, Guilherme ; FOGACA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, M. ; Reis, R. . Rsyn ? A Physical Synthesis Framework for Research and Education. In: 2017 Workshop on Circuits and Systems Design, 2017, Fortaleza. 2017 Workshop on Circuits and Systems Design. Porto Alegre: SBC, 2017. v. 1. p. 1-4.

19.
AGUIAR, YGOR ; KASTENSMIDT, F. L. ; Meinhardt, Cristina ; Reis, R. . Implications of Work-Function Fluctuation on Radiation Robustness of FinFET XOR Circuits. In: 2017 RADiation and its Effects on Components and Systems - RADECS, 2017, Genebra. 2017 RADiation and its Effects on Components and Systems - RADECS, 2017. v. 1.

20.
BRENDLER, L. ; FARIAS, C. ; ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; Meinhardt, Cristina ; Reis, R. . Projeto de Portas Lógicas XOR com Redução de Potência por Voltage Scaling,. In: 2017 Iberchip Workshop, 2017, Bariloche. 2017 Iberchip Workshop, 2017.

21.
PUGET, JULIA ; OLIVEIRA, A. ; Tonfat, Jorge ; Reis, R. . Routability Driven FPGA Placement Algorithm for Heterogeneous FPGAs. In: 2017 IBERCHIP Workshop, 2017, Bariloche. 2017 IBERCHIP Workshop. Porto Alegre: SBC, 2017.

22.
RODRIGUES, GENNARO S. ; ROSA, FELIPE ; Kastensmidt, Fernanda L. ; Reis, Ricardo ; OST, LUCIANO . Investigating parallel TMR approaches and thread disposability in Linux. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 393-396.

23.
TOLEDO, SAMUEL PRESA ; ZIMPECK, ALEXANDRA L. ; Reis, Ricardo ; Meinhardt, Cristina . Impact of schmitt trigger inverters on process variability robustness of 1-Bit full adders. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 290-293.

24.
PUGET, JULIA CASARIN ; OLIVEIRA, ANDRE SALDANHA ; SEELEN, JORGE ; Reis, Ricardo . UFRGSPlace: Routability driven FPGA placement algorithm for heterogeneous FPGAs. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 38-41.

25.
CONCEICAO, CALEBE ; MOURA, GISELL ; PISONI, FILIPE ; Reis, Ricardo . A cell clustering technique to reduce transistor count. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 186-189.

26.
AGUIAR, Y. Q. ; KASTENSMIDT, F. L. ; MEINHARDT, C. ; REIS, R. A. L. . SET response of FinFET-based majority voter circuits under work-function fluctuation. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 282.

27.
AGUIAR, YGOR Q. ; ZIMPECK, ALEXANDRA L. ; Meinhardt, Cristina ; Reis, Ricardo A. L. . Temperature dependence and ZTC bias point evaluation of sub 20nm bulk multigate devices. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 270-273.

28.
CONCEICAO, CALEBE ; Posser, Gracieli ; Reis, Ricardo . Reducing the number of transistors with gate clustering. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 163-166.

29.
ZIMPECK, A.L. ; Meinhardt, Cristina ; Posser, Gracieli ; REIS, R. A. L. . FinFET cells with different transistor sizing techniques against PVT variations. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montreal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). New Jersey: IEEE, 2016. v. 1. p. 45-48.

30.
PARIS, L. ; Posser, Gracieli ; REIS, R. A. L. . Electromigration aware circuits by using special signal non-default routing rules. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montreal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). New Jersey: IEEE, 2016. v. 1. p. 2795-2798.

31.
MONTEIRO, JUCEMAR ; DARAV, NIMA KARIMPOUR ; Flach, Guilherme ; FOGACA, MATEUS ; Reis, Ricardo ; KENNINGS, ANDREW ; JOHANN, Marcelo ; BEHJAT, LALEH . Routing-Aware Incremental Timing-Driven Placement. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016. v. 1. p. 290-295.

32.
REIMANN, TIAGO J. ; SZE, CLIFF C.N. ; Reis, Ricardo . Cell Selection for High-Performance Designs in an Industrial Design Flow. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD '16, 2016. v. 1. p. 65-72.

33.
FOGACA, MATEUS ; Flach, Guilherme ; JOHANN, Marcelo ; Reis, Ricardo . Improving placement algorithms by using visualization tools. In: 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016, Vancouver. 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS). v. 1. p. 1-4.

34.
Flach, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; JOHANN, Marcelo ; Reis, Ricardo . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD '16, 2016. v. 1. p. 73-80.

35.
BANDEIRA, V. ; COSTA, V. ; BONTORIN, GUILHERME ; REIS, R. A. L. . Implementação de Baixa Latência do Modelo Simples de Izhikevich em FPGA. In: Workshop Iberchip, 2016, Florianopolis. Proceedings of the Iberchip Workshop. Porto Alegre: SBC, 2016. v. 1.

36.
SILVA, L. ; Conceição, C. ; BONTORIN, GUILHERME ; REIS, R. A. L. . Minimização Lógica por Fusão de Portas. In: Workshop Iberchip, 2016, Florianopolis. Proceedings of the Iberchip Workshop. Porto Alegre: SBC, 2016. v. 1.

37.
Tonfat, Jorge ; Flach, Guilherme ; Reis, Ricardo . Leakage current analysis in static CMOS logic gates for a transistor network design approach. In: 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2016, Bremen. 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 107-113.

38.
ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; Meinhardt, Cristina ; Reis, Ricardo . Geometric variability impact on 7nm Trigate combinational cells. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 9-12.

39.
HOLANDA, PRISCILA C. ; REINBRECHT, CEZAR R. W. ; BONTORIN, GUILHERME ; BANDEIRA, VITOR V. ; Reis, Ricardo A. L. . DHyANA: A NoC-based neural network hardware architecture. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 177-180.

40.
ABICH, G. ; MANDELLI, M. G. ; ROSA, F. R. ; MORAES, F. ; OST, L. ; Reis, R. . Extending FreeRTOS to support dynamic and distributed mapping in multiprocessor systems. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 712-715.

41.
FOGACA, MATEUS ; Flach, Guilherme ; MONTEIRO, JUCEMAR ; JOHANN, Marcelo ; Reis, Ricardo . Quadratic timing objectives for incremental timing-driven placement optimization. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 620-623.

42.
ZIMPECK, ALEXANDRA L. ; Reis, Ricardo . Impact of variability effects on FinFET transistors and combinational cells. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 440-441.

43.
REIMANN, TIAGO ; SZE, CLIFF C. N. ; Reis, Ricardo . Gate sizing and threshold voltage assignment for high performance microprocessor designs. In: 2015 20th Asia and South Pacific Design Automation Conference (ASPDAC), 2015, Chiba. The 20th Asia and South Pacific Design Automation Conference. v. 1. p. 214-219.

44.
CONCEICAO, CALEBE ; Reis, Ricardo . Efficient emulation of quantum circuits on classical hardware. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 1-4.

45.
TUMELERO, DIEGO ; BONTORIN, GUILHERME ; Reis, Ricardo . Overhead for independent net approach for Global Routing. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 1-4.

46.
BARTRA, WALTER CALIENES ; Reis, Ricardo ; VLADIMIRESCU, ANDREI . Modeling the impact of heavy ion on FDSOI NanoCMOS. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 1-4.

47.
Posser, Gracieli ; DE PARIS, LUCAS ; MISHRA, VIVEK ; JAIN, PALKESH ; Reis, Ricardo ; Sapatnekar, Sachin S. . Reducing the signal Electromigration effects on different logic gates by cell layout optimization. In: 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS). v. 1. p. 1-4.

48.
GUIMARAES, DANIEL S. ; PUGET, JULIA ; DA LUZ REIS, RICARDO AUGUSTO . A mixed cells physical design approach. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 1446-1449.

49.
Tarrillo, Jimmy ; Tonfat, Jorge ; Tambara, Lucas ; Kastensmidt, Fernanda Lima ; Reis, Ricardo . Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS). v. 1. p. 1.

50.
Tonfat, Jorge ; KASTENSMIDT, FERNANDA ; Reis, Ricardo . Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs. In: 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015, Montreal. 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS). v. 1. p. 1-8.

51.
ZIMPECK, ALEXANDRA L. ; Kastensmidt, Fernanda Lima ; Reis, Ricardo . Analyzing the Impact of Frequency and Diverse Path Delays in the Time Vulnerability Factor of Master-Slave D Flip-Flops. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 521-526.

52.
Reis, Ricardo. Trends on EDA for low power. In: 2015 IEEE MTTS International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization (NEMO), 2015, Ottawa. 2015 IEEE MTT-S International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization (NEMO). v. 1. p. 1-4.

53.
FLACH, G. ; PUGET, J. ; MONTEIRO, J. ; FOGACA, M. ; JOHANN, M. ; BUTZEN, P. ; Reis, R. . Jezz: An Incremental Legalizer. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015.

54.
ZIMPECK, A.L. ; MEINHARDT, C. ; Reis, R. . Análise do Impacto da Variabilidade Física nas correntes ION e IOFF de dispositivos FinFET sub 20nm. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015.

55.
BARTRA, WALTER CALIENES ; Reis, R. . Estudo e Implementação do Algoritmo Simulated Annealing para Posicionamento de Células utilizando LabVIEW. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015.

56.
Posser, Gracieli ; PARIS, L. ; MISHRA, V. ; JAIN, P. ; Reis, R. ; SAPATNEKAR, S. . Uma Abordagem Sistemática para Analisar e Otimizar os Efeitos da Eletromigração nos Sinais Internos das Células. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015.

57.
TUMELERO, D. ; BANDEIRA, V. ; BONTORIN, GUILHERME ; Reis, R. . Paralelismo no Roteamento Global de Circuitos VLSI: Estado da Arte. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015.

58.
PUGET, J. ; Flach, Guilherme ; JOHANN, Marcelo de Oliveira ; Reis, Ricardo Augusto da Luz . Jezz: An Effective Legalization Algorithm for Minimum Displacement. In: 28th Symposium on Integrated Circuits and System Design, 2015, Salvador. 2015 28th Symposium on Integrated Circuits and System Design, 2015. v. 1.

59.
SANTOS, CRISTIANO ; PRIETO, RAFAEL ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; Reis, Ricardo . Graphite-based heat spreaders for hotspot mitigation in 3D ICs. In: 2015 International 3D Systems Integration Conference (3DIC), 2015, Sendai. 2015 International 3D Systems Integration Conference (3DIC). v. 1. p. TS10.4.1.

60.
LLANOS, ROGER ; SOUSA, DIEGO ; TERRES, MARCO ; BONTORIN, GUILHERME ; Reis, Ricardo ; JOHANN, Marcelo . Energy-efficient Level Shifter topology. In: 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2015, Salvador. 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 148-151.

61.
GHISSONI, SIDINEI ; COSTA, EDUARDO ; Reis, Ricardo . Reusing smaller optimized FFT blocks for the realization of larger power-efficient radix-2 FFTs. In: 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2015, Salvador. 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). p. 169-176.

62.
Flach, Guilherme ; MONTEIRO, JUCEMAR ; FOGACA, MATEUS ; PUGET, JULIA ; BUTZEN, PAULO ; JOHANN, Marcelo ; Reis, Ricardo . An Incremental Timing-Driven flow using quadratic formulation for detailed placement. In: 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSISoC), 2015, Daejeon. 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC). v. 1. p. 1-6.

63.
ROSA, FELIPE ; KASTENSMIDT, FERNANDA ; Reis, Ricardo ; OST, LUCIANO . A fast and scalable fault injection framework to evaluate multi/many-core soft error reliability. In: 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015, Amherst. 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS). v. 1. p. 211-214.

64.
BANDEIRA, V. ; COSTA, V. ; BONTORIN, GUILHERME ; Ricardo Reis . Low Latency FPGA Implementation of Izhikevich-Neuron Model. In: IFIP International Embedded Systems Symposium - IESS, 2015, Foz do Iguaçu. 5th IFIP International Embedded Systems Symposium. Nova Iorque: Springer, 2015.

65.
BARTRA, WALTER CALIENES ; VLADIMIRESCU, ANDREI ; Reis, Ricardo . Bulk and FDSOI Sub-micron CMOS transistors resilience to single-event transients. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 133-136.

66.
Posser, Gracieli ; MISHRA, VIVEK ; JAIN, PALKESH ; Reis, Ricardo ; Sapatnekar, Sachin S. . Impact on performance, power, area and wirelength using electromigration-aware cells. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 129-132.

67.
ROSA, F. R. ; BRUM, R. M. ; WIRTH, G. ; OST, L. ; Reis, R. . Impact of dynamic voltage scaling and thermal factors on FinFET-based SRAM reliability. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 137-140.

68.
ZIMPECK, ALEXANDRA L. ; Meinhardt, Cristina ; Posser, Gracieli ; Reis, Ricardo . Process variability in FinFET standard cells with different transistor sizing techniques. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 121-124.

69.
ROSA, FELIPE ; OST, LUCIANO ; REIS, R. A. L. . Fast Instruction-driven Timing Processor Model for Many-Core Embedded Systems. In: Workshop on Circuits and Systems Design - WCAS, 2015, Salvador. Workshop on Circuits and Systems Design - WCAS. Porto Alegre: SBC, 2015. v. 1.

70.
CHIELLE, EDUARDO ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; Kastensmidt, Fernanda L. ; Reis, Ricardo ; CUENCA-ASENSI, SERGIO . Reliability on ARM Processors against Soft Errors by a Purely Software Approach. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1-5.

71.
ZIESEMER, ADRIEL ; Reis, Ricardo ; MOREIRA, MATHEUS T. ; ARENDT, MICHEL E. ; CALAZANS, NEY L. V. . Automatic layout synthesis with ASTRAN applied to asynchronous cells. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

72.
TERRES, MARCO ; Meinhardt, Cristina ; BONTORIN, GUILHERME ; Reis, Ricardo . Exploring more efficient architectures for Multiple Dynamic Supply Voltage designs. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

73.
Meinhardt, Cristina ; Reis, Ricardo . Comparing high-performance cells in CMOS bulk and FinFET technologies. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1.

74.
ZIESEMER, ADRIEL ; Reis, Ricardo ; MOREIRA, MATHEUS T. ; ARENDT, MICHEL E. ; CALAZANS, NEY L.V. . A design flow for physical synthesis of digital cells with ASTRAN. In: the 24th edition of the great lakes symposium, 2014, Houston. Proceedings of the 24th edition of the great lakes symposium on VLSI - GLSVLSI '14. New York: ACM Press. p. 245.

75.
Posser, Gracieli ; MISHRA, VIVEK ; JAIN, PALKESH ; Reis, Ricardo ; Sapatnekar, Sachin S. . A systematic approach for analyzing and optimizing cell-internal signal electromigration. In: 2014 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2014, San Jose. 2014 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). v. 1. p. 486-491.

76.
TREVISAN, MATHEUS ; ARENDT, MICHEL ; ZIESEMER, ADRIEL ; Reis, Ricardo ; CALAZANS, NEY LAERT VILAR . Automated Synthesis of Cell Libraries for Asynchronous Circuits. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. v. 1. p. 1-7.

77.
BARTRA, WALTER CALIENES ; Reis, Ricardo . A set of Virtual Instruments to simulate radiation effects in CMOS circuits. In: 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC), 2014, Montevideo. 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings, 2014. v. 1. p. 1643-1646.

78.
FERLA, TANIA MARA ; Flach, Guilherme ; Reis, Ricardo . A tool to simulate optical lithography in nanoCMOs. In: 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC), 2014, Montevideo. 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings, 2014. v. 1. p. 1471-1474.

79.
TAMBARA, LUCAS A. ; TONFAT, JORGE L. ; Reis, Ricardo ; Kastensmidt, Fernanda L. ; PEREIRA, EVALDO C. F. ; VAZ, RAFAEL G. ; GONCALEZ, ODAIR L. . Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1.

80.
Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; BOTH, THIAGO ; RECH, PAOLO ; Wirth, Gilson ; Reis, Ricardo ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, CHRISTOPHER . Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs. In: 2014 19th IEEE European Test Symposium (ETS), 2014, Paderborn. 2014 19th IEEE European Test Symposium (ETS), 2014. p. 1.

81.
ZIESEMER, ADRIEL MOTA ; Reis, Ricardo Augusto da Luz . Simultaneous Two-Dimensional Cell Layout Compaction Using MILP with ASTRAN. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 350-355.

82.
Posser, Gracieli ; BELOMO, JOZEANNE ; Meinhardt, Cristina ; Reis, Ricardo . Perfomance Improvement with Dedicated Transistor Sizing for MOSFET and FinFET Devices. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. p. 418-423.

83.
POSSER, GRACIDI ; MISHRA, VIVEK ; Reis, Ricardo ; Sapatnekar, Sachin S. . Analyzing the electromigration effects on different metal layers and different wire lengths. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 682-685.

84.
Meinhardt, Cristina ; ZIMPECK, ALEXANDRA L. ; Reis, Ricardo . Impact of gate workfunction fluctuation on FinFET standard cells. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 574-577.

85.
SANTOS, CRISTIANO ; VIVET, PASCAL ; Reis, Ricardo . Thermal impact of 3D stacking and die thickness: Analysis and characterization of a memory-on-logic 3D circuit. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 718-721.

86.
BRUNI, G. ; RECH, P. ; TAMBARA, L. ; NAZAR, G. L. ; KASTENSMIDT, F. L. ; Reis, R. ; PACCAGNELL, A. . Power dissipation effects on 28nm FPGA-based System on Chips neutron sensitivity. In: 2014 22nd International Conference on Very Large Scale Integration (VLSISoC), 2014, Playa del Carmen. 2014 22nd International Conference on Very Large Scale Integration (VLSI-SoC). v. 1. p. 1-6.

87.
ROSA, FELIPE ; OST, LUCIANO ; RAUPP, THIAGO ; MORAES, Fernando ; Reis, Ricardo . Fast energy evaluation of embedded applications for many-core systems. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 1-6.

88.
ZIMPECK, ALEXANDRA L. ; Meinhardt, Cristina ; Reis, Ricardo . Evaluating the impact of environment and physical variability on the I<inf>ON</inf> current of 20nm FinFET devices. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 1-8.

89.
Tonfat, Jorge ; AZAMBUJA, JOSE RODRIGO ; NAZAR, GABRIEL ; RECH, PAOLO ; Kastensmidt, Fernanda Lima ; CARRO, Luigi ; Reis, Ricardo ; BENFICA, JULIANO ; VARGAS, FABIAN ; BEZERRA, EDUARDO ; FROST, CHRISTOPHER . Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective. In: 2014 19th International MixedSignals, Sensors and Systems Test Workshop (IMS3TW), 2014, Porto Alegre. 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop Proceedings. v. 1. p. 1-6.

90.
SANTOS, CRISTIANO ; VIVET, PASCAL ; MATTER, GENE ; PELTIER, NICOLAS ; KAISER, SYLVIAN ; Reis, Ricardo . Thermal modeling methodology for efficient system-level thermal analysis. In: 2014 IEEE Custom Integrated Circuits Conference CICC 2014, 2014, San Jose. Proceedings of the IEEE 2014 Custom Integrated Circuits Conference. v. 1. p. 1-4.

91.
CALIENES, WALTER ; Reis, Ricardo ; ANGHEL, COSTIN ; VLADIMIRESCU, ANDREI . Bulk and FDSOI SRAM resiliency to radiation effects. In: 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS), 2014, College Station. 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS). v. 1. p. 655-658.

92.
SANTOS, CRISTIANO ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; Reis, Ricardo . Thermal performance of 3D ICs: Analysis and alternatives. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). v. 1. p. 1-7.

93.
SANTOS, CRISTIANO ; SOUARE, PAPA MOMAR ; DE CRECY, FRANCOIS ; COUDRAIN, PERCEVAL ; COLONNA, JEAN-PHILIPPE ; VIVET, PASCAL ; BORBELY, ANDRAS ; Reis, Ricardo ; BEN JAMAA, HAYKEL ; FIORI, VINCENT ; FARCY, ALEXIS . Using TSVs for thermal mitigation in 3D circuits: Wish and truth. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). p. 1-8.

94.
FLACH, G. ; REIMANN, TIAGO ; Posser, Gracieli ; JOHANN, M. O. ; Reis, Ricardo A. L. . Dimensionamento de Portas e Assinalamento de Vth Simultâneos usando Relaxação Lagrangiana. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

95.
CAPUTO, R. ; JOHANN, M. O. ; BONTORIN, GUILHERME ; Reis, Ricardo A. L. . Design Automation for Digital Microfluidic Biochips. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

96.
NUNES, LEANDRO ; REIMANN, TIAGO ; Reis, Ricardo A. L. . Técnicas de Pré-Alocação de Custo Para Roteamento Global de Circuitos VLSI. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

97.
Posser, Gracieli ; BELOMO, J. ; SAPATNEKAR, S. ; Reis, Ricardo A. L. . Dimensionamento de Transistores para dispositivos MOSFETs e FinFETs. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

98.
PEREIRA, L. ; BUTZEN, P. ; Meinhardt, Cristina ; Reis, Ricardo A. L. . Análise do Desempenho de Circuitos Somadores Tolerantes a Falhas baseado em Projeto Diversitário. In: WorkSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

99.
FOGACA, M. ; Meinhardt, Cristina ; BUTZEN, P. ; Reis, Ricardo A. L. . Uma comparação entre schedules de temperatura na meta-heurística Simulated Annealing aplicada a posicionamento de células em circuitos VLSI. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

100.
MACHADO, I. ; BUTZEN, P. ; Meinhardt, Cristina ; Reis, Ricardo A. L. . Caracterização Elétrica Automática de Portas Lógicas CMOS Explorando um Algoritmo Guloso. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4.

101.
GUARESCHI, W. ; AZAMBUJA, J. ; Kastensmidt, F. ; Reis, R. ; DURAO, O. ; SCHUCH, N. ; DESSBESEL, G. . Configurable test bed design for nanosats to qualify commercial and customized integrated circuits. In: 2013 IEEE Aerospace Conference, 2013, Big Sky. 2013 IEEE Aerospace Conference. v. 1. p. 1.

102.
Meinhardt, Cristina ; Reis, Ricardo . FinFET basic cells evaluation for regular layouts. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1.

103.
Flach, Guilherme ; REIMANN, TIAGO ; Posser, Gracieli ; JOHANN, Marcelo ; Reis, Ricardo . Simultaneous gate sizing and V<inf>th</inf> assignment using Lagrangian Relaxation and delay sensitivities. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 84.

104.
Tarrillo, Jimmy ; Tonfat, Jorge ; KASTENSMIDT, FERNANDA ; Reis, Ricardo ; BRUGUIER, FLORENT ; BOURREE, MORGAN ; BENOIT, PASCAL ; TORRES, LIONEL . Using electromagnetic emanations for variability characterization in Flash-based FPGAs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 109.

105.
TERRES, MARCO ; Meinhardt, Cristina ; BONTORIN, GUILHERME ; Reis, Ricardo . A novel approach to reduce power consumption in level shifter for Multiple Dynamic Supply Voltage. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. p. 715.

106.
ROSA, FELIPE ; OST, LUCIANO ; Reis, Ricardo ; SASSATELLI, GILLES . Instruction-driven timing CPU model for efficient embedded software development using OVP. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. v. 1. p. 855.

107.
KOLOGESKI, ANELISE ; CONCATTO, CAROLINE ; MATOS, DEBORA ; GREHS, DANIEL ; MOTTA, TIAGO ; ALMEIDA, FELIPE ; Kastensmidt, Fernanda Lima ; SUSIN, ALTAMIRO ; Reis, Ricardo . Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. p. 125.

108.
SANTOS, CRISTIANO ; VIVET, PASCAL ; DUTOIT, DENIS ; GARRAULT, PHILIPPE ; PELTIER, NICOLAS ; Reis, Ricardo . System-level thermal modeling for 3D circuits: Characterization with a 65nm memory-on-logic circuit. In: 2013 IEEE International 3D Systems Integration Conference (3DIC), 2013, San Francisco. 2013 IEEE International 3D Systems Integration Conference (3DIC), 2013. p. 1.

109.
NUNES, LEANDRO ; REIMANN, TIAGO ; Reis, Ricardo . GR-PA: A cost pre-allocation model for global routing. In: 2013 IFIP/IEEE 21st International Conference on Very Large Scale Integration (VLSISoC), 2013, Istanbul. 2013 IFIP/IEEE 21st International Conference on Very Large Scale Integration (VLSI-SoC), 2013. p. 134.

110.
REIMANN, TIAGO ; Posser, Gracieli ; Flach, Guilherme ; JOHANN, Marcelo ; Reis, Ricardo . Simultaneous gate sizing and Vt assignment using Fanin/Fanout ratio and Simulated Annealing. In: 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2013, Beijing. 2013 IEEE International Symposium on Circuits and Systems (ISCAS2013), 2013. p. 2549.

111.
POSSER, G. ; FLACH, G. ; WILKE, Gustavo ; Reis, R. . Tradeoff Between Delay and Area in the Gate Sizing using Geometric Programming. In: Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012, Playa del Carmen. Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012. v. 1.

112.
Meinhardt, Cristina ; Reis, Ricardo . Evaluation of process variability on current for nanotechnologies devices. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). v. 1.

113.
TONFAT, J. ; Reis, R. . Low Power 3-2 and 4-2 Adder Compressors Implemented Using ASTRAN. In: Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012, Playa del Carmen. Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012. v. 1.

114.
POSSER, G. ; FLACH, G. ; WILKE, Gustavo ; Reis, R. . Dimensionamento de Portas Lógicas e de Transistores Minimizando Atraso e Área. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1.

115.
Chipana, R. ; CHIELLE, E. ; KASTENSMIDT, Fernanda Gusmão de Lima ; TONFAT, J. ; Reis, Ricardo . Soft-Error Probability Due to SET in Clock Tree Networks. In: IEEE CS International Symposium on VLSI, 2012, Amherst. IEEE CS International Symposium on VLSI, 2012. v. 1. p. 338-342.

116.
Chipana, Raul ; Kastensmidt, Fernanda Lima ; Tonfat, Jorge ; Reis, Ricardo . SET susceptibility estimation of clock tree networks from layout extraction. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. v. 1.

117.
Calienes Bartra, Walter E. ; Kastensmidt, Fernanda L. ; Reis, Ricardo . Simulation of SET faults in a voltage controlled oscillator. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. v. 1.

118.
Posser, Gracieli ; Flach, Guilherme ; WILKE, Gustavo ; REIS, R. A. L. . Transistor Sizing and Gate Sizing Using Geometric Programming Considering Delay Minimization. In: 10th IEEE International NEWCAS Conference, 2012, Montreal. 10th IEEE International NEWCAS Conference, 2012. v. 1.

119.
Scartezzini, G. ; REIS, R. A. L. . Synthesis of Transistor Networks as an Option to Standard Cells. In: IWLS ? International Symposium on Logic Synthesis, 2012, Berkekey. IWLS ? International Symposium on Logic Synthesis, 2012. v. 1. p. 89-92.

120.
Calienes Bartra, Walter E. ; REIS, R. A. L. . An Educational Tool Kit for SET and SEU Fault Simulation. In: 9th EWME - European Workshop on Microelectronics Education, 2012, Grenoble. 9th EWME - European Workshop on Microelectronics Education, 2012. v. 1. p. 113-118.

121.
TAVARES, R. ; REIS, R. A. L. . DLS : A Didactic Logic Synthesis Tool. In: 9th EWME - European Workshop on Microelectronics Education, 2012, Grenoble. 9th EWME - European Workshop on Microelectronics Education, 2012. v. 1. p. 18-21.

122.
Conceição, C. ; REIS, R. A. L. . Quantum Algorithms Simulation on FPGAs. In: VIII Southern Conference on Programmable Logic - SPL Designer's Forum, 2012, Bento Gonçalves. VIII Southern Conference on Programmable Logic - SPL Designer's Forum, 2012. v. 1.

123.
Ferla, T. ; Flach, Guilherme ; REIS, R. A. L. . Uma Ferramenta Educacional para o Ensino de Simulated Annealing e Posicionamento. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1.

124.
Calienes Bartra, Walter E. ; Kastensmidt, Fernanda Lima ; REIS, R. A. L. . Simulación de Fallas SET en un Oscilador Controlado por Voltaje. In: 18th WORKSHOP IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1.

125.
Scartezzini, G. ; REIS, R. A. L. . Dissipação de Potência em Redes de Transistores versus Células Padrão. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1.

126.
SANTOS, CRISTIANO ; Reis, Ricardo ; GODOI, GUILHERME ; BARROS, MARCOS ; DUARTE, FABIO . Multi-bit flip-flop usage impact on physical synthesis. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012. p. 57-62.

127.
GHISSONI, SIDINEI ; COSTA, EDUARDO ; MONTEIRO, JOSE ; Reis, Ricardo . Efficient area and power multiplication part of FFT based on twiddle factor decomposition. In: 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. v. 1. p. 657-660.

128.
FLACH, G. ; CONCEICAO, C. ; JOHANN, M. ; Reis, R. . Revisiting Atari 2600 on an FPGA. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic, 2012. v. 1. p. 1-6.

129.
POSSER, G. ; FLACH, G. ; WILKE, Gustavo ; Reis, Ricardo . Gate Sizing using Geometric Programming. In: Second IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. Second IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. v. 1. p. 657-660.

130.
TONFAT, J. ; Reis, Ricardo . Diseño y Verificación de un Motor de Clasificación de Capa 2 MAC Ethernet para un Conmutador Gigabit Ethernet. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1.

131.
REIMANN, T. ; SANTOS, G. ; Reis, Ricardo . Desempenho de Algoritmos de Roteamento em Diferentes Cenários de Interconexão. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1.

132.
POSSER, G. ; Ziesemer, A. ; GUIMARAES, D. ; WILKE, Gustavo ; Reis, Ricardo . Estudo da Qualidade do Leiaute de Células Geradas Automaticamente. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1.

133.
BARTRA, W. ; KASTENSMIDT, Fernanda Gusmão de Lima ; Reis, Ricardo . Pacote de Simulação de SETs e SEUs utilizando LabVIEW. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1.

134.
TONFAT, J. ; NEUBERGER, Gustavo ; REIS, R. A. L. . Functional Verification of Logic Modules for a Gigabit Ethernet Switch. In: LATW - IEEE Latin American Test Workshop, 2011, Porto de Galinhas. LATW - IEEE Latin American Test Workshop, 2011. v. 1.

135.
REIS, R. A. L.. Design Automation of Transistor Networks, a New Challenge. In: IEEE International Symposium on Circuits and Systems, 2011, Rio de Janeiro. 2011 IEEE International Symposium on Circuits and Systems, 2011. v. 1. p. 2485-2488.

136.
POSSER, G. ; FLACH, G. ; WILKE, Gustavo ; REIS, R. A. L. . Gate Sizing Minimizing Delay and Area. In: IEEE Computer Society Annual Symposium on VLSI, 2011, Chennai. IEEE Computer Society Annual Symposium on VLSI, 2011. v. 1. p. 315-316.

137.
REIS, R. A. L.. Power Consumption & Reliability in NanoCMOS. In: 11th IEEE Conference on Nanotechnology, 2011, Portland. 11th IEEE Conference on Nanotechnology, 2011. v. 1. p. 711-714.

138.
FLACH, G. ; JOHANN, M. O. ; REIS, R. A. L. . One-Iteration Linear System Solver for Quadratic Placement. In: 24th Symposium on Integrated Circuits and System Design, 2011, João Pessoa. 24th Symposium on Integrated Circuits and System Design, 2011. v. 1. p. 109-112.

139.
BARTRA, W. ; REIS, R. A. L. . SET and SEU Simulation Toolkit for LabVIEW. In: RADECS- Conference on Radiation Effects on Components and Systems, 2011, Sevilla. RADECS- Conference on Radiation Effects on Components and Systems, 2011. v. 1.

140.
Chipana, R. ; KASTENSMIDT, Fernanda Gusmão de Lima ; TONFAT, J. ; REIS, R. A. L. ; Guthaus, M. . SET Susceptibility Analysis in Buffered Tree Clock Distribution Networks. In: RADECS- Conference on Radiation Effects on Components and Systems, 2011, Sevilla. RADECS- Conference on Radiation Effects on Components and Systems, 2011. v. 1.

141.
GHISSONI, S. ; COSTA, E. ; MONTEIRO, J. ; Reis, R. . Combination of Constant Matrix Multiplication and Gate-Level Approaches for Area and Power Efficient Hybrid Radix-2 DIT FFT Realization. In: ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011, Beirut. ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011. v. 1. p. 567-570.

142.
Scartezzini, G. ; Reis, R. . Power Consumption in Transistor Networks Versus in Standard Cells. In: ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011, Beirut. ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011. v. 1. p. 740-743.

143.
VASQUEZ, J. ; CHAMPAC, V. ; Ziesemer, A. ; Reis, Ricardo A. L. ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Low-sensitivity to Process Variations Aging Sensor for Automotive Safety-Critical Applications. In: VTS - VLSI Test Symposium, 2010, Santa Cruz. Proceedings of VTS 2010, 2010. v. 1. p. 238-243.

144.
Guthaus, M. ; WILKE, Gustavo ; Reis, Ricardo A. L. . Non-Uniform Clock Mesh Optimization with Linear Programming Buffer Insertion. In: Design Automation Conference - DAC, 2010, Anaheim. 47th Design Automation Conference - DAC, 2010. v. 1. p. 74-79.

145.
FLACH, G. ; WILKE, Gustavo ; JOHANN, M. O. ; REIS, R. A. L. . An Overhead-Free Mesh-Buffer Displacement Optimization Strategy. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. IEEE Computer Society Annual Symposium on VLSI, 2010. v. 1. p. 282-287.

146.
PINTO, F. ; CAVALHEIRO, L. ; JOHANN, M. O. ; REIS, R. A. L. . Logical Core Algorithm: Improving Global Placement. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. IEEE Computer Society Annual Symposium on VLSI, 2010. v. 1. p. 69-73.

147.
Bastos, Rodrigo Possamai ; SICARD, G. ; KASTENSMIDT, Fernanda Gusmão de Lima ; RENAUDIN, M. ; REIS, R. A. L. . Evaluating Transient-Fault Effects on Traditional Implementations of the C-element. In: IEEE International On-Line Test Symposium, 2010, Corfu. IEEE International On-Line Test Symposium, 2010. v. 1.

148.
VASQUEZ, J. ; CHAMPAC, V. ; Ziesemer, A. ; REIS, R. A. L. ; SEMIAO, J. ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Predictive Error Detection by On-line Aging Monitoring. In: IEEE International On-Line Test Symposium, 2010, Corfu. IEEE International On-Line Test Symposium, 2010. v. 1. p. 9-14.

149.
SANTOS, G. ; REIMANN, T. ; REIS, R. A. L. . The Fidelity Property of the Elmore Delay Model in Actual Comparison of Routing Algorithms. In: IEEE International Conference on Computer Design - ICCD, 2010, Amsterdam. IEEE International Conference on Computer Design - ICCD, 2010. v. 1.

150.
REIS, R. A. L.; BAMPI, S. . Microelectronics Education in the South of Brazil and Outcomes. In: 8th European Workshop on Microelectronics Education- EWME, 2010, Darmstadt. 8th European Workshop on Microelectronics Education- EWME, 2010. v. 1. p. 7-11.

151.
FLACH, G. ; WILKE, Gustavo ; JOHANN, M. O. ; REIS, R. A. L. . A Study on Clock Mesh Size Selection. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1.

152.
POSSER, G. ; CORREA, G. ; REIS, R. A. L. ; CARRO, Luigi ; BAMPI, S. . A MIPS-based ASIP to Accelerate the Inverse Hadamard Tranform for H.264/AVC Video Coding. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1.

153.
VASQUEZ, J. ; CHAMPAC, V. ; Ziesemer, A. ; REIS, R. A. L. ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Delay Sensing for Parametric Variations and Defects Monitoring in Safety-Critical Applications. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1.

154.
REIMANN, T. ; SANTOS, G. ; REIS, R. A. L. . Routing Algorithms Performance in Different Routing Scopes. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1.

155.
TONFAT, J. ; REIS, R. A. L. . Design and Verification of a Layer-2 Ethernet Mac Classification Engine for a Gigabit Ethernet Switch. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1.

156.
POSSER, G. ; Ziesemer, A. ; GUIMARAES, D. ; WILKE, Gustavo ; REIS, R. A. L. . A Study on Layout Quality of Automatic Generated Cells. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1.

157.
GHISSONI, S. ; COSTA, E. ; LAZZARI, Cristiano ; AKSOY, L. ; MONTEIRO, J. C. ; REIS, R. A. L. . Radix-2 Decimation in Time (Dit) FFT Implementation Based on Matrix-Multiple Constant Multiplication Approach. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1.

158.
MEINHARDT, C. ; GUEX, J. ; Reis, Ricardo . Estudo do Impacto da Variabilidade em um Conjunto de Blocos Básicos Para Composição de Leiautes Regulares. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

159.
REIMANN, T. ; SANTOS, G. ; Reis, Ricardo . On Methods for Extraction of Typical Linear Driver Resistance. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010.

160.
FRANK, H. ; WILKE, Gustavo ; Reis, Ricardo ; GÜNTZEL, J. L. . Somadores Tolerantes a Falhas Usando BSD e Codificação 1 de 3. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

161.
BARTRA, W. ; Osorio, M. ; CARDENAS, C. S. ; Reis, Ricardo . Síntesis Física del Módulo de División de N bits con Segmentación v1.10. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

162.
SAWICKI, S. ; JOHANN, M. O. ; Reis, Ricardo . Migração de Circuitos VLSI 2D para 3D Dirigida a Redução de Interconexões Verticais (TSV). In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

163.
GUIMARAES, D. ; CORREA, U. ; CARRO, Luigi ; Reis, Ricardo . Estimador de Potência e Atraso em Standard-Cells Utilizando Redes Neurais Artificiais. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

164.
Moreira, T. ; GUIMARAES, D. ; WEHRMEISTER, M. ; PEREIRA, Carlos Eduardo ; Reis, Ricardo . Acelerador em Hardware para Resolução do Despacho de Métodos Polimórficos em Programas Java. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1.

165.
MEINHARDT, C. ; VIOLANTE, M. ; REIS, R. A. L. ; REORDA, M. S. . Recovery Scheme for Hardening System on Programmable Chips. In: 10Th Latin American Test Workshop, 2009, Buzios. 10Th Latin American Test Workshop, 2009. v. 1.

166.
ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. . Measuring the Effectiveness of Symmetric and Asymmetric Transistor Sizing for Single Event Transient Mitigation in CMOS 90nm Technologies. In: 10Th Latin American Test Workshop, 2009, Buzios. 10Th Latin American Test Workshop, 2009. v. 1.

167.
GHISSONI, S. ; REIS, R. A. L. . Otimização de Consumo de Potência e Atraso para Circuitos CMOS Utilizando SCCGs com Topologia Anti-Radiação. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 77-79.

168.
SAWICKI, S. ; JOHANN, M. O. ; REIS, R. A. L. . Um Algoritmo de Particionamento Iterativo de Células e Pinos de I/O para Circuito VLSI 3D. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 103-106.

169.
PINTO, F. ; CAVALHEIRO, L. ; REIS, R. A. L. . Técnica de Posicionamento Dirigido à Redução de Caminhos Críticos. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 111-115.

170.
LIMA, C. ; FLACH, G. ; REIS, R. A. L. . PlaceDL: Uma Nova Técnica de Espalhamento de Células para Posicionamento Quadrático. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 116-121.

171.
WILKE, Gustavo ; FLACH, G. ; REIS, R. A. L. . Um método de Otimização para o deslocamento de buffers em redes de relógio do tipo malha. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 122-126.

172.
MEINHARDT, C. ; TAVARES, R. ; REIS, R. A. L. . Leiautes Regulares Baseados em Matrizes de Células. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 127-132.

173.
REIMANN, T. ; SANTOS, G. ; REIS, R. A. L. . An Analysis of Predictive Parameters for RC Interconnect Networks. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 133-137.

174.
GUIMARAES, D. ; FRANK, H. ; GÜNTZEL, J. L. ; BAMPI, S. ; REIS, R. A. L. . Utilizando um Fluxo ASIC para Integração de um Multiplicador Wallace Tree no Datapath de um Processador RISC. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 334-337.

175.
ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. . Avaliando a Eficiência do Redimensionamento Simétrico e Assimétrico de Transistores para a Redução de Single Event Effects em uma Tecnologia 90nm CMOS. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 453-458.

176.
REORDA, M. S. ; VIOLANTE, M. ; MEINHARDT, C. ; REIS, R. A. L. . A Low-Cost SEE Mitigation Solution For Soft-Processors Embedded in Systems on Programmable Chips. In: 13th DATE - IEEE/ACM Design, Automation and Test in Europe, 2009, Nice. 13th DATE- IEEE/ACM Design, Automation and Test in Europe. Boston: ACM, 2009. v. 1. p. 352-357.

177.
Bastos, R ; MONNEY, Y. ; SICARD, G. ; KASTENSMIDT, Fernanda Gusmão de Lima ; RENAUDIN, M. ; REIS, R. A. L. . A Methodology to Evaluate Transient-Fault Effects on Asynchronous and Synchronous Circuits. In: 14th IEEE European Test Symposium- ETS, 2009, Sevilha. 14th IEEE European Test Symposium- ETS. Piscataway: IEEE, 2009. v. 1. p. 25-28.

178.
Bastos, R ; MONNEY, Y. ; SICARD, G. ; KASTENSMIDT, Fernanda Gusmão de Lima ; RENAUDIN, M. ; REIS, R. A. L. . Comparing Transient-Fault Effects on Synchronous and on Asynchronous Circuits. In: IEEE International On-Line Test Symposium, 2009, Sesimbra. IEEE International On-Line Test Symposium. Piscataway: IEEE, 2009. v. 1. p. 9-14.

179.
VASQUEZ, J. ; CHAMPAC, V. ; Ziesemer, A. ; REIS, R. A. L. ; TEIXEIRA, C. ; SANTOS, M. ; TEIXEIRA, J. . Built-In Aging Monitoring for Safety-Critical Applications. In: IEEE International On-Line Test Symposium, 2009, Sesimbra. IEEE International On-Line Test Symposium. Piscataway: IEEE, 2009. v. 1. p. 29-34.

180.
NEUBERGER, Gustavo ; WIRTH, G. ; REIS, R. A. L. . Protecting Digital Circuits Against Hold Time Violation Due to Process Variability. In: 22nd Symposium on Integrated Circuits and System Design - SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and System Design - SBCCI. New York: ACM, 2009. v. 1. p. 309-314.

181.
COTA, É. F. ; CARRO, Luigi ; PINTO, F. ; LUBASZEWSKI, M. S. ; REIS, R. A. L. . Resource-and-time-aware Test Strategy for Configurable Quaternary Logic Blocks. In: 22nd Symposium on Integrated Circuits and System Design - SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and System Design - SBCCI. New York: ACM, 2009. v. 1. p. 121-126.

182.
GHISSONI, S. ; MARTINS, J. B. ; REIS, R. A. L. ; MONTEIRO, J. C. . Analysis of Power Consumption Using a New Methodology for the Capacitance Modeling of Complex Logic Gates. In: 19th International Workshop on Power and Timing Modeling, Optimization and Simulation - PATMOS, 2009, Delft. 19th International Workshop on Power and Timing Modeling, Optimization and Simulation - PATMOS, 2009. v. 1.

183.
ASSIS, T. ; BRUSAMARELO, Lucas ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. . Analyzing Transistor Size and Folding Method for Radiation Hardening. In: RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009, Bruges. RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009. v. 1.

184.
REORDA, M. S. ; VIOLANTE, M. ; MEINHARDT, C. ; REIS, R. A. L. . An On-Board Data-Handling Computer for Deep-Space Exploration Built Using Commercial-Of-The-Shelf SRAM-Based FPGAs. In: DFT - 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2009, Chicago. DFT - 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. Piscataway: IEEE, 2009. v. 1.

185.
NEUBERGER, Gustavo ; REIS, R. A. L. ; WIRTH, G. . Protecting Against Flip-Flop Hold Time Violations Due to Process Variations. In: LATW 2008 - IEEE Latin American Test Workshop, 2008, Puebla. LATW 2008 - IEEE Latin American Test Workshop. Loa Alamitos, USA: IEEE Computer Society, 2008. v. 1. p. 113-118.

186.
FLACH, G. ; JOHANN, M. O. ; REIS, R. A. L. . Executando Posicionamento Analítico em GPUs. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1. p. 20-23.

187.
PINTO, F. ; FLACH, G. ; HENTSCHKE, Renato ; REIS, R. A. L. . Algoritmo para Evitar vias 3D em Caminhos Críticos. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1.

188.
SAWICKI, S. ; HENTSCHKE, Renato ; JOHANN, M. O. ; REIS, R. A. L. . Uma Proposta para o Assinalamento de Pads de I/O e Redução de Vias em Circuitos 3D Baseada em Informações da Estrutura do Circuito. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1.

189.
LAZZARI, Cristiano ; ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; ANGHEL, L. ; REIS, R. A. L. . SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. In: ETS 2008- 13th IEEE European Test Symposium, 2008, Verbania, Italia. ETS 2008 - 13th IEEE European Test Symposium. Los Alamitos, USA: IEEE Computer Society, 2008. v. 1.

190.
WILKE, Gustavo ; Fonseca, R. ; Mezzomo, C. ; REIS, R. A. L. . A Novel Scheme to Reduce Short-circuit Power in Mesh-based Clock Architectures. In: SBCCI - 21th Symposium on Integrated Circuits and System Design, 2008, Gramado. SBCCI - 21th Symposium on Integrated Circuits and System Design. New York: ACM Press, 2008. v. 1. p. 117-122.

191.
LAZZARI, Cristiano ; ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. ; ANGHEL, L. . An Analysis and Design Technique to Reduce SET Sensitivity in Combinational Integrated Circuits. In: IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration, 2008, Rhodes, Greece. IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration. USA: IEEE, 2008. v. 1.

192.
REIS, R. A. L.. A SBC de 1993 a 1997. In: 38º SECOMU (28º Congresso da SBC), 2008, Belém. 38º SECOMU- Memória dos Presidentes. Porto Alegre: SBC, 2008. v. 1. p. 23-33.

193.
REIS, R. A. L.. Physical Design Automation at Transistor Level. In: IEEE NORCHIP, 2008, Tallin. 26th Norchip Conference, 2008. v. 26.

194.
MEINHARDT, C. ; VIOLANTE, M. ; REIS, R. A. L. ; REORDA, M. S. . Recovery Scheme for Hardening System on Programmable Chips. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. Second International Workshop onn Dependable Circuit Design, 2008. v. 1.

195.
ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. . Analysis of Single Event Effects for Different Angles and Impact Regions at a NMOS 90 nm 3D Device. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. Second International Workshop onn Dependable Circuit Design, 2008. v. 1.

196.
HORNA, C. ; RAMOS, F. ; BARCELOS, M. ; REIS, R. A. L. . Implementação e Validação de IP Soft Cores para Interfaces Ethernet 10/100 e 1000 Mbps Sobre Dispositivos Reconfiguráveis. In: Iberchip 2007, 2007, Lima. 13th Workshop Iberchip 2007. New York: Proceedings, 2007.

197.
PALMA, J. ; INDRUSIAK, Leandro ; MORAES, F ; ORTIZ, . ; GLESNER, M. ; REIS, R. A. L. . Avaliando o Impacto de Técnicas de Codificação de Dados Sobre o Consumo de Potência em Networks-On-Chip. In: Iberchip 2007, 2007, Lima. 13th Workshop Iberchip, 2007. v. 1. p. 413-418.

198.
ANMARI, R. ; LEVEUGLE, R. ; ANGHEL, L. ; LAZZARI, Cristiano ; REIS, R. A. L. . Set Fault Injection Methods in Analog Circuits: Case Study. In: LATW 2007, 2007, Cuzco. 8th Latin-American Test Workshop, 2007.

199.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. ; WIRTH, G. ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. In: LATW 2007 - IEEE Latin American Test Workshop, 2007, Cuzco. 8th Latin-American Test Workshop, 2007.

200.
HENSTSCHKE, Renato ; NARASIMHAM, J. ; JOHANN, M. O. ; REIS, R. A. L. . Maze Routing Steiner Trees With Effective Critical Sink Optimization. In: ISPD2007 - ACM/IEEE International Symposium on Physical Design, 2007, Austin. ACM International Symposium on Physical Desing, 2007. v. 1. p. 135-142.

201.
BRISOLARA, L. ; GUERIN, X. ; CARRO, Luigi ; REIS, R. A. L. ; CHAC, S. ; JERRAYA, A. . Reducing Fine-geain Communication Overhead in Multithread Code Generation for Heterogeneous MPSoC. In: SCOMP 2007, 2007, Nice. SCOMP 2007, 2007.

202.
BRUSAMARELO, Lucas ; SILVA, R. ; WIRTH, G. ; REIS, R. A. L. . Yield Analysis by Error Propagation Using Higher Order Derivatives Considering WD and D2D Variations. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. v. 1. p. 86-91.

203.
HENTSCHKE, Renato ; FLACH, G. ; PINTO, F. ; REIS, R. A. L. . 3D-Vias Aware Quadratic Placement for 3D VLSI Circuits. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. p. 67-72.

204.
PALMA, J. ; INDRUSIAK, L. S. ; MORAES, F ; ORTIZ, . ; GLESNER, M. ; REIS, R. A. L. . Inserting Data Encoding Techniques into NoC-Based Systems. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. v. 1. p. 299-304.

205.
HENTSCHKE, Renato ; JOHANN, Marcelo ; REIS, R. A. L. . Channel Based Routing in Channel-less Circuits. In: ISCAS 2007 - IEEE International Symposium on Circuits and Systems, 2007, New Orleans. IEEE International Symposium on Circuits and Systems, 2007. v. 1. p. 2036-2039.

206.
TAVARES, R. ; Lautenschläger, W. ; REIS, R. A. L. . A CAL Tool to Aid the Understanding of Logic Synthesis. In: MSE2007, IEEE Microelectronics Systems Education, 2007, San Diego. IEEE Microelectronics Systems Education, 2007. v. 1. p. 49-50.

207.
Ziesemer, A. ; LAZZARI, Cristiano ; REIS, R. A. L. . An Educational Tool for Design Automation of CMOS Cells. In: MSE 2007, IEEE Microelectronics Systems Education, 2007, San Diego. IEEE Microelectronics Systems Education, 2007. v. 1. p. 149-150.

208.
FLACH, G. ; JOHANN, M. O. ; HENTSCHKE, Renato ; REIS, R. A. L. . Cell Placement on Graphics Processing Unit. In: SBCCI - 20th Symposium on Integrated Circuits and System Design, 2007, Rio de Janeiro. 20th Symposium on Integrated Circuits and System Design, 2007. v. 1. p. 87-92.

209.
BRUSAMARELO, Lucas ; SILVA, R. ; WIRTH, G. ; REIS, R. A. L. . Obtainint Delay Distribution of Dynamic Logic Circuits by Error Propagation at The Electrical Level. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 94-98.

210.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. ; WIRTH, G. ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Systematic and Random Variability of Flip-Flop Race Immunity in 130nm and 90 nm CMOS Technologies. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. p. 78-83.

211.
Ziesemer, A. ; LAZZARI, Cristiano ; REIS, R. A. L. . Transistor Level Automatic Layout Generator for non-Complementary CMOS Cells. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 116-121.

212.
LAZZARI, Cristiano ; SANTOS, C ; Ziesemer, A. ; ANGHEL, L. ; REIS, R. A. L. . Efficient Timing Closure with a Transistor Level Design Flow. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 312-315.

213.
MEINHARDT, C. ; REIS, R. A. L. ; TAVARES, R. . Logic and Physical Synthesis of Cell Arrays. In: IEEE ICECS - 14th International Conference on Electronics, Circuits and Systems, 2007, Marrakesh. 14th International Conference on Electronics, Circuits and Systems, 2007. v. 1. p. 1292-1295.

214.
PALMA, J. C. S. ; INDRUSIAK, L. S. ; MORAES, F. G. ; REIS, R. A. L. ; GLESNER, Manfred . Reducing the Power Consumption in Networks-on-Chip through Data Coding Schemes. In: iEEE ICECS - 14th International Conference on Electronics, Circuits and Systems, 2007, marrakesh. 14th International Conference on Electronics, Circuits and Systems, 2007. v. 1. p. 1007-1010.

215.
MEINHARDT, C. ; VIOLANTE, M. ; REIS, R. A. L. ; REORDA, M. S. . An experimental analysis of the lockstep architecture on the LEON case study. In: First International Workshop on Dependable Circuit Design - DECIDE 2007, 2007, Buenos Aires. First International Workshop on Dependable Circuit Design - DECIDE 2007. Grenoble: INPG, 2007. v. 1. p. 69-74.

216.
LAZZARI, Cristiano ; ASSIS, T. ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; ANGHEL, L. ; REIS, R. A. L. . Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. In: First International Workshop on Dependable Circuit Design - DECIDE 2007, 2007, Buenos Aires. First International Workshop on Dependable Circuit Design - DECIDE 2007. Grenoble: INPG, 2007. v. 1. p. 13-18.

217.
ROLT, J. ; WIRTH, G. ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Analyzing the Effect of CMOS Process Variability on the SRAM Cell Sensitivity to SEU. In: 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006, Buenos Aires. 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006. p. 89-94.

218.
MENEZES, C. ; MEINHARDT, C. ; REIS, R. A. L. ; TAVARES, R. . A Regular Layout Approach for ASICs. In: ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006, Karlsruhe, Germany. ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006. p. 424-425.

219.
PALMA, J. C. S. ; INDRUSIAK, Leandro ; MORAES, F. ; ORTIZ, . ; GLESNER, M. ; REIS, R. A. L. . Evaluating the Impact of Data Encoding Techniques on the Power Consumption in Networks-on-Chip. In: ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006, Karlsruhe, Germany. ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006. p. 426-427.

220.
FERRÃO, Daniel ; WILKE, Gustavo ; REIS, R. A. L. ; NEVES, C. ; Luciano Agostini ; GÜNTZEL, J. L. . Safe Path-Based Hierarchical Functional Timing Analysis by Considering Block Arrival Times. In: ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006, Play del Carmem. ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006.

221.
MENEZES, C. ; MEINHARDT, C. ; REIS, R. A. L. ; TAVARES, R. . Design of Regular Layouts to Improve Predictability. In: ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006, Play del Carmem. ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006.

222.
SANTOS, G. ; JOHANN, Marcelo ; REIS, R. A. L. . Channel Based Routing in Channel-less Circuits. In: IEEE International Symposium on Circuits and Systems, ISCAS2006, 2006, Kos. IEEE International Symposium on Circuits and Systems, ISCAS2006, 2006.

223.
LAZZARI, Cristiano ; REIS, R. A. L. ; ANGHEL, L. . Phase-Locked Loop Automatic Layou Generation and Transient Fault Injection Analysis: A Case Study. In: IOLTS2006, 2006, Como. IEEE - On-Line Test Symposium.

224.
Bastos, R ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: IOLTS2006, 2006, Como, Italia. IEEE On-Line Test Symposium. IEEE Press, 2006.

225.
Bastos, R ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: LATW 2006, 2006, Buenos Aires. 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006.

226.
SAWICKI, S. ; HENTSCHKE, Renato ; JOHANN, Marcelo ; REIS, R. A. L. . An Algorithm for I/O Pins Partitioning Targeting 3D VLSI Integrated Circuits. In: 49th IEEE International Midwest Symposium on Circuits and Systems, 2006, San Juan - Porto Rico. 49th IEEE International Midwest Symposium on Circuits and Systems. IEEE Press.

227.
SAWICKI, S. ; HENTSCHKE, Renato ; JOHANN, Marcelo ; REIS, R. A. L. . Um Algoritmo para o Particionamento de Pinos de I/O em Circuitos VLSI 3D. In: Conferencia Latino Americano de Informatica - CLEI2006, 2006, Santiago, Chile. Conferencia Latino Americano de Informatica - CLEI2006.

228.
PALMA, J. C. S. ; INDRUSIAK, Leandro ; MORAES, F. ; ORTIZ, . ; GLESNER, M. ; REIS, R. A. L. . Adaptive Coding in Networks-on-Chip: Transition Activity Reduction versus Power Overhead of the Codec Circuitry. In: PATMOS'06, 2006, Montpellier. 16th International Workshop on Power and Timing Modeling, Optimization and Simulation.

229.
FERRÃO, Daniel ; REIS, R. A. L. ; GUNTZEL, Jose Luis . Considering Zero-Arrival Time and Block-Arrival Time in Hierarchical Functional Timing Analysis. In: PATMOS'06, 2006, Montpellier. 16th International Workshop on Power and Timing Modeling, Optimization and Simulation.

230.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. ; WIRTH, G. ; BREDERLOW, R. ; PACHA, C. . Statistical Characterization of Hold Time Violations in 130nm CMOS Technology. In: ESSCIRC2006, 2006, Montreux, Switzerland. 32rd European Dolid-State Circuits Conference.

231.
HENSTSCHKE, Renato ; SAWICKI, S. ; JOHANN, Marcelo ; REIS, R. A. L. . An Algorithm for I/O Partitioning Targeting 3D Circuits and Its Impact on 3D-Vias. In: IFIP VLSI-Soc 2006, 2006, Nice. IFIP VLSI-Soc 2006.

232.
LAZZARI, Cristiano ; SANTOS, C ; REIS, R. A. L. . A New Transistor-Level Layout Generation Strategy for Static CMOS Circuits. In: ICECS2006, 2006, Nice. 13th IEEE International Conference on Electronics, Circuits and Systems.

233.
TAVARES, R. ; MEINHARDT, C. ; REIS, R. A. L. . orBDDs Direct Mapping for Structured Logic Circuits. In: ICECS2006, 2006, Nice. IEEE International Conference on Electronics, Circuits and Systems.

234.
SAWICKI, S. ; HENTSCHKE, Renato ; JOHANN, M. O. ; REIS, R. A. L. . Unbalacing the I/O Pins Partitioning for Minimizing Inter-Tier Vias in 3D VLSI Circuits. In: ICECS2006, 2006, Nice. 13th IEEE International Conference on Electronics, Circuits and Systems.

235.
BRISOLARA, Lisane Brisolara de ; BECKER, Leandro ; CARRO, Luigi ; WAGNER, Flavio ; PEREIRA, Carlos Eduardo ; REIS, R. A. L. . Comparing High-level Modeling Approaches for Embedded System Design. In: ASPDAC- Asian South-Pacific Design Automation Conference, 2005, Shangai. ASPDAC- Asian South-Pacific Design Automation Conference, 2005.

236.
SANTOS, C ; FERRÃO, Daniel ; GUNTZEL, J. ; REIS, R. A. L. . Incremental Timing Optimization for Automatic Layout Generation. In: IEEE International Symposium on Circuits and Systems, ISCAS2005, 2005, Kobe. IEEE International Symposium on Circuits and Systems, ISCAS2005, 2005. p. 3567-3570.

237.
LAZZARI, Cristiano ; ANGHEL, L. ; REIS, R. A. L. . On Implementing a Soft Error Hardening Technique By Using an Automatic Layout Generator: Case Study.. In: 11th IEEE International On-Line Testing Symposium - IOLTS 2005, 2005, Saint Raphael. 11th IEEE International On-Line Testing Symposium - IOLTS 2005, 2005. p. 29-34.

238.
INDRUSIAK, L. S. ; MURGAN, T. ; GLESNER, Manfred ; REIS, R. A. L. . Consistency Control in Data-driven Design Automation Environments. In: IEEE 6th International Symposium on Signals Circuits and Systems - ISSCS 2005, 2005, Iasi. IEEE 6th International Symposium on Signals Circuits and Systems - ISSCS 2005, 2005.

239.
SANTOS, C ; FERRÃO, Daniel ; WILKE, Gustavo ; LAZZARI, Cristiano ; GÜNTZEL, J. L. ; REIS, R. A. L. . Effects of Using a Pin-to-Pin Delay Model on a Library-Free Transistor/Gate Sizing Scheme. In: 48th IEEE International Midwest Symposium on Circuits & Systems, 2005, Cincinnati. 8th IEEE International Midwest Symposium on Circuits & Systems, 2005.

240.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; WIRTH, G. ; REIS, R. A. L. . Analyzing Transient Fault Effects in the Periphery Logic of SRAM Memories. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 46-50.

241.
NEVES, C. ; FERRÃO, Daniel ; Braga, M ; Luciano Agostini ; REIS, R. A. L. ; GUNTZEL, J. . Hierarchical Timing Analysis Selective Critical Path Sensitization. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 65-70.

242.
LAZZARI, Cristiano ; ANGHEL, L. ; REIS, R. A. L. . Soft Error Circuit Hardening Techniques Implementation Using an Automatic Layout Generator. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 175-180.

243.
Beck, A. ; HENSTSCHKE, Renato ; MATTOS, L. ; REIS, R. A. L. ; CARRO, Luigi . Fast and Efficient Test Generation for Embedded Stack Processors. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 331-336.

244.
INDRUSIAK, Leandro ; GLESNER, M. ; REIS, R. A. L. . Embedding Version-Based Asynchronous Collaboration Support in A Design Data Model Implemented As Object-Oriented Framework. In: 3rd Workshop on Challenges in Collaborative Engineering CCE05, 2005, Sopron, Hungary. 3rd Workshop on Challenges in Collaborative Engineering CCE05, 2005.

245.
Bastos, R ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Designing Low Power Embedded Software for Mass-Produced Microprocessor by Using a Loop Table in On-Chip Memory. In: PATMOS 2005, 2005, Leuven, Belgium. PATMOS 2005, 2005. p. 59-68.

246.
LAZZARI, Cristiano ; ANGHEL, L. ; REIS, R. A. L. . A Transistor Placement Technique Using Genetic Algorithm and Analytical Programming. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 559-564.

247.
MARCON, C. ; PALMA, J. C. S. ; CALAZANS, N. ; MORAES, Fernando ; SUZIN, . ; REIS, R. A. L. . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 391-396.

248.
OLIVEIRA, L. ; SANTOS, C ; FERRÃO, Daniel ; COSTA, E. ; MONTEIRO, J. ; MARTINS, J. B. ; BAMPI, S. ; REIS, R. A. L. . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 78-82.

249.
HENTSCHKE, Renato ; JOHANN, Marcelo ; REIS, R. A. L. . BLUE MACAW: A Didactic Placement Tool using Simulated Annealing. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 37-47.

250.
PALMA, J. ; MARCON, C. ; REIS, R. A. L. ; SUZIN, . ; MORAES, Fernando ; CALAZANS, N. . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: 18th Symposium on Integrated Circuits and System Desing, 2005, Florianopolis. Chip on the Island, 2005. p. 196-201.

251.
PANATO, Alex ; Wagner, F. ; JOHANN, Marcelo ; REIS, R. A. L. ; BAMPI, S. . Design of Very Deep Pipelined Multipliers for FPGAs. In: Designer?s Forum, DATE2004, 2004, Paris. Proceedings, 2004. v. 3. p. 1-6.

252.
HENTSCHKE, Renato ; Beck, A. ; Mattos, J. ; CARRO, Luigi ; LUBASZEWSKI, M. S. ; REIS, R. A. L. . Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional Testing. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 37-42.

253.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Improving the Use of Reed-Solomon Codes to Increase Fault-tolerance in Very Deep Sub-Micron Integrated Circuits. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 56-59.

254.
FERRÃO, Daniel ; SANTOS, C ; WILKE, Gustavo ; GUNTZEL, Jose Luis Almada ; LUBASZEWSKI, M. S. ; REIS, R. A. L. . Path Delay Fault Test Generation Using Exact Floating Mode Sensitization. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 174-177.

255.
SANTOS, G. ; SANTOS, C ; HENTSCHKE, Renato ; GIRARDI, A. ; REIS, R. A. L. . Uma Ferramenta para Geração Automática de Módulos de Memórias ROM. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 1. p. 126-127.

256.
HENTSCHKE, Renato ; REIS, R. A. L. . Blue Macaw: A Didactic Placement Tool Using Simulated Annealing. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 1.

257.
Silva, S. ; PANATO, Alex ; Wagner, F. ; REIS, R. A. L. ; BAMPI, S. . Implementação em FPGA de um Multiplicador de Ponto Flutuante com Pipeline Profundo. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 10.

258.
REIS, R. A. L.; KASTENSMIDT, Fernanda Gusmão de Lima ; GUNTZEL, Jose Luis Almada . Physical Design Methodologies for Performance Predictability and Manufacturability. In: ACM 2004 International Conference Computing Frontiers, 2004, Ischia. Proceedings, 2004. v. 1.

259.
KASTENSMIDT, Fernanda Gusmão de Lima ; NEUBERGER, Gustavo ; CARRO, Luigi ; REIS, R. A. L. . Designing and Testing Fault-Tolerant Techniques for SRAM-based FPGAs.. In: ACM 2004 International Conference on Computing Frontiers, 2004, Ischia. Proceedings, 2004.

260.
INDRUSIAK, L. S. ; GLESNER, M. ; Kreutz, M. ; SUZIM, A. ; REIS, R. A. L. . UML-Driven Design Space Delimitation and Exploratation: A Case Study on Networks-on-Chip. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, DDECS2004, 2004, Tatranská Lomnica. Proceedings, 2004.

261.
NEUBERGER, Gustavo ; LIMA, Fernanda ; REIS, R. A. L. . Inproving Fault Tolerance to Radiation Effects in Integrated Systems, WTF2004. In: V Workshop de testes e Tolerância a Falhas, 2004. Proceedings, 2004. p. 115-126.

262.
BASTIAN, Fabricio Biolo ; GUNTZEL, Jose Luis Almada ; LAZZARI, Cristiano ; REIS, R. A. L. . A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. In: PATMOS- 14th International Workshop on Power and Timing Modeling, Optimization and Simulation, 2004, Santorini. LNCS Lecture Notes in Computer Science, 2004. v. 3254. p. 732-741.

263.
REIS, R. A. L.; BRUSAMARELO, Lucas . Parallel Simulated Anneling Algoritms for Computer Aided Design. In: 19th South Symposium on Microeletrônics, 2004, São Miguel das Missões. 19th South Symposium on Microeletrônics, 2004. p. 129-133.

264.
REIS, R. A. L.; NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima . Analysis of Transient Faults Effects in SRAM Memory. In: 19th South Symposium on Microeletrônics, 2004, São Miguel das Missões. 19th South Symposium on Microeletrônics, 2004. p. 150-153.

265.
MUNZEL, V. J. ; PANATO, Alex ; REIS, R. A. L. . A Study About Optimun Size of Pipeline Stages in Altera's FPGAs. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 25-28.

266.
HENTSCHKE, Renato ; TAVARES, R. ; REIS, R. A. L. . A Cell Placer for Matrix Regular Layouts. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 59-64.

267.
FLACH, G. ; HENTSCHKE, Renato ; REIS, R. A. L. . lgorithms for Improvement of RotDL router. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 59-64.

268.
BASTIAN, Fabricio Biolo ; LAZZARI, Cristiano ; SANTOS, C ; WILKE, Gustavo ; GUNTZEL, Jose Luis ; REIS, R. A. L. . A New Parametrizable Folding Algorithm Applied to an automatic Layout Generation Tool. In: 19th South Symposium on Microeletronics, 2004, São miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 71-74.

269.
GUNTZEL, Jose Luis ; WILKE, Gustavo ; PINTO, A. C. ; REIS, R. A. L. . Functional Timing Analysis Using ATPG Techniques. In: 4th Latin-American Test Workshop - LATW'2003, 2003, Natal. Proceddings. Porto Alegre: UFRGS, 2003. v. 1. p. 92-97.

270.
LIMA, F. G. ; CARRO, Luigi ; REIS, R. A. L. . Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: 4th Latin-American Test Workshop - LATW, 2003, Natal. Proceedings, 2003. v. 1. p. 112-117.

271.
LAZZARI, Cristiano ; PANATO, Alex ; NEUBERGER, Gustavo ; LIMA, F. G. ; REIS, R. A. L. . Designing a Fault Tolerant AES Rijndael Soft IP Core. In: 4th Latin-American Test Workshop - LATW, 2003, Natal. 4th Latin-American Test Workshop - LATW, 2003. v. 4. p. 136-141.

272.
REIS, R. A. L.; NEUBERGER, Gustavo ; LIMA, Fernanda ; CARRO, Luigi . Multiple Bit Upset Tolerant SRAM Memory. In: 4th latin-American Test Workshop - LATW, 2003, Natal. 4th latin-American Test Workshop - LATW, 2003. v. 1. p. 118-123.

273.
LIMA, Fernanda ; CARRO, Luigi ; REIS, R. A. L. . Reducing Pin and Area Overhead in Fault-Tolerant FPGA-based Designs. In: IEEE 11th International Symposium on Field Programmable Gate Arrays, 2003, Monterey. Proceedings, 2003. p. 1-10.

274.
PANATO, Alex ; BARCELOS, Marcelo ; REIS, R. A. L. . A Low Device Occupation IP to Implement Rijndael Algorithm. In: DATE - Design, Automation and Test in Europe: Designers Forum, 2003, Munich. DATE 2003 Designer´s Forum. Los Alamitos: IEEE Computer Society, 2003.

275.
INDRUSIAK, Leandro ; LUBITZ, F ; REIS, R. A. L. ; GLESNER, Manfred . Ubiquitous Access to Reconfigurable Hardware: Application Scenarios and Implementation Issues. In: DATE - Design, Automation and Test in Europe, 2003, Munich. Proceedings. Los Alamitos: IEEE Computer Society, 2003.

276.
HENTSCHKE, Renato ; FIRENTIN, Diogo ; MORAES, F ; REIS, R. A. L. . Comparação de Posicionamento Simulated Annealing e Quadrantura no Gerador Automático de Macro-Moléculas. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003.

277.
HENTSCHKE, Renato ; FIRENTIN, Diogo ; REIS, R. A. L. . Uma comparação do Processo de LOw Anneling com High Anneling Aplicado ao Posicionamento de Células. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003. p. 1-7.

278.
INDRUSIAK, Leandro ; GLESNER, Manfred ; REIS, R. A. L. . Computational Infraestructure for the Collaborative Design of Integrated System in a Distributed Environment. In: CCE03 - Challenges in Collaborative Engineering, 2003, Pozna. Proceedings, 2003.

279.
HENTSCHKE, Renato ; REIS, R. A. L. . Plic-Plac: A Novel Constructive Algorithm for Placement. In: IEEE iNTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 2003, BANGKOK. IEEE iNTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. Los Alamitos: IEEE Circuits and Systems Society, 2003.

280.
CASACURTA, Alexandre ; ALMEIDA, M ; REIS, R. A. L. . A Visual Simulation Tool at Layout Level. In: IEEE Microelectronics System Education, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 110-111.

281.
INDRUSIAK, Leandro ; REIS, R. A. L. ; GLESNER, Manfred ; ALCANTARA, Giuliana ; HORMANN, Stefan ; STEINMETZ, Ralf . Reducing Authoring Costs of Online Training in Microelectronics Design by Reusing Design Documentation Content. In: IEEE Microelectronics System Education, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. p. 57-58.

282.
LIMA, Fernanda ; CARRO, Luigi ; REIS, R. A. L. . Designing Fault Tolerant Systems into SRAM-based FPGA´s. In: IEEE/ACM DAC, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. p. 650-655.

283.
REIS, R. A. L.. Power and Timming Driven Physical Design Atomation. In: 13th Internacional Workshop on Power and Timming Modeling,optimization and Simulation, 2003, Torino. LNCS, 2003.

284.
INDRUSIAK, Leandro ; GLESNER, Manfred ; REIS, R. A. L. . Supporting Consistence Control Between Functional and Structural Views in Interface-based Design Models. In: Forum on Specification and Designs Languages (FDL), 2003, Frankfurt. Proceedings, 2003.

285.
JOHANN, Marcelo ; HENSTSCHKE, Renato ; REIS, R. A. L. . A Study on the Performance of Fast Initial Placement Algorothms. In: IFIP VLSI-SoC 2003, 2003, Darmstadt. Proceedings, 2003. p. 204-209.

286.
LAZZARI, Cristiano ; GUNTZEL, Jose Luis ; REIS, R. A. L. . A New Macro-Cell Generation Strategy for Three Metal Layer CMOS Technologies. In: IFIP VLSI-SoC 2003, 2003, Darmstadt. Proceedings, 2003. p. 193-197.

287.
HENTSCHKE, Renato ; REIS, R. A. L. . Improving Simulated Anneling Placement by Applyng Random and Geedy Mixed Perturbations. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 267-272.

288.
SANTOS, C ; WILKE, Gustavo ; LAZZARI, Cristiano ; GUNTZEL, Jose Luis ; REIS, R. A. L. . A Transistor Sizing Method Applied to an Authomatic Layout Generation Tool. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 303-307.

289.
FERRÃO, Daniel ; REIS, Gustavo ; REIS, R. A. L. ; GUNTZEL, Jose Luis . Improving Critical Path Identification in Functional Timing Analysis. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society Press, 2003. v. 1. p. 297-302.

290.
LAZZARI, Cristiano ; GÜNTZEL, J. L. ; REIS, R. A. L. . Timing-driver Automatic Layout Generation of Digital CMOS Circuits. In: 18th South Symposium on Microeletrônics, 2003, Novo Hamburgo. 18th South Symposium on Microeletrônics, 2003. p. 81-84.

291.
SANTOS, C ; WILKE, Gustavo ; LAZZARI, Cristiano ; REIS, R. A. L. ; GUNTZEL, Jose Luis Almada . A Sizing Algorithm Applied to an Automatic Layout Generatior. In: 18th South Symposium on Microeletrônics, 2003, Novo Hamburgo. 18th South Symposium on Microeletrônics, 2003. p. 85-88.

292.
DOMINGUES, C. ; LAZZARI, Cristiano ; REIS, R. A. L. . A CAD tool for IC layout in SOI technologiy. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 89-92.

293.
FERRÃO, Daniel ; WILKE, Gustavo ; REIS, R. A. L. ; GUNTZEL, Jose Luis Almada . Improving Critical Path Identification in Funcional Timing Analisys. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 93-98.

294.
FIRENTIN, Diogo ; HENTSCHKE, Renato ; REIS, R. A. L. . Apple P\rrot: a circuit partitioner. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 99-102.

295.
SANTOS, G. ; JOHANN, M. O. ; REIS, R. A. L. . Steiner Arborescence Study. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 107-110.

296.
BRUSAMARELO, Lucas ; WILKE, Gustavo ; SILVA, L. ; REAL, R. ; FRAINER, G. ; REIS, R. A. L. ; GEYER, C. ; GUNTZEL, Jose Luis Almada ; YAMIN, A. ; AUGUSTIN, I. . Timing Verification Based on Floating Vector Simulation on a Heterogeneous Distributed System. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 111-114.

297.
ALMEIDA, M. ; CASACURTA, Alexandre ; REIS, R. A. L. . Visual Simulation of Integrated Circuits at Layout Level. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 115-118.

298.
HENTSCHKE, Renato ; REIS, R. A. L. . ASn Interactive Placement Improvement Technique for Congestion Release. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 129-132.

299.
PALMA, J. ; REIS, R. A. L. ; MORAES, Fernando . NOCs: State-of-Art in Local Research Centers. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 173-176.

300.
NEUBERGER, Gustavo ; LIMA, Fernanda ; CARRO, Luigi ; REIS, R. A. L. . Evaluating Fault Coverage of Concurrent Error Detection Techniques for Arithmetic Circuits in SRAM-based FPGAs. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 195-198.

301.
LIMA, Fernanda ; CARRO, Luigi ; REIS, R. A. L. . Designing Fault Tolerant System into SRAM-based FPGAs. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 198-202.

302.
FERRARI, D. ; REIS, R. A. L. ; SANTOS, L. . High Level Synthesis Techniques for Low Power: An Introductory Study. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 203-206.

303.
GUNTZEL, Jose Luis ; WILKE, Gustavo ; BYSTRONSKI, M. ; MEDINA, A. C. ; REIS, R. A. L. . A Comparison Between Testability Measures Applied to Complex Gates. In: 3º Latin- American Test Workshop - LATW, 2002, Montevideu. Proceedings LATW2002, 2002. v. 1. p. 144-149.

304.
LIMA, Fernanda ; CARRO, Luigi ; VELAZCO, R. ; REIS, R. A. L. . Injecting Multiple Upsets in a SEU Tolerant 8051 Micro Controler. In: 3º Latin- American Test Workshop - LATW, 2002, Montevideu. Proceedings LATW 2002, 2002. v. 1. p. 120-125.

305.
INDRUSIAK, L. S. ; GLESNER, Manfred ; REIS, R. A. L. . Comparative Analysis and Application of Data Repository Infraestructure for Collabarotion-enable Distributed Design Enviroments. In: DATE2002- Design, Automation and Test in Europe:Designer´s Forum, 2002, Paris. Proceedings DATE 2002. Los Alamitos: IEEE Computer Society, 2002. v. 1. p. 1130-1130.

306.
BRISOLARA, L. ; INDRUSIAK, L. S. ; REIS, R. A. L. . Modelagem Orientada de Primitivas de Projeto de Sistemas Eletronicos para Colaboração. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-6.

307.
SAWICKI, S. ; INDRUSIAK, Leandro ; REIS, R. A. L. . Projeto Cooperativo no Ambiente CAVE. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-5.

308.
GIRARDI, A. ; MENEZES, C. ; LAZZARI, Cristiano ; CORTES, F. P. ; BRITO, J. ; HENTSCHKE, Renato ; UBIRATAN, R. ; REIS, R. A. L. . Um hardware OP para Criptografia no Padrão AES-Rijandael. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-5.

309.
BARCELOS, Marcelo ; PANATO, Alex ; REIS, R. A. L. . Um IP de Criptografia Padrão Rijdael para Projeto em FPGA. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 000-6.

310.
INDRUSIAK, Leandro ; GLESNER, Manfred ; REIS, R. A. L. . Collaborative Learning by Sharing Design Experience. In: 4th European Workshop on Microelectronics Education - EWME, 2002, Vigo. Proceedings, 2002. v. 1.

311.
BARCELOS, Marcelo ; PANATO, Alex ; REIS, R. A. L. . Design case:optimized performance and area implementation of advanced encryption standard in Altera devices. In: DesignCon, 2002, Santa Clara. DesignCon. Los Alamitos: IEEE Computer Society, 2002. p. 1538-1552.

312.
JOHANN, Marcelo ; SANTOS, G. ; REIS, R. A. L. . A Legal Algorith Following Global Routing. In: Chip in the Pampa, 2002, PORTO ALEGRE. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 271-276.

313.
SAWICKI, S. ; BRISOLARA, L. ; INDRUSIAK, Leandro ; REIS, R. A. L. . Collaborative Design Using a Shared Object Spacer Infrastructures. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 163-168.

314.
PANATO, Alex ; BARCELOS, M. ; REIS, R. A. L. . An IP an Advanced Encryption Standard for Altera Devices. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamtos: IEEE Computer Society Press, 2002. v. 1. p. 197-202.

315.
WILKE, Gustavo ; GUNTZEL, Jose Luis ; BYSTRONSKI, M. ; PINTO, A. C. ; REIS, R. A. L. . Finding the Critical Delay of Combination Block by Floating Vector Simulation and Path Tracing. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 277-288.

316.
HENTSCHKE, Renato ; MARQUES, R. ; LIMA, Fernanda ; CARRO, Luigi ; SUZIM, A. ; REIS, R. A. L. . Analizyng Area and Performance Penalty of Protecting Different Digital Modules with Hamming code and Triple Modular Redudancy.. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Society Computer Press. v. 1. p. 95-100.

317.
LIMA, F. ; CARRO, Luigi ; VELAZCO, R. ; REIS, R. A. L. . Inject Multiple Upsets in A SEU Tolerant 8051 Micro-controller. In: On- Line Testing Workshop, 2002, Bendor. On-Line Testing Workshop. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 194-194.

318.
PANATO, Alex ; NEUBERGER, Gustavo ; LAZZARI, Cristiano ; LIMA, Fernanda ; REIS, R. A. L. . Testing a Rijndael VHDL Description to Single Event Upsets. In: 17th South Symposium on Microelectronics, 2002, Gramado. XVII SIM - South Symposium on Microelectronics, 2002. v. 13. p. 25-28.

319.
HENSTSCHKE, Renato ; REIS, R. A. L. . A Didatic Simulated Annealing Placement Tool. In: 17th South Symposium on Microelectronics, 2002, Gramado. 17th South Symposium on Microelectronics. p. 31-42.

320.
GIRARDI, A. ; CORTES, F. P. ; REIS, R. A. L. . A Parameterized ROM Generator. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics, 2002. p. 39-42.

321.
WILKE, Gustavo ; GÜNTZEL, J. L. ; José Bystronski ; BYSTRONSKI, M. ; PINTO, Ana Cristina Medina ; REIS, R. A. L. . Finding the Critical Delay of Combinational Blocks by Floating Vector Simulation and Tracing. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics, 2002. p. 43-46.

322.
SAWICKI, S. ; BRISOLARA, Lisane Brisolara de ; INDRUSIAK, L. S. ; REIS, R. A. L. . Collaborative Desighn based on Shared Objects Spaces. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics. Gramado: 17th South Symposium on Microeletrônics, 2002. p. 47-50.

323.
NEUBERGER, Gustavo ; KASTENSMIDT, Fernanda Gusmão de Lima ; REIS, R. A. L. . Designing a Reed-Solomon Core Optimized for Area and Performance. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 69-72.

324.
KASTENSMIDT, Fernanda Gusmão de Lima ; CARRO, Luigi ; REIS, R. A. L. . Analyzing SEU Mitigation Techniues for SRAM-based FPGAs. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 73-76.

325.
HENTSCHKE, Renato ; LAZZARI, Cristiano ; GUNTZEL, J. ; REIS, R. A. L. . Lemon dragon Physical. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 119-122.

326.
BRISOLARA, Lisane Brisolara de ; INDRUSIAK, Leandro ; REIS, R. A. L. . Blade: A Hierarchical diagram editor target to colaboration. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 123-126.

327.
Luciano Agostini ; STEMMER, G. ; BAMPI, S. ; REIS, R. A. L. . A Dedicated 20x3 bit Multiplier Using the Recoding Principli for Echo Cancellation. In: DATE2001- Design, Automation and Test in Europe:Designer´s Forum, 2001, Munich. DATE2001- Design, Automation and Test in Europe:Designer´s Forum, 2001. v. 1. p. 73-76.

328.
GUNTZEL, Jose Luis ; PINTO, A. ; REIS, R. A. L. . A Timed calculus for ATG-based timing Analysis with Complex Gates. In: LATW2001- 2nd Latin-American Test Workshop, 2001, Cancun. LATW2001- 2nd Latin-American Test Workshop, 2001. v. 2. p. 234-239.

329.
HERNADEZ, E. ; SAWICKI, S. ; INDRUSIAK, L. S. ; REIS, R. A. L. . Homero-Um Editor VHDL Cooperativo Via Web. In: VII Workshop Iberchip, 2001, Montevidéu. Proceedings VII Workshop Iberchip, 2001. v. 1. p. 21-23.

330.
LIMA, Fernanda ; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; REIS, R. A. L. . On the Use of VHDL Simulation and Emulation to Derive Error Rate. In: RADECS - Radiation and its Effects on Components and Systems, 2001, Grenoble. Proceedings RADECS 2001, 2001. v. 1. p. 1-8.

331.
LIMA, Fernanda ; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; REIS, R. A. L. . A Fault Injection Analysis of Virtex FPGA TMR Design Methodology. In: RADECS - Radiation and its Effects on Components and Systems, 2001, Grenoble. Proceedings RADECS 2001, 2001. v. 1. p. 2-8.

332.
INDRUSIAK, L. S. ; BECKER, J. ; GLESNER, M. ; REIS, R. A. L. . Distributed Collaborative Design over Cave2 Framework. In: VLSI-soc 2001, 2001, Montpellier. Proceedings VLSI-SOC 2001, 2001. v. 1. p. 97-108.

333.
LIMA, F. G. ; LUBASZEWSKI, M. ; REIS, R. A. L. . A Self-Testing mask Programmable Matrix Using Built-In Curent Sensing. In: IEEE Latin-American Test Workshop - LATW2000, 2000, Rio deJaneiro. IEEE Latin-American Test Workshop - LATW2000, 2000. v. 1. p. 15-19.

334.
MAYER, U. ; HOLLSTEIN, T. ; BECKER, J. ; GLESNER, Manfred ; INDRUSIAK, Leandro ; REIS, R. A. L. . An Internet-Capable CAD Suite for the Multi-Level Design of Complex Microelectronic Systems. In: DATE2000 - IEEE Design Automation and Test in Europe, 2000, Paris. DATE2000 - IEEE Design Automation and Test in Europe, 2000. p. 303-303.

335.
MACHADO, J. ; MORAIS, C. T. ; MENEZES, P. B. ; REIS, R. A. L. . Structuring Web Course Pages as Automata: Revising Concepts. In: RIAO2000- Computer-Assisted Information Retrieval, 2000, Paris. RIAO2000 - Computer-Assisted Information Retrieval, 2000. p. 150-159.

336.
BECKER, J. ; MAYER, U. ; GLESNER, Manfred ; INDRUSIAK, Leandro ; REIS, R. A. L. . Providing Flexiblel Internet for FPGA-Based CAD Courses. In: EWME2000 - European Workshop on Microelectronics Education, 2000, Aix-en-Provence. Proceedings of the European Workshop on Microelectronics Education, 2000. v. 3.

337.
LIMA, F. G. ; BARCELOS, Marcelo ; ROCHOL, J. ; BAMPI, S. ; REIS, R. A. L. . A Frame Stream Controller IP. In: IEEE International Symposium on Circuits and Systems - ISCAS2000, 2000, Genebra. Proceedings of the IEEE International Symposium on Circuits and Systems, 2000. p. v741-v724.

338.
MARTINS, J. B. ; MONTEIRO, J. C. ; REIS, R. A. L. . Accurate Modeling of capacitance and Power in Logic Level. In: ACM International Workshop on Logic Synthesis, 2000, Dana Point. Proceedings of the International Workshop on Logic Synthesis, 2000. p. 199-206.

339.
MARTINS, J. B. ; MONTEIRO, J. C. ; REIS, R. A. L. . Capacitance and Power Modeling at Logic-Level. In: IFIP ICDA - International Conference on Chip Design, 2000, Beijing. Proceedings of the International Conference on Chip Design. Laxenburg: IFIP, 2000. v. 1. p. 203-210.

340.
MORAIS, C. T. ; MACHADO, J. ; MENEZES, P. B. ; REIS, R. A. L. . A Web Teaching System Based on Formal Methods. In: IFIP International conference on Educational Uses of Communication and Information Technologies, 2000, Beijing. Proceedings of ICEUT2000. Laxenburg: IFIP, 2000. v. 1. p. 221-224.

341.
LIMA, F. ; COSTA, E. ; CARRO, Luigi ; LUBASZEWSKI, M. ; REIS, R. A. L. ; REZGUI, S. ; VELAZCO, R. . Designing and Testing a Radiation hardened 8051-like Micro-Controller. In: 3rd Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000, Maryland. 3rd Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000. v. 2.

342.
JOHANN, M. O. ; CADWELL, A. ; KAHNG, A. ; REIS, R. A. L. . A New Bidirectional Heuristic Shortest path search Algorithm. In: International ICSC Congress on Artificial Intelligence and Aplications, 2000, Wollongong. International ICSC Congress on Artificial Intelligence and Aplications, 2000. v. 1. p. 1-6.

343.
JOHANN, Marcelo ; CADWELL, A. ; KAHNG, A. ; REIS, R. A. L. . Admissibility Proofs for the LCS* Algorithm. In: 15th Brazilian Artificial Intelligence Symposium, 2000, Campos do Jordao. Lecture Notes in Artificial Intelligence, 2000. p. 236-244.

344.
FRAGOSO, J. L. ; MORAES, Fernando ; REIS, R. A. L. . WTROPIC: a Macro-cell Generator on World Wide Web. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 133-138.

345.
FERREIRA, F. ; MORAES, Fernando ; REIS, R. A. L. . LASCA - Interconnect Parasitic Extraction Tool for Deep-Submicron IC Design. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 327-332.

346.
INDRUSIAK, Leandro ; REIS, R. A. L. . From a Hyperdocument-Centric to an Object-Oriented Approach for the Cave Project. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Manaus: IEEE Computer Society, 2000. p. 125-130.

347.
FERREIRA, F. ; MORAES, F. G. ; REIS, R. A. L. . Fast Interconnect Parasitic Extraction in Deep Submicron Using Bin-Based Algorithm. In: 43th IEEE Midwest Symposium on Circuits and Systems, 2000, Michigan. 43th IEEE Midwest Symposium on Circuits and Systems, 2000. p. 1148-1151.

348.
JOHANN, Marcelo ; CARRO, Luigi ; REIS, R. A. L. . Automatic Master-Slice Generation with Garota. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip, 2000. v. 6. p. 355-360.

349.
MARTINS, J. B. ; MONTEIRO, J. C. ; REIS, R. A. L. . Estimação de capacitãncias e Pot~encia de cicruitos CMOS a Nível Lógico. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip. Barcelona: IBERCHIP, 2000. v. 6. p. 70-79.

350.
PRADO, A. ; STEMMER, G. ; Luciano Agostini ; CAMPOS, T. ; PACHECO, R. ; REIS, R. A. L. ; BAMPI, S. . Projeto de um Circuito Integrador Cancelador de Eco - SISECO. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip. Barcelona: IBERCHIP, 2000. v. 6. p. 307-316.

351.
MARTINS, J. B. ; FERREIRA, F. ; MORAES, F. G. ; REIS, R. A. L. . Power Estimation at Logic-level Considering Interconnection Capacitances. In: SBMicro2000- 15th International Conference on Microelectronics and Packaging, 2000, Manaus. SBMicro2000- 15th International Conference on Microelectronics and Packaging. São Paulo: SBMicro, 2000. v. 15. p. 226-230.

352.
LIMA, F. G. ; COTA, É. F. ; CARRO, Luigi ; LUBASZEWSKI, M. ; REIS, R. A. L. ; VELAZCO, R. ; REZGUI, S. . Designing a Radiation Hardened 8051-like Micro-controller. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 255-260.

353.
STEMMER, G. ; Luciano Agostini ; PRADO, A. ; PACHECO, R. ; CAMPOS, T. ; BAMPI, S. ; REIS, R. A. L. . SisECO: Design of an Echo-Canceling IC for Base Band Modens. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 216-221.

354.
GUNTZEL, J. ; PINTO, A. ; DAVILA, E. ; REIS, R. A. L. . ATG-Based Timing Analysis of Circuits Containing Complex Gates. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Manaus: IEEE Computer Society Press, 2000. v. 13. p. 21-26.

355.
JOHANN, Marcelo ; REIS, R. A. L. . Net by Net Routing with a New Path Search Algorithm. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 144-149.

356.
JOHANN, Marcelo ; REIS, R. A. L. . Net by Net Routing with a New Path Search Algorithm. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 144-149.

357.
MENDEZ, R. ; REIS, R. A. L. . Aplicação de Técnicas de Realidade Virtual em Estudos do Patrimônio Arquitetônico na Praça Central de Pelotas. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 13-23.

358.
INDRUSIAK, Leandro ; REIS, R. A. L. . 3D Integrated Circuit Layout Visualization using VRML. In: CS WEBSIM99 - International conference on Web-Based Modeling and Simulation, 1999, San Francisco. SCS WEBSIM99. San Fransico: SCS Simulation Series, 1999. v. 31. p. 177-181.

359.
LIMA, F. G. ; GUNTZEL, Jose Luis ; JOHANN, M. O. ; REIS, R. A. L. . Designing Masked Programmable ULGs for MPGAs. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 91-99.

360.
GUNTZEL, J. ; PINTO, A. ; FRAGOSO, J. L. ; PIZZOL, G. D. ; REIS, R. A. L. . Path Enumeration Algorithms for Timing Analysis of Digital circuits. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 334-341.

361.
FRAGOSO, J. L. ; REIS, R. A. L. . Um Divisor Polinomial Parametrizavel em VHDL. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 308-314.

362.
REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . TABA: A Tool for Library Free Technology Mapping. In: Quinto Workshop IBERCHIP, 1999, Lima. Lima. Lima: IBERCHIP, 1999. p. 238-246.

363.
COSTA, E. ; FERREIRA, F. ; LIMA, F. G. ; FRAGOSO, J. L. ; BUSS, M. ; BARCELOS, M. ; SANTOS, R. ; SERRA, T. ; ROCHOL, J. ; BAMPI, S. ; REIS, R. A. L. . LAWAI : Uma Alternativa para a Interligação de LAN's a Grande Distância. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHP, 1999. p. 325-333.

364.
INDRUSIAK, Leandro ; REIS, R. A. L. ; BECKER, J. ; GLESNER, M. . DInCAD: distributed Internet-based CAD Methods for Future Complex Microelectronic Systems. In: V Workshop of the German-Brazilian Bilateral PRogramme for Scientific and Technological Cooperation through BMBF, 1999, Koenigswinter. V Workshop of the German-Brazilian Bilateral PRogramme for Scientific and Technological Cooperation through BMBF. Koenigswinter: BMBF, 1999. p. 188-199.

365.
REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . Covering Strategies for Library Free Technology Mapping. In: International Workshop on Logic Synthesis, 1999, USA. IWLS. USA: IWLS, 1999. p. 50-59.

366.
REIS, R. A. L.; INDRUSIAK, Leandro . Microelectronics Education Using WWW. In: IEEE Microelectronics System Education, 1999, Arlington. IEEE Microelectronics System Education. Arlington: IEEE Computer Society, 1999. p. 43-44.

367.
INDRUSIAK, Leandro ; REIS, R. A. L. . VRML and Microelectronics Education. In: IEEE Microeletronics System Education, 1999, Arlington. IEEE Microeletronics System Education. Arlington: IEEE, 1999. p. 84-85.

368.
INDRUSIAK, Leandro ; REIS, R. A. L. . Project Management and Design Methodology Support for the CAVE Project: A Hyperdocument-Centric Approach. In: 12th Symposium on Integrated Circuits and Systems Design, 1999, Natal. 12th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 1999. v. 12. p. 188-191.

369.
FRAGOSO, J. L. ; ROCHOL, J. ; REIS, R. A. L. ; COSTA, E. . Specification and Design of an Ethernet Interface Soft IP. In: 12th Symposium on Integrated Circuits and Systems Design, 1999, Natal. 12th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 1999. v. 12. p. 216-219.

370.
MACARTHY, M. ; REIS, R. A. L. . A STUDY about Cache Memories. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 19-22.

371.
MACARTHY, M. ; REIS, R. A. L. . A Cache Memory for the Superflux Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 23-26.

372.
GRALEWSKI, D. ; INDRUSIAK, Leandro ; REIS, R. A. L. . Building Server Side Applications with Java. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 29-32.

373.
BRONDANI, C. ; BRASCO, F. ; REIS, R. A. L. . Graphics Schemes Development to Jale. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 33-36.

374.
INDRUSIAK, Leandro ; REIS, R. A. L. . A Case Study for the CAVE Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 22-23.

375.
REIS, A. I. ; ROBERT, Michel ; REIS, R. A. L. . Technology Mapping Targeting Virtual Libraries. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 55-58.

376.
GUNTZEL, J. ; PINTO, A. ; REIS, R. A. L. . Considering Different Fall and Rise Gate Delays in Path Enumeration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 59-65.

377.
PINTO, A. ; GUNTZEL, Jose Luis ; REIS, R. A. L. . Performance Evaluation of the sgd and spgd Path Enumeration Methods. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 67-70.

378.
FERREIRA, F. ; GUNTZEL, Jose Luis ; CARRO, Luigi ; REIS, R. A. L. . Path-Based Power Estimation of CMOS Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 73-76.

379.
KINDEL, M. ; REIS, R. A. L. . Tramo3 Synthesis System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 79-82.

380.
REIS, R. A. L.; MARTINS, J. . Techniques for Power Estimation in VLSI Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. sim'98. Porto Alegre: UFRGS, 1998. p. 85-88.

381.
JOHANN, M. O. ; REIS, R. A. L. . GAROTA version Beta 2.3. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 95-98.

382.
LIMA, F. G. ; GUNTZEL, Jose Luis ; CARRO, Luigi ; JOHANN, Marcelo ; REIS, R. A. L. . On The Applicability of Universal Logic Gates to Design Masked Programmable Gate Array. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento. SIM'98. Porto Alegre: UFRGS, 1998. p. 139-142.

383.
LIMA, F. G. ; CARRO, Luigi ; GUNTZEL, Jose Luis ; REIS, R. A. L. . Area Gain Using Universal Logic Gates. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998. SIM98. Porto Alegre: UFRGS, 1998. p. 139-142.

384.
FRAGOSO, J. L. ; REIS, R. A. L. . Path Sensitization in Circuits Containing SCCGs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM98. Porto Alegre: UFRGS, 1998. p. 196-199.

385.
GUNTZEL, Jose Luis ; PINTO, A. ; MORAES, F. G. ; REIS, R. A. L. . An Improved Path Enumeration Method considering Different Fall and Rise Gate Delays. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, BÚZIOS. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 208-211.

386.
REIS, R. A. L.. A Case Study for a WWW Based CAD Framework. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 116-119.

387.
LIMA, F. G. ; CARRO, Luigi ; GUNTZEL, Jose Luis ; JOHANN, M. O. ; REIS, R. A. L. . Improving Logic Density of QCL Masterslices by Using Universal Logic Gates. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 204-207.

388.
REIS, A. I. ; ROBERT, M. ; REIS, R. A. L. . Topological Parameters for Library Free Technology Mapping. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. Búzios: IEEE Computer Society, 1998. p. 213-216.

389.
REIS, R. A. L.; INDRUSIAK, Leandro . Microelectronics Education Using WWW and CAD Tools. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. Búzios: IEEE Coputer Society, 1998. p. 31-36.

390.
GUNTZEL, Jose Luis ; PINTO, A. ; REIS, R. A. L. . Improving Path Enumeration Accuracy by Considering Fall and Rise Gate Delays. In: Quarto Workshop IBERCHIP, 1998, Mar del Plata. IBERCHIP. Mar del Plata: IBERCHIP, 1998. p. 91-100.

391.
LIMA, F. G. ; GUNTZEL, Jose Luis ; JOHANN, M. O. ; CARRO, Luigi ; REIS, R. A. L. . On The Applicability of Universal Logic Gates for Designing Masked PRogrammable Gate Array. In: Quarto Workshop IBERCHIP, 1998, Mar del Plata. IBERCHIP. Mar del Plata: IBERCHIP, 1998. p. 110-119.

392.
FERREIRA, F. ; JOHANN, M. O. ; REIS, R. A. L. . Layout Design of New Masterslices for the Agata Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 155-156.

393.
FRAGOSO, J. L. ; GUNTZEL, Jose Luis ; REIS, R. A. L. . An X-Window/Motif Interface for the Marcela System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 65-70.

394.
GUNTZEL, Jose Luis ; REIS, R. A. L. . A Path Search Algorithm Based On Implicit Path Enumeration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 55-60.

395.
INDRUSIAK, Leandro ; REIS, R. A. L. . 3D Circuit Layout Visualization Using Vrml. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 77-80.

396.
INDRUSIAK, Leandro ; REIS, R. A. L. . Microelectronics Learning Using WWW. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 73-76.

397.
JOHANN, M. O. ; REIS, R. A. L. . Legal: A New Algorthm For Area Routing. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 161-164.

398.
LIMA, F. G. ; MORAES, F. G. ; REIS, R. A. L. . Parasitic Capacitance Evaluation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 17-20.

399.
MARTINS, J. B. ; REIS, R. A. L. . Circuit Activity Switching Estimation Driven for Low Power. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 61-64.

400.
PIBERNAT, A. C. ; LIMA, F. G. ; REIS, R. A. L. . An efficient layout style for three-metal macro-cells and two-metal macro-cells comparison. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 49-54.

401.
REIS, André ; REIS, R. A. L. ; AUVERGNE, Daniel ; ROBERT, Michel . The Library Free Technology Mapping Problem. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 147-154.

402.
SEVERO, A. C. ; KINDEL, M. ; REIS, R. A. L. . A New Layout Structure. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto alegre: UFRGS, 1997. p. 171-172.

403.
SILVA, L. G. ; LIMA, F. G. ; CARRO, Luigi ; REIS, R. A. L. . Synthesis of the FPGA version of 8051. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 115-120.

404.
CAYE, A. P. ; JOHANN, M. O. ; REIS, R. A. L. . Desenvolvimento de uma Interface Para Criação de Estrutura de Dados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 46.

405.
SEVERO, A. C. ; KINDEL, M. ; REIS, R. A. L. . Proposta de Layout para Vários Níveis de Roteamento. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 127.

406.
PIBERNAT, A. C. ; LIMA, F. G. ; MORAES, F. G. ; REIS, R. A. L. . Comparação de Síntese de Layout com duas e Três Camadas de Metal. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 127.

407.
FRAGOSO, J. L. ; REIS, R. A. L. . Uma Interface Xwindow/Motif para o Sistema Marcela. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 128.

408.
GRALEWSKI, D. ; BRASCO, F. ; INDRUSIAK, Leandro ; REIS, R. A. L. . Ambiente de Concepção de Circuitos Integrados Baseado em WWW. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 129.

409.
LIMA, F. G. ; MORAES, F. G. ; REIS, R. A. L. . Avaliador de Capacitâncias Parasitas em Circuitos Integrados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 149.

410.
INDRUSIAK, Leandro ; REIS, R. A. L. . Ambiente de Apoio ao Projeto de Circuitos Integrados Utilizando World Wide Web. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 163-166.

411.
MACARTHY, M. ; REIS, R. A. L. . Síntese Automatica de Blocos Funcionais a Partir de uma Descrição Comportamental. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 167-170.

412.
INDRUSIAK, Leandro ; REIS, R. A. L. . A WWW Aproach for EDA Tool Integration. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1997, Gramado. SBCCI. Porto Alegre: SBCCI, 1997. p. 11-20.

413.
JOHANN, M. O. ; CARRO, Luigi ; REIS, R. A. L. . Functional Design of GAROTA: Gate Array Router for the Ágata System. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÕ DE CIRCUITOS INTEGRADOS, 1997, Gramado. SBCCI. Porto Alegre: SBCCI, 1997. p. 21-30.

414.
INDRUSIAK, Leandro ; REIS, R. A. L. . Visualização 3D do Layout de Circuitos Integrados Utilizando VRM. In: Workshop de Realidade Virtual, 1997, São Carlos. SBC. São Carlos: SBC, 1997. p. 177-186.

415.
REIS, A. I. ; REIS, R. A. L. ; ROBERT, M. ; AUVERGNE, D. . Assignement Technologique sur Portes Complexes. In: Colloque CAO de Circuits Intégrés et Systèmes, 1997, Villard de Lans. Colloque CAO de Circuits Intégrés et Systèmes. França: Colloque CAO de Circuits Intégrés et Systèmes. p. 291-294.

416.
MAHLMANN, L. G. G. ; MORAES, F. G. ; GUNTZEL, Jose Luis ; REIS, R. A. L. . Tentos for Windows - Um Sistema para Microeletrônica. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 513-522.

417.
CARRO, Luigi ; JOHANN, M. O. ; KINDEL, M. ; GONÇALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, G. ; MORAES, F. G. ; REIS, R. A. L. ; JACOBI, R. ; SUZIM, A. . Ambiente ÁGATA de Projeto Versão Beta 2.0. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 494-503.

418.
FRAGOSO, J. L. ; GUNTZEL, Jose Luis ; REIS, R. A. L. . An X-Windows/Motif Interface for Fast Prototyping using Marcela Prediffused Masterslices. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 504-509.

419.
REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . The Library Free Technology Mapping Problem. In: IEEE/ACM Intertational Workshop on Logic Synthesis 97, IEEE, 1997, Lake Tahoe. IEEE/ACM Intertational Workshop on Logic Synthesis 97, IEEE. Lake Tahoe: IEEE, 1997. p. 315-318.

420.
INDRUSIAK, Leandro ; REIS, R. A. L. . Microrlectronics Learning Using WWW and VRML. In: IFIP 9.4 International Conference: Information Technology for Competitiveness, 1997, Florianópolis. IFIP 9.4 International Conference: Information Technology for Competitiveness. Florianópolis: IFIP, 1997.

421.
REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Library Free Technology Mapping. In: VLSI'97 IFIP International Conference on VLSI, 1997, Gramado. VLSI. London: Chapman-Hall, 1997. p. 65-76.

422.
MORAES, F. G. ; LIMA, F. G. ; REIS, R. A. L. . Efficient Layout Style for Three-Metal CMOS Macro-Cells. In: VLSI'97 IFIP International Conference on VLSI, 1997, Gramado. VLSI. London: Chapman-Hall, 1997. p. 415-426.

423.
INDRUSIAK, Leandro ; REIS, R. A. L. . A WWW Approach for Eda Tool Integration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 81-84.

424.
CARRO, Luigi ; JOHANN, M. O. ; MORAES, M. ; KINDEL, M. ; LIMA, A. ; MIGLIORIN, G. ; GONÇALVES, P. ; NARDI, G. ; REIS, R. A. L. ; JACOBI, R. ; SUZIM, A. . ÁGATA: Brazilian Environment for Designing ASIC?S. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 1-4.

425.
LIMA, F. G. ; MORAES, Fernando ; REIS, R. A. L. . Interface GDT-TROPIC. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegreq. SIM'96. Porto Alegre: UFRGS, 1996. p. 21-24.

426.
INDRUSIAK, Leandro ; REIS, R. A. L. . A World Wide Web Based Microelectronics Tutorial. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 37-40.

427.
ZART, M. ; MORAES, F. G. ; REIS, R. A. L. . Simbolic Layout Compaction. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 53-56.

428.
FRAGOSO, J. L. ; REIS, R. A. L. . A New Topology for MARCELA Prediffused Cells Masterslice. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 65-68.

429.
GUNTZEL, Jose Luis ; AUVERGNE, Daniel ; REIS, R. A. L. . The Path Sensitization Problem in Combinational. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 69-74.

430.
MARTINS, J. B. ; MORAES, F. G. ; REIS, R. A. L. ; KLAS, J. . Low Power Techniques and Power Estimation in Flip Flops: A Review. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 79-82.

431.
REIS, R. A. L.; JOHANN, M. O. ; MUHLEN, D. . UFDS: A Practical Way of Storing and Reading Data for Flexible Prototyping. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 91-96.

432.
JOHANN, Marcelo ; CARRO, Luigi ; REIS, R. A. L. . GAROTA: Gate Array Router of ÁGATA System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 97-100.

433.
JOHANN, M. O. ; MORAES, M. ; REIS, R. A. L. . Using GAROTA facilities to Help Master-Slice Generation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 101-102.

434.
HENTZ, F. ; MORAES, F. G. ; JOHANN, M. O. ; REIS, R. A. L. . Verifier for project Agata?s router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 103-106.

435.
JOHANN, M. O. ; HENTZ, F. ; REIS, R. A. L. . Automatic Extraction of Layout Restrictions: Version 2. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 115-118.

436.
MISIUK, E. C. ; COTA, É. F. ; MORAES, F. G. ; REIS, R. A. L. . Generic Algorithms in Standard-Cell Placement. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 133-136.

437.
KINDEL, M. ; CARRO, Luigi ; REIS, R. A. L. . EDIF 200 Parser Development. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 149-152.

438.
CARRO, Luigi ; MORAES, F. G. ; JOHANN, M. O. ; KINDEL, M. ; BENONI, P. ; MIGLIORIN, G. ; REIS, R. A. L. ; SUZIM, A. . An Environmenet to Design Digital Circuits Based on the Brazilian Gate-Array. In: Segundo Workshop IBERCHIP, 1996, São Paulo. IBERCHIP. São Paulo: IBERCHIP, 1996. p. 198-205.

439.
MORAES, F. G. ; REIS, R. A. L. ; TORRES, L. ; ROBERT, M. ; AUVERGNE, D. . Pre-Layout Performance Prediction for Automatic Macro-Cell Synthesis. In: IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 1996, Atlanta. IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. New York: IEEE, 1996. p. 814-817.

440.
REIS, André ; MORAES, Fernando ; ROBERT, Michel ; AUVERGNE, Daniel ; REIS, R. A. L. . Library Free Implementation of ICs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto alegre: UFRGS, 1995. p. 67-72.

441.
REIS, André ; ROBERT, Michel ; AUVERGNE, D. ; REIS, R. A. L. . Associating CMOS Transistors with BDD Arcs for Technology Mapping. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 73-78.

442.
MORAES, Fernando ; AUVERGNE, D. ; ROBERT, Michel ; REIS, R. A. L. . An effficient Layout Synthesis Approach for CMOS Random Logic Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 79-86.

443.
MORAES, F. G. ; TORRES, L. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Performance prediction For Automatic Layout Synthesis. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 87-94.

444.
MAHLMANN, L. G. G. ; REIS, R. A. L. . Analysis of The Current State of Tentos System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 95-98.

445.
TAVARES, R. N. ; WULFHORST, R. ; REIS, R. A. L. . Logic Decomposition from EQN Format. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 99-102.

446.
TAVARES, R. N. ; RAUPP, R. ; REIS, R. A. L. . An Implementation of the Equadif Circuit. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 103-108.

447.
JOHANN, M. O. ; MORAES, Fernando ; KINDEL, M. ; REIS, R. A. L. . A comparison between TRAMOII and TROPIC Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 109-112.

448.
JOHANN, M. O. ; MORAES, F. G. ; KINDEL, M. ; REIS, R. A. L. . A comparison between Standard Cells and TRANCA Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 113-116.

449.
PILGER, L. ; TAVARES, R. N. ; REIS, R. A. L. . Circuits of the Data Path of the ILA9200 Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 117-120.

450.
JOHANN, Marcelo ; MORAES, F. G. ; KINDEL, M. ; REIS, R. A. L. . A Comparison between Random Logic Layout Design Methodologies. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Porto Alegre: SBC, 1995. p. 1-10.

451.
MORAES, F. G. ; REIS, A. I. ; ROBERT, Michel ; AUVERGNE, D. ; REIS, R. A. L. . Towards Optimal Use of CMOS Complex Gates in Automatic Layout Synthesis. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Porto Alegre: SBC, 1995. p. 11-20.

452.
MORAES, F. G. ; REIS, R. A. L. ; TORRES, L. ; AUVERGNE, Daniel . Performance Prediction for Automatic Layout Synthesis. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Canela: SBC, 1995. p. 89-97.

453.
MAHLMANN, L. G. G. ; KINDEL, M. ; REIS, R. A. L. . TENTOS for WINDOWS: Ferramentas para Projeto Fisico de CI's. In: Primer Workshop IBERCHIP, 1995, Cartagena. IBERCHIP. Cartagena: IBERCHIP, 1995. p. 357-366.

454.
GUNTZEL, Jose Luis ; REIS, R. A. L. ; FLORES, A. ; FREITAS, D. L. . A Sea-of-Cells Approach for ASIC Design. In: Primer Workshop IBERCHIP, 1995, Cartagena. IBERCHIP. Cartagena: IBERCHIP, 1995. p. 281-290.

455.
GUNTZEL, Jose Luis ; REIS, R. A. L. . ASIC Design Using a Sea-of-Cells Approach. In: EDAC 95 - European Design and Test Conference, User Forum, IEEE Computer Society, 1995, Paris. EDAC. Paris: IEEE, 1995. p. 255.

456.
JOHANN, M. O. ; KINDEL, M. ; REIS, R. A. L. . Layout Synthesis Using Transparent Cells and FOTC Routing. In: 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society, 1995, Rio de Janeiro. 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society. Rio de Janeiro: IEEE, 1995. p. 787-790.

457.
GUNTZEL, Jose Luis ; REIS, R. A. L. ; FLORES, A. ; JOHANN, M. O. . A Novel Approach for ASIC Layout Generation. In: 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society, 1995, Rio de Janeiro. 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society. Rio de Janeiro: IEEE, 1995. p. 791-794.

458.
JOHANN, M. O. ; REIS, R. A. L. . A Full Over-the-Cell Routing Model. In: IFIP VLSI 95, IFIP/IEEE/ACM, 1995, Tokyo. IFIP VLSI 95, IFIP/IEEE/ACM. Tokyo: IFIP/IEEE/ACM, 1995. p. 845-850.

459.
REIS, A. I. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . From TBDDs Functional Representations to CMOS Complex Gates. In: X System and Integrated Circuits Design Congress, 1995, Zaragoza. SICD. Espanha: SICD, 1995. p. 159-164.

460.
MORAES, F. G. ; ROBERT, M. ; AUVERGNE, D. ; REIS, R. A. L. . Library Free Implementation of CMOS digital ASICs. In: X System and Integrated Circuits Design Congress, 1995, Zaragoza. SICD. Espanha: SICD, 1995. p. 191-196.

461.
JOHANN, M. O. ; REIS, R. A. L. . State-of-the-art In Over-the-Cell Routing and TRANCA Directions. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 21-24.

462.
SCHERMER, P. A. ; REIS, R. A. L. . TRAPP. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 25-28.

463.
JOHANN, M. O. ; REIS, R. A. L. . Performance Improvements and Results of the MARTE Routing System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 29-32.

464.
GUNTZEL, J. ; KINDEL, M. ; BRANCO, D. M. ; REIS, R. A. L. . Cell Libraries Desing For TRAMO II Sythesis. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 28-29.

465.
JOHANN, M. O. ; JECK JR, W. ; REIS, André ; REIS, R. A. L. . A Layout Restriction Matrix Extractor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 37-40.

466.
KINDEL, M. ; REIS, André ; REIS, R. A. L. . Automatic Cell Generation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 41-44.

467.
GUNTZEL, J. ; FLORES, A. P. ; REIS, R. A. L. . The Interface of the MARCELA Module Generator. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 45-48.

468.
FREITAS, D. L. ; GUNTZEL, J. ; REIS, R. A. L. . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 49-52.

469.
REIS, R. A. L.; GUNTZEL, J. ; BELFORT, H. B. . The Logic Decomposicion Problem in the Sea-of-Cells Appoach. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 53-56.

470.
MAHLMANN, L. G. G. ; FRAGOSO, J. L. ; REIS, R. A. L. . TENTOS FOR WINDOWS: A Microeletronics CAD Tool Box. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 57-60.

471.
TAVARES, R. N. ; REIS, R. A. L. . Dynamic Carry Lookahead Adder Design. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto alegre: UFRGS, 1994. p. 123-126.

472.
MORAES, F. G. ; ROBERT, M. ; AUVERGNE, Daniel ; REIS, R. A. L. . An Efficient Layout Synthesis Approach for CMOS Random Logic Circuits. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1994, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1994. p. 48-57.

473.
GUNTZEL, J. ; FREITAS, D. ; BELFORT, H. ; FLORES, A. ; REIS, R. A. L. . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1994, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1994. p. 709-718.

474.
GUNTZEL, Jose Luis ; FLORES, A. ; REIS, R. A. L. . The Marcela Sea-of-Cells Generator. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Porto Alegre. SBMICRO. Porto Alegre: SBMICRO, 1994. p. 357-366.

475.
JOHANN, M. O. ; KINDEL, M. ; REIS, R. A. L. . Current Research in the TRANCA Project. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 367-376.

476.
JOHANN, Marcelo ; REIS, R. A. L. . Techniques and Results of the MARTE Routing System. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 171-180.

477.
SCHERMER, P. ; FREDERICO, G. ; REIS, R. A. L. . A Placement Tool for Full Over-the-Cell Routing Layouts. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 161-170.

478.
REIS, R. A. L.. ASIC Synthesis from High Level Specification. In: ISIE 94 - IEEE International Symposium on Industrial Electronics, 1994, Santiago. ISIE. Santiago: IEEE, 1994.

479.
CRUSIUS, C. ; REIS, R. A. L. . The GRANEL 2.0 Pad Router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 13-16.

480.
CRUSIUS, C. A. R. ; REIS, R. A. L. . The POSTCIF Circuit Printer. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 17-20.

481.
JOHANN, M. O. ; REIS, R. A. L. . MARTE: Maze RouTer Environment. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 37-40.

482.
GUNTZEL, J. ; FREITAS, D. L. ; REIS, R. A. L. . MARLA: The Marcela Layout Assigner. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 41-46.

483.
FLORES, A. P. ; GUNTZEL, J. ; REIS, R. A. L. . Performance Analysus Of The Marcela Design Tools. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 47-52.

484.
REIS, R. A. L.; TAVARES, R. . Full Custom Alu Of The Ila 9200 Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 57-60.

485.
UEBEL, L. ; BAMPI, S. ; REIS, R. A. L. . An Algorithm for Automatic Transistor Sizing. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 154-165.

486.
TAVARES, R. ; PILGER, L. ; REIS, R. A. L. . Full Custom ALU of the ILA9200 Microprocessor. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 1-6.

487.
GUNTZEL, Jose Luis ; FREITAS, D. ; FLORES, A. ; REIS, R. A. L. . Analysis of a Sea-of-Cells Assignment Tool. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 13-15.

488.
JOHANN, M. O. ; REIS, R. A. L. . MARTE: Maze Router Environment. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 37-39.

489.
REIS, A. I. ; REIS, R. A. L. . Algumas Considerações Sobre Altura de Bandas em uma Abordagem do Tipo Channeless Routing. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 35-48.

490.
CRUSIUS, C. ; REIS, R. A. L. . Um Algoritmo para Roteadores de PADs. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Porto Alegre: SBMICRO, 1992. p. 35-48.

491.
FREITAS, D. L. ; REIS, R. A. L. . COTONET - Um Comparador de Netlists Formato Spice. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 81-93.

492.
APREA, J. ; GUNTZEL, Jose Luis ; REIS, R. A. L. . GAMA, Uma Interface de Aquisicao para Cintilografias. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 148-163.

493.
GUNTZEL, Jose Luis ; HACKBART, A. S. ; KRUGER, F. P. ; REIS, R. A. L. . Comparação entre as Abordagens Marcela e Sea-of-Gates: Um Estudo de Caso. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 164-178.

494.
REIS, R. A. L.. O Curso de Pós-Graduação em Ciéncia da Computação da UFRGS. In: CONGRESSO IBERO-AMERICANO DE EDUCAÇÃO SUPERIOR EM COMPUTACÃO, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 140-153.

495.
REIS, R. A. L.. ILA9200: Um Esforço de Integração Ibero-americano. In: CONGRESSO IBERO-AMERICANO DE EDUCAÇÃO SUPERIOR EM COMPUTACÃO, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 154-165.

496.
BAMPI, S. ; REIS, R. A. L. . Education and Research Profile of the Microelectronics Group at CPGCC-UFRGS. In: COLLOQUE FRANCO-BRESILIEN EN CONCEPTION ASIC, 1992, Paris. COLLOQUE FRANCO-BRESILIEN EN CONCEPTION ASIC. Paris: Universidade de Paris, 1992. p. 8-11.

497.
CRUSIUS, C. A. R. ; REIS, R. A. L. . A Pad Router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 43-45.

498.
SOTILLE, M. A. ; REIS, R. A. L. . Extra: Tranca Graphic Exhibition Module. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 46-49.

499.
SOUZA, C. E. ; REIS, R. A. L. . The Interface of the TRANCA System in SUN Workstation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 50-53.

500.
JOHANN, M. O. ; REIS, R. A. L. . CORCEL: Automatic Corretion of the Cell Design Rules. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 54-57.

501.
SCHERMER, P. A. ; REIS, R. A. L. . Cancheiro, a tool printing layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 58-59.

502.
DRI, A. ; REIS, R. A. L. . Rethinking Our Programs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 60-66.

503.
DRI, A. ; REIS, R. A. L. . Algumas Idéias Sobre Programação Orientada a Objetos. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 67-71.

504.
FREITAS, D. L. ; REIS, R. A. L. . COTONET: A Spice Netlist Comparison Tool. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 72-75.

505.
FACHIN, D. ; GUNTZEL, J. ; RIBAS, R. ; REIS, R. A. L. . TCHÊ: A Test Chip For The Marcela Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 76-79.

506.
APREA, J. ; GUNTZEL, J. ; FICHMAN, L. ; KINDEL, M. ; REIS, R. A. L. . The Gama Integrated Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 80-83.

507.
REIS, R. A. L.. SELA: Sistema de Edição de Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 137-140.

508.
GUNTZEL, Jose Luis ; RIBAS, R. ; REIS, R. A. L. . MARCELA: uma nova abordagem para pré-difundidos. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1991, Belo Horizonte. SBMICRO. Belo Horizonte: SBC, 1991. p. 534-543.

509.
LUBASZEWSKI, M. ; REIS, R. A. L. . Geração Automática de Lógica Aleatória Utilizando a Metodologia Tranca. In: CONGRESSO NACIONAL DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 1991, Santos. SBMICRO. Santos: SBMICRO, 1991. p. 310-316.

510.
GUNTZEL, Jose Luis ; RIBAS, R. ; FACHIN, D. ; REIS, R. A. L. . TCHE: O Circuito Teste do Projeto Marcela. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 21-30.

511.
MORAES, F. G. ; REIS, R. A. L. . TENTOS: Gerenciador de Software para Microeletrônica. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 68-79.

512.
REIS, A. I. ; REIS, R. A. L. . Proposta para um Gerador de Leiaute Baseado em Células para Circuitos CMOS Digitais com Dois Níveis de Metal. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 90-99.

513.
MORAES, Fernando ; REIS, R. A. L. . TRAGO - Resultados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 24-28.

514.
STEMMER, M. A. ; REIS, R. A. L. . EXTRIBO: Uma Versão Corrigida e Melhorada do Extrator Hierárquico de Circuitos. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramadaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 34-36.

515.
GUNTZEL, J. ; RIBAS, R. ; REIS, R. A. L. . PROJETO MARCELA: Uma Opção de Implementação para o Sistema TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 62-69.

516.
HUBSCHER, P. I. ; REIS, R. A. L. . Síntese Automática de um Circuito Utilizando o Gerador de Módulos TRAMO. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS, 1990. p. 82-85.

517.
REIS, R. A. L.; LUBASZEWSKI, M. . RETRANCA: o Subsistema de Roteamento do Gerador de Módulos TRANCA. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 1990, Vitória. SBC. Vitória: SBC, 1990. p. 225-234.

518.
STEMMER, M. A. ; REIS, R. A. L. . A Hierarchical Circuit Extractor. In: CONGRESS OF THE BRAZILIAN SOCIETY OF MICROELECTRONICS, 1990, Campinas. SPIE. Campinas: SPIE, 1990. p. 225-234.

519.
MORAES, F. G. ; REIS, R. A. L. . Ferramenta para Síntese Automática de Módulos em Lógica Aleatória. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, São Paulo. SBMICRO. São Paulo: SBMICRO, 1990. p. 12-21.

520.
LUBASZEWSKI, M. ; REIS, R. A. L. . Avaliação de uma Metodologia de Projeto em Standard-Cells e de seu Gerador de Módulos em Lógica Aleatória. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, Campinas. SBMICRO. Campinas: SBMICRO, 1990. p. 22-31.

521.
REIS, A. I. ; MORAES, F. G. ; REIS, R. A. L. . Teste, depuração e resultados de um circuito codificador para MODENS. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, Campinas. SBMICRO. Campinas: SBMICRO, 1990. p. 374.

522.
MORAES, F. G. ; REIS, R. A. L. . EXTRALO - Extrator Lógico. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1990, Ouro Preto. SBC. Ouro Preto: SBC, 1990. p. 167-176.

523.
MORAES, F. G. ; REIS, R. A. L. . Avaliação da Ferramenta TRAGO. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1990, Ouro Preto. SBC. Ouro Preto: SBC, 1990. p. 197-205.

524.
REIS, André ; GIFFONI, E. ; MORAES, F. ; REIS, R. A. L. . Biblioteca II do Projeto TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 45-48.

525.
ZORZO, A. ; REIS, R. A. L. . Envio de circuitos Via Rede. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 28-30.

526.
REIS, André ; MORAES, Fernando ; REIS, R. A. L. . MODEM - desenvolvimento de um ASIC para modems de banda base. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 41-44.

527.
LUBASZEWSKI, M. ; ZORZO, A. ; REIS, R. A. L. . TRAMO - gerador de módulos TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 85-88.

528.
MORAES, Fernando ; REIS, R. A. L. . EXTRALO - um extrator lógico. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 99-102.

529.
MORAES, Fernando ; REIS, R. A. L. . GUARA - gerador automático de memórias RAM. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramadaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 107-110.

530.
REIS, R. A. L.. Planejamento topológico de circuitos VLSI. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramadaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 129-133.

531.
GOMES, R. F. ; REIS, R. A. L. . Ferramenta TOPO. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 134-135.

532.
MORAES, Fernando ; REIS, R. A. L. . TRAGO - TRANCA Gate-matrix Generator. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS, 1989. p. 103-106.

533.
STEMMER, M. A. ; REIS, R. A. L. . Um Algoritmo para Calcular Resistências em Circuitos Integrados. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO, 1989. p. 575-586.

534.
REIS, A. I. ; MORAES, F. G. ; REIS, R. A. L. . MODEM - Desenvolvimento de um ASIC para Modems de Banda Base. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO, 1989. p. 617-626.

535.
REIS, R. A. L.; GOMES, R. F. . Planejamento Topológico de Circuitos VLSI. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 827-836.

536.
GALLO, E. ; HESSLER, A. ; CARRO, Luigi ; REIS, R. A. L. . GALOPA II: Gerador Automático de Layouts de PLA. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 154-163.

537.
GOMES, R. F. ; REIS, R. A. L. . Geração Simbólica de Células Baseada no Uso de um DRC. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 164-174.

538.
MORAES, Fernando ; REIS, R. A. L. . Síntese Automática de Memórias RAM Utilizando Layout Simbólico. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 143-153.

539.
STEMMER, M. A. ; REIS, R. A. L. . EXTRIBO: um Extrator de Circuitos. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 1-9.

540.
LUBASZEWSKI, M. ; REIS, R. A. L. ; BAGGIO, A. . POTRANCA: o subsistema de posicionamento do gerador de módulos TRANCA. In: CONGRESSO da SOCIEDADE BRASILEIRA de COMPUTAÇÃO, 1989, Uberlândia. SBC/Universidade Federal de Uberlânida. Uberlândia: SBC, 1989. p. 237-251.

541.
GOMES, R. F. ; REIS, R. A. L. . CSAR: Uma Contribuição para Síntese Automática de Circuitos Integrados. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 263-264.

542.
LUBASZEWSKI, M. ; REIS, R. A. L. ; BAGGIO, A. . A Random logic generator using the TRANCA methodology. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 67-78.

543.
MORAES, F. G. ; REIS, R. A. L. . Síntese automática de células utilizando estratégia gate- matrix. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 227-238.

544.
FERREIRA, A. ; FRIGERI, A. H. ; SUZIM, A. ; PEREIRA, Carlos Eduardo ; MADRUGA, E. ; MARCHIORO, G. F. ; MORSCHEL, I. ; CARRO, Luigi ; REIS, R. A. L. . Integração de Ferramentas no Contexto de uma Estação de Trabalho. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 83-94.

545.
LUBASZEWSKI, M. ; REIS, R. A. L. . Uma ferramenta para projeto de circuitos Standard Cell. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1988, Gramado. SBC. Gramado: SBC, 1988. p. 173-182.

546.
LUBASZEWSKI, M. ; REIS, R. A. L. . A Biblioteca de standard cells do projeto TRANCA. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1988, São Paulo. SBMICRO. São Paulo: SBMICRO, 1988. p. 331-341.

547.
REIS, R. A. L.; GOMES, R. F. ; LUBASZEWSKI, M. . O projeto Tranca: uma nova metodologia voltada para PAC de circuitos standard cell. In: CONGRESSO da SOCIEDADE BRASILEIRA de COMPUTAÇÃO, 1988, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1988. p. 262-171.

548.
REIS, R. A. L.. Grupo de Microeletrônica. In: WORKSHOP ON CAD, 1988, Rio de Janeiro. IBM RIO SCIENTIFIC CENTER. Rio de Janeiro: IBM RIO SCIENTIFIC CENTER, 1988. p. 124-181.

549.
REIS, R. A. L.; GOMES, R. F. ; LUBASZEWSKI, M. . An Efficient Design Methodology for Standard Cell Circuits. In: IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 1988, Espoo. IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. New York: IEEE, 1988. p. 1213-1216.

550.
REIS, R. A. L.. Uma arquitetura RISC multiprocessador. In: ETHOS - ENCONTRO DE TRABALHO, 1987, Petrópolis. ETHOS. Petrópolis: ETHOS, 1987. p. 195-197.

551.
REIS, R. A. L.. PCIR-MX:Uma arquitetura RISC multiprocessador. In: SIMPÓSIO BRASILEIRO DE ARQUITETURA INTEGRADO DE SOFTWARE E HARDWARE, 1987, Porto Alegre. SBC/UFRGS. Porto Alegre: SBC/UFRGS, 1987. p. 231-236.

552.
REIS, R. A. L.. Síntese automática de microprocessadores e de controladores dedicados. In: SEMINÁRIO INTEGRADO DE SOFTWARE E HARDWARE, 1987, Salvador. SBC/UFBA. Salvador: SBC/UFBA, 1987. p. 401-405.

553.
REIS, R. A. L.; JACOBI, R. P. ; SUZIM, A. . Concepção de um controlador de vídeo para videotexto-CVTx.. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1987, São Paulo. SBmicro/USP. São Paulo: SBmicro/USP, 1987. p. 151-159.

554.
REIS, R. A. L.. Síntese automática de microprocessadores e de controladores dedicados. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1987, São Paulo. SBMicro/USP. São Paulo: SBMicro/USP, 1987. p. 404.

555.
REIS, R. A. L.; BAMPI, S. ; SUZIM, A. ; PÔRTO, I. E. S. J. ; WAGNER, T. V. . A Microeletrônica na UFRGS. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1987, São Paulo. SUCESU. São Paulo: SUCESU, 1987. p. 1153-1162.

556.
REIS, R. A. L.. Estatística e VLSI. In: CONGRESSO NACIONAL DE MATEMÁ-TICA APLICADA E COMPUTACIONAL, 1987, Porto Alegre. SBMAC. Gramado: SBMAC, 1987. p. 773-777.

557.
REIS, R. A. L.. A New Standard Cell CAD Methodology. In: IEEE Custom Integrated Circuits Conference, 1987, Portland. IEEE Custom Integrated Circuits Conference. New York: IEEE, 1987. p. 385-388.

558.
JACOBI, R. ; REIS, R. A. L. . Geração automática do lay-out de circuitos integrados VLSI. In: SEMINARIO INTEGRADO DE SOFTWARE E HARDWARE, 1986, Recife. SBC/UFPE. Recife: SBC/UFPE, 1986. p. 638-644.

559.
REIS, R. A. L.; JERRAYA, A. ; JAMIER, R. . Concepção do microprocessador SYCO 6502 utilizando o compilador de silício SYCO. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1986, Campinas. SBmicro/CNPq/Telebrás. Porto Alegre: SBmicro/CNPq/Telebrás, 1986. p. 147-161.

560.
REIS, R. A. L.. A Microprocessor Design Using the Syco Compiler. In: WORKSHOP ON ARCHITECTURAL SYNTHESIS OF DIGITAL SYSTEMS, 1986, Torino. WORKSHOP ON ARCHITECTURAL SYNTHESIS OF DIGITAL SYSTEMS. Torino: IFIP, 1986.

561.
REIS, R. A. L.; JERRAYA, A. ; JAMIER, R. . Design of the Syco 6502 Using the Syco Compiler. In: ICCD 86 INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, 1986, New York. ICCD 86. New York: IEEE, 1986. p. 68-71.

562.
REIS, R. A. L.. Aquisição de Conhecimentos para a Síntese de Circuitos VLSI através de Análise. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1985, São Paulo. USP. São Paulo: USP, 1985. p. 213.

563.
REIS, R. A. L.. Estratégias para a Concepção Automática do Layout de Circuitos em Lógica Aleatória. In: SIMPÓSIO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1985, Porto Alegre. SBC/UFRGS. Porto Alegre: SBC/UFRGS, 1985. p. 223-236.

564.
SUZIM, A. ; REIS, R. A. L. . Desenvolvimento De Circuitos Integrados no Brasil: Agora ou Nunca. In: CONGRESSO NACIONAL de INFORMÁTICA, 1985, São Paulo. SUCESU. São Paulo: SUCESU, 1985. p. 983-988.

565.
HURTADO, C. J. O. ; SUZIM, A. ; REIS, R. A. L. . Teste de circuitos VLSI usando microscópio eletrónico. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1985, São Paulo. SUCESU. Porto Alegre: SUCESU, 1985. p. 977-982.

566.
REIS, R. A. L.. Inteligência Artificial e concepção de circuitos VLSI. In: SIMPÓSIO BRASILEIRO sobre INTELIGÊNCIA ARTIFICIAL, 1984, Porto Alegre. CPD/UFRGS. Porto Alegre: UFRGS, 1984. p. 9.

567.
REIS, R. A. L.; SUZIM, A. ; ZYSMAN, E. . Nova Etapa na Concepção de C.I.: Compiladores de Silício. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1984, São Paulo. Escola PoliTécnica da Universidade de São Paulo. São Paulo: Escola PoliTécnica da Universidade de São Paulo, 1984. v. v1. p. 157-167.

568.
REIS, R. A. L.. Avaliação Topológica de Circuitos VLSI. In: JORNADAS DE DISENO LÓGICO, 1983, Barcelona. JORNADAS DE DISENO LÓGICO. Barcelona: Universidad Autonoma de Barcelona, 1983.

569.
REIS, R. A. L.. TESS: a Topological Evaluator Tool for VLSI Circuits. In: INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS, 1983, Taipei. INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS, 1983.

570.
REIS, R. A. L.. Uma metodologia descendente de concepção de circuitos integrados. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1983, Porto Alegre. SBC. Porto Alegre: SBC, 1983. p. 17-38.

571.
REIS, R. A. L.. Microeletrônica,Nova Revolução na Economia Mundial: Continuaremos Dependentes?. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1983, São Paulo. SUCESU. São Paulo: SUCESU, 1983. p. 34344.

572.
REIS, R. A. L.. TESS; uma ferramenta para a avaliação topológica de circuitos VLSI. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1983, São Paulo. USP. São Paulo: USP, 1983. p. 5-27.

573.
REIS, R. A. L.. Tess; a Topological Evaluator Tool. In: INTERNATIONAL CONFERENCE ON CIRCUITS AND COMPUTERS, 1982, New York. ICCC. New York: IEEE, 1982.

574.
REIS, R. A. L.. A Topological Evaluator as The First Slep in VLSI Design. In: MICROELECTRONICS, 1982, Adelaide. MICROELECTRONICS. Austrália: Institute of Engineers, 1982. p. 22.

Resumos expandidos publicados em anais de congressos
1.
Meinhardt, Cristina ; Reis, Ricardo . A yield-driven regular layout synthesis. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. p. 221.

Resumos publicados em anais de congressos
1.
REIS, R. A. L.. Power Reduction by using Transistor Networks. In: 10th Faible Tension Faible Consommation Conference, 2011, Marrakesh. 10th Faible Tension Faible Consommation Conference, 2011. v. 1.

2.
REIS, R. A. L.. Physical Design Automation at Transistor Level. In: 3rd International Conference on Design and Technology of Integrated Systems in Nanoscale Era, 2008, Tozeur. 3rd International Conference on Design and Technology of Integrated Systems in Nanoscale Era. Piscataway: IEEE, 2008. v. 1. p. 1-1.

3.
TAVARES, R. ; REIS, R. A. L. . A Simple Approach to Partition a Set of Logic Input Variables. In: IEEE IWLS - International Workshop on Logic Synthesis, 2007, San Diego. IEEE International Workshop on Logic Synthesis, 2007.

4.
REIS, R. A. L.; TAVARES, R. ; MEINHARDT, C. . A Matrix Cell Viewer. In: 11th Workshop Iberchip, 2005, Salvador. 11th Workshop Iberchip, 2005. p. 293-296.

5.
CASACURTA, Alexandre ; ALMEIDA, M ; REIS, R. A. L. . Virtual Laboratory of Digital Systems. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003.

6.
BOSCHETTI, M. ; REIS, R. A. L. . Electrical Extraction Techniques for VLSI Circuits. In: 9th Workshop Iberchip, 2003, 2003, Havana. Proceedings, 2003.

7.
OST, L. ; INDRUSIAK, Leandro ; REIS, R. A. L. . Visualizaco e Simulao 3D de Circuitos Integrados usando VRML. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 273-274.

8.
CASACURTA, Alexandre ; REIS, R. A. L. . Laboratrio Virtual de Sistemas Digitais. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 263-264.

9.
MARTINS, J. B. ; REIS, R. A. L. . Técnicas de Baixo Consumo em circuitos CMOS. In: Jornada de Investigacion, 1997, San Bernardino. Jornada de Investigacion. Asuncion: UNESCO:AUGM, 1997. p. 53.

Apresentações de Trabalho
1.
Reis, Ricardo A. L.. Trends on Micro and Nanoelectronics. 2018. (Apresentação de Trabalho/Conferência ou palestra).

2.
Reis, Ricardo A. L.. Physical Design Automation of Transistor Networks. 2018. (Apresentação de Trabalho/Conferência ou palestra).

3.
Reis, Ricardo A. L.. Visualization Tools. 2017. (Apresentação de Trabalho/Conferência ou palestra).

4.
Reis, Ricardo A. L.. Trends on EDA. 2017. (Apresentação de Trabalho/Conferência ou palestra).

5.
Reis, Ricardo A. L.. IC Design and EDA: A bit of History. 2016. (Apresentação de Trabalho/Conferência ou palestra).

6.
Reis, R.. Physical Design Automation of Transistor Networks. 2014. (Apresentação de Trabalho/Conferência ou palestra).

Outras produções bibliográficas
1.
MAHLMANN, L. G. G. ; MORAES, F. G. ; REIS, R. A. L. . O Sistema Tentos para MS-WINDOWS v 1.0.. Porto Alegre: PPGC/UFRGS, 1996 (Monografia).

2.
MORAES, F. G. ; LIMA, F. G. ; REIS, R. A. L. . Síntese de ASICs com a Metodologia TRANCA. Porto Alegre: PPGC/UFRGS, 1995 (Monografia).

3.
CRUSIUS, C. ; REIS, R. A. L. . GRANEL para Sun versão 1.0. Manual do Usuário. Porto Alegre: PPGC/UFRGS, 1994 (Monografia).

4.
GRIMBERT, F. ; MORAES, F. G. ; REIS, R. A. L. . Usando o Magic. Porto Alegre: PPGC/UFRGS, 1992 (Monografia).

5.
FREITAS, D. L. ; REIS, R. A. L. . COTONET: Um Compilador de Netlists Formato SPICE. Porto Alegre: PPGC/UFRGS, 1992 (Monografia).

6.
MORAES, F. G. ; ROBERT, M. ; CATHEBRAS, G. ; AUVERGNE, D. ; REIS, R. A. L. . TROPIC - Transparent Macrocell Layout Generator. Montpellier: LIRMM, 1992 (Monografia).

7.
SOTILLE, M. ; SOUZA, C. ; ARAÚJO, M. ; LUBASZEWSKI, M. ; REIS, R. A. L. . Manual do Sistema TRAMO - Projeto TRANCA - versão 1.0. Porto Alegre: PPGC/UFRGS, 1991 (Monografia).

8.
MORAES, F. G. ; LUBASZEWSKI, M. ; REIS, R. A. L. . Manual do Usuário do projeto TRANCA - v. 1.0.. Porto Alegre: PPGC/UFRGS, 1991 (Monografia).

9.
CRUSIUS, C. ; FICHMAN, L. ; KINDEL, M. ; MARCON, C. ; REIS, R. A. L. . Biblioteca de Células TRANCA regras ECPD 15/1. Porto Alegre: PPGC/UFRGS, 1991 (Monografia).

10.
MORAES, F. G. ; REIS, R. A. L. . TENTOS - Gerenciador de Software para Microeletrônica. Porto Alegre: PPGC/UFRGS, 1991 (Monografia).

11.
MORAES, F. G. ; REIS, A. I. ; GIFFONI, E. E. ; LUBASZEWSKI, M. ; GOMES, R. F. ; REIS, R. A. L. . Edição revisada da biblioteca de células TRANCA. Porto Alegre: PPGC/UFRGS, 1990 (Monografia).

12.
REIS, A. I. ; GIFFONI, E. ; MORAES, F. G. ; REIS, R. A. L. . Biblioteca de células TRANCA REGRAS CMP - PARTE II. Porto Alegre: PPGC/UFRGS, 1990 (Monografia).

13.
CLETO, L. D. ; REIS, R. A. L. . Relatório das atividades do Grupo de Microeletrônica nos Projetos Multiusuários em 1990. Porto Alegre: PPGC/UFRGS, 1990 (Monografia).

14.
SOMENZI, F. ; REIS, A. I. ; MORAES, F. G. ; LUBASZEWSKI, M. ; GOMES, R. F. ; REIS, R. A. L. . Biblioteca de células do projeto TRANCA em regras do 2º PMU. Porto Alegre: PPGC/UFRGS, 1989 (Monografia).

15.
MORAES, F. G. ; REIS, A. I. ; LUBASZEWSKI, M. ; GOMES, R. F. ; REIS, R. A. L. . Biblioteca Standard Cells do projeto TRANCA. Porto Alegre: PPGC/UFRGS, 1988 (Monografia).

16.
REIS, R. A. L.. Análise de Circuitos VLSI. Rio de Janeiro: UFRJ/NCE, 1988 (Monografia).

17.
REIS, R. A. L.. A New standard cell design methodology. Porto Alegre: PPGC/UFRGS, 1987 (monografia).

18.
SUZIM, A. ; BARONE, D. ; PÔRTO, I. E. S. J. ; REIS, R. A. L. . Curso de introdução a concepção de circuitos integrados. Porto Alegre: PPGC/UFRGS, 1986 (Monografia).

19.
REIS, R. A. L.; JERRAYA, A. ; JAMIER, R. . The compilation of the SYCO 6502. Grenoble: IMAG, 1986 (Monografia).

20.
SUZIM, A. ; REIS, R. A. L. . Concepção de Circuitos Integrados. Porto Alegre: SBC/UFRGS, 1985 (Monografia).

21.
GUYOT, A. ; REIS, R. A. L. ; SUPRIANA, I. . Flope; editeur graphique pour la genóration des plans de masse. Grenoble: IMAG, 1983 (Monografia).

22.
REIS, R. A. L.. Evaluater topologique pour circuits VLSI; module d'évaluation de ROM. Grenoble: IMAG, 1981 (Monografia).

23.
REIS, R. A. L.; ANCEAU, F. . Complex integrated circuit design strategy. Grenoble: IMAG, 1981 (Monografia).

24.
REIS, R. A. L.. Etude de l'architecture interne du microprocesseur Z8000. Grenoble: IMAG, 1980 (Monografia).


Produção técnica
Programas de computador sem registro
1.
REIS, R. A. L.; MORAES, F. G. ; MAHLMANN, L. G. G. . Tentos. 1991.



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
PALMA, J. C. S.; REIS, R. A. L.. Participação em banca de José Carlos Sant'Anna Palma. Métodos de desenvolvimento e Distribuiçãode IP Cores. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

2.
RAMOS, K. D. N.; REIS, R. A. L.; BEDREGAL, B. R. C.. Participação em banca de Karla Darlene Napomuceno Ramos. PAPÍLIO: Proposta de um Algoritmo de Criptografia Baseado no Algoritmo Viterbi e Codificação Convolucional. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

3.
ZIMMERMANN, F. L. DE O.; REIS, R. A. L.; RIBAS, R. P.; SILVA, I. S.. Participação em banca de Flavio Luiz de Oliveira Zimmermann. Um Microprocessador com Capacidades Analógicas. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

4.
HOEFEL, R. P. F.; REIS, R. A. L.. Participação em banca de Roger Pierre Fabris Hoefel. Estudo de Técnicas para Cancelamento de Ecos na transmissão de Dados pela Rede Tefonica Publica Comutada: Aplicações de Modens V.32. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

5.
NELSON, T. P.; REIS, R. A. L.. Participação em banca de Torsten Paul Nelson. Contribuições ao Sistema ALLENDE de Geração Automática de Layouts de Circuitos Integrados CMOS. 1994. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Minas Gerais.

6.
SCHMIDT, A. E. F.; REIS, R. A. L.. Participação em banca de Ana Elisa Ferreira Schmidt. Visualização e Exploração de dados Científicos Associados a Objetos Tridimensionais. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

7.
BENDER, E.; REIS, R. A. L.. Participação em banca de Evandro Bender. Um Estudo de Tecnicas de Controle Vetorial de Motores de Indução Direcionada à especificação de uma Arquitetura VLSI. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

8.
RIBAS, R. P.; REIS, R. A. L.. Participação em banca de Renato Perez Ribas. Estudo e Uso de Componentes de Lógica Programável (PLDs) em um Ambiente de Prototipagem Rápida Genérico. 1994. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas.

9.
CHOI, J. H.; REIS, R. A. L.. Participação em banca de Jung Hyun Choi. Uma Analise Comparativa entre os Conversores A/D Sigma-Delta Direcionada ao Projeto de uma Arquitetura VLSI CMOS. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

10.
GÜNTZEL, J. L.; REIS, R. A. L.. Participação em banca de José Luis Güntzel. Geração de Circuitos Utilizando Matrizes de Células Pré-Difundidas. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

11.
SCLOVSKI, L.; REIS, R. A. L.. Participação em banca de Luciano Sclovski. Uma Análise Introdutória de Realidade Virtual. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

12.
REIS, A. I.; REIS, R. A. L.. Participação em banca de Andre Inácio Reis. Geração de Células Transparentes. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

13.
AMBONI, R.; REIS, R. A. L.. Participação em banca de Roberto Amboni. Síntese de Imagens Aplicando Sistemas de Particulas Refletoras de Luz. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

14.
MARCHIORO, G. F.; REIS, R. A. L.. Participação em banca de Gilberto Fernandes Marchioro. SILEX - Sistma para a Integração de Ferramentas de Projeto de Circuitos Integrados. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

15.
NASCIMENTO, M. E.; REIS, R. A. L.. Participação em banca de Marcos Eduardo Nascimento. Estudo de Algoritmos para Geração de Sombras Projetadas na Síntese de Imagens Realísticas. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

16.
NASCIMENTO, F. A. M. DO; REIS, R. A. L.. Participação em banca de Francisco Assis Moreira do Nascimento. Sintese de Alto Nível a partir de VHDL Comportamental. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

17.
CECCHIN, S. L.; REIS, R. A. L.. Participação em banca de Sergio Luis Cecchin. Sintese Global Multinivel: Estudo, Prototipação e Análise. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

18.
WALTER, M.; REIS, R. A. L.. Participação em banca de Marcelo Walter. A obtenção de Texturas na Síntese de Imagens Reslistícas num Ambiente Limitado. 1991. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

19.
VARGAS, F.; REIS, R. A. L.. Participação em banca de Fabian Vargas. Validação de Protótipo a Análise de Falhas no Teste com Feixe de Elétrons: um estudo visando sua automação. 1991. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

20.
SILVA, I. S. DA; REIS, R. A. L.. Participação em banca de Ivan Saraiva da Silva. Circuito Integrado para Inteface de Comunicação com Integração de Voz e Dados em Redes Locais em Computadores. 1990. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Paraíba.

21.
STEMMER, M. A.; REIS, R. A. L.. Participação em banca de Marcos Augusto Stemmer. EXTRIBO - Um extrator Hierárquico de Circuitos. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

22.
MORAES, F. G.; REIS, R. A. L.. Participação em banca de Fernando Gehm Moraes. TRAGO - Síntese Automática de Leiaute de Circuitos em Lógica Aleatória. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

23.
GOMES, R. F.; REIS, R. A. L.. Participação em banca de Rogerio Figurelli Gomes. CSAR: Um Compilador de Silício Voltado à Execução de Operações Paralelas. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

24.
LUBASZEWSKI, M. S.; REIS, R. A. L.. Participação em banca de Marcelo Soares Lubaszewski. Geração Auto,ática de Lógica Aleatória Utilizando a Metodologia TRANCA. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

25.
DILLENBURG, R. F.; REIS, R. A. L.. Participação em banca de Renato Frota Dillenburg. Um Gerenciador PLA com Direcionamento de Transistores. 1988. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

26.
JACOBI, R. P.; REIS, R. A. L.. Participação em banca de Ricerdo Pezzuol Jacobi. CVTx: Controlador de Vídeo para Terminais de Vídeo Texto. 1986. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

Teses de doutorado
1.
SALOMÃO, S.; REIS, R. A. L.. Participação em banca de Sergio Salomão. Arquiteturas em hardware para Aceleradores Criptográficos. 2000. Tese (Doutorado em Ciência da Informação) - Universidade Federal do Rio de Janeiro.

Trabalhos de conclusão de curso de graduação
1.
ROSA, L. S. DA; REIS, R. A. L.. Participação em banca de Leomar Soares da Rosa.Geradores de Memória RAM. 2002. Trabalho de Conclusão de Curso (Graduação em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul.




Eventos



Participação em eventos, congressos, exposições e feiras
1.
9th IEEE CASS Integrated Circuit Design Summer School.Low Power Challenges in IoT and CPS. 2018. (Seminário).

2.
CMOS Emerging Technologies 2018.Low Power Issues in IoE. 2018. (Simpósio).

3.
2017 IEEE CASS Mexico Tour - Guadalajara.Using of Transistor Networks to Reduce Power and Delay. 2017. (Seminário).

4.
2017 IEEE CASS Mexico Tour - Guadalajara.Trends on Micro and Nanoelectronics. 2017. (Seminário).

5.
2017 IEEE CASS Mexico Tour - Mexico City.Using of Transistor Networks to Reduce Power and Delay. 2017. (Seminário).

6.
2017 IEEE CASS Mexico Tour - Puebla.Visualization Tools. 2017. (Seminário).

7.
SEARCC Conference 2017. Low Power Challenges in IoT and CPS. 2017. (Congresso).

8.
7th IEEE CASS Integrated Circuit Design Summer School.Trends on Micro and Nanoelectronics. 2016. (Simpósio).

9.
CMOS Emerging Technologies Symposium.Visualization Tools. 2016. (Simpósio).

10.
IEEE ANDESCON. From Transistors and Integrated Circuits to Applications. 2016. (Congresso).

11.
IEEE CASS Tutorials.From Transistors and Integrated Circuits to Applications. 2016. (Seminário).

12.
IEEE NEWCAS. Optimizing NanoCMOS Circuits by Using Transistor Networks. 2016. (Congresso).

13.
Symposium on Emerging Trends in Computing.Optimization is a Keyword in CPS Design. 2016. (Simpósio).

14.
11th International School on the Effects of Radiation on Embedded Systems for Space Applications- SERESSA 2016.Fault Injection at Device Level and Practical Simulations. 2015. (Simpósio).

15.
Asian and South Pacific Design Automation Conference - ASPDAC2015. Gate Sizing and Threshold Voltage Assignment for High Performance Microprocessor Designs. 2015. (Congresso).

16.
CMOS Emerging Technologies Symposium 2015.Physical Design Automation of Transistors Network. 2015. (Simpósio).

17.
HPCPS2015 - 4th IEEE International Workshop on High-Performance Chip, Package and Systems.Trends on High-Performance Micro and Nano Electronics. 2015. (Simpósio).

18.
IEEE CASS R9 Summer School 2015.Trends on Micro and Nanoelectronics. 2015. (Simpósio).

19.
IEEE CASS Workshop on Current Trends in Analog and Mixed-Signal Circuit Design and Technology, AMSCI-2015.Trends on Architecture and Physical Design of Micro and Nanoelectronics Chips. 2015. (Simpósio).

20.
IEEE International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization for RF, Microwave, and Terahertz Applications - NEMO2015. Trends on EDA for Low Power. 2015. (Congresso).

21.
10th International School on the Effects of Radiation on Embedded Systems for Space Applications- SERESSA 2014.Fault Injection at Device Level and Practical Simulations. 2014. (Simpósio).

22.
CMOS Emerging Technologies Symposium.Power Reduction and Reliability Increase by using Network of Transistors. 2014. (Simpósio).

23.
Ecole d'hiver Francophone sur les Technologies de Conception des Systèmes Embarqués Hétérogènes - FETCH.Power Reduction with Gate Sizing. 2014. (Simpósio).

24.
NORCHIP. Trends on Micro and Nanoelectronics. 2014. (Congresso).

25.
NORCHIP.Physical Design Automation of Transistor Networks. 2014. (Simpósio).

26.
International Embedded Systems Symposium - IESS2013.Power Reduction by Reducing the Number of Components. 2013. (Simpósio).

27.
Latin American Test Workshop - LATW 2013.Increasing Realiability by using Transistor Networks. 2013. (Simpósio).

28.
IEEE International Conference on Nanotechnology. Power Consumption & Reliability in NanoCMOS. 2011. (Congresso).

29.
Iberchip 2008.New Physical Design Strategies. 2008. (Simpósio).

30.
IEEE ASPCAS- ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS.Electronic Design Automation at Transistor Level. 2008. (Simpósio).

31.
IEEE Circuits and Systems Workshop.EDA at Transistor Level. 2008. (Seminário).

32.
IEEE DTIS - Design and Technology of Integrated Systems.Physical Design Automation at Transistor Level. 2008. (Simpósio).

33.
IEEE NORCHIP.Physical Design Automation at Transistor Level. 2008. (Simpósio).

34.
IEEE Computer Society East-West Design &Test Symposium.Physical Design using Transistor Design Automation. 2007. (Simpósio).

35.
IFIP Council. Conselho da IFIP. 2005. (Congresso).

36.
Assembleia Geral da IFIP (International Federation on Information Processing).Assembléia Geral. 2004. (Encontro).

37.
ISTEC (Ibero American Science & Education Consortium). Assembleia Geral do ISTEC. 2004. (Congresso).

38.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2003. (Congresso).

39.
Chip on the Pampa. 17th Symposium on Microelectronics Technology an Devices. 2002. (Congresso).

40.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2002. (Congresso).

41.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2001. (Congresso).

42.
IFIP (International Federation on Information Processing). Conselho da IFIP. 2001. (Congresso).

43.
IFIP (International Federation on Information Processing). Conselho da IFIP. 2000. (Congresso).

44.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2000. (Congresso).

45.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1999. (Congresso).

46.
IFIP (International Federation on Information Processing). Conselho da IFIP. 1999. (Congresso).

47.
. Congresso Mundial da IFIP. 1998. (Congresso).

48.
.IEEE/ACM Design Automation Conference. 1998. (Outra).

49.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1998. (Congresso).

50.
. Conselho da IFIP. 1997. (Congresso).

51.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1997. (Congresso).

52.
IFIP (International Federation on Information Processing). Conselho da IFIP. 1996. (Congresso).

53.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1996. (Congresso).

54.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1995. (Congresso).

55.
IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1994. (Congresso).

56.
ISIE'94.IEEE International Symposium on Industrial Electronics. 1994. (Simpósio).

57.
.VII Jornadas electronica y Telecomunicaciones. 1993. (Outra).

58.
.Reuniao do Projeto Multiusuario Ibero-Americano. 1993. (Outra).

59.
.Seminario Internacional de Microeletronica. 1992. (Seminário).

60.
.Reuniao do Projeto Multiusuario Ibero-Americano. 1992. (Outra).

61.
.Reuniao do Projeto Paradigma, ALADI. 1991. (Outra).

62.
Reuniao do Projeto Multiusuario Ibero-Americano.Reuniao do Projeto Multiusuario Ibero-Americano. 1991. (Outra).

63.
Seminario de Microeletronica do Projeto Multinacional da OEA.Seminario de Microeletronica do Projeto Multinacional da OEA. 1991. (Seminário).

64.
Computer Aided Design Day.Computer Aided Design Day. 1990. (Oficina).

65.
ICCAD 90. IEEE International Conference on Computer Aided Design. 1990. (Congresso).

66.
Pesquisa em Informatica no Brasil e na UFRGS.Pesquisa em Informatica no Brasil e na UFRGS. 1990. (Seminário).

67.
Sintese Automatica de Circuitos em Logica Aleatoria: Projeto TRANCA.Sintese Automatica de Circuitos em Logica Aleatoria: Projeto TRANCA. 1990. (Seminário).

68.
ESPOO.IEEE International Symposium on Circuits and Systems. 1988. (Simpósio).

69.
CICC 87. IEEE International Custom Integrated Circuits Conference. 1987. (Congresso).

70.
ICCD'86. IEEE International Conference on Computer Design. 1986. (Congresso).

71.
IFIP. Workshop on Architectural Synthesis of Digital Systems. 1986. (Congresso).

72.
II Jornadas de Diseno Logico.II Jornadas de Diseno Logico. 1983. (Encontro).

73.
IEEE. IEEE International Conference on Circuits and Computer. 1982. (Congresso).

74.
Microelectronics 82. Microelectronics 82. 1982. (Congresso).

75.
6 eme Ecole d'Ete du Forez (Microelectronic). 6 eme Ecole d'Ete du Forez (Microelectronic). 1981. (Congresso).

76.
Journnees Microelectronique. Journnees Microelectronique. 1981. (Congresso).

77.
ESSCIRC'80. 6th European Solid State Circuits Conference USMG. 1980. (Congresso).


Organização de eventos, congressos, exposições e feiras
1.
Reis, Ricardo A. L.. PATMOS - International Workshop on Power and Timing Modeling, Optimization and Simulation. 2016. (Congresso).

2.
Reis, R.. International Workshop on Power And Timing Modeling, Optimization and Simulation - PATMOS. 2015. (Congresso).

3.
Reis, R.. ICECS - International Conference on Electronics, Circuits and Systems. 2014. (Congresso).

4.
Reis, Ricardo; KEHERVE, E. ; JOHANN, Marcelo . First IEEE Latin American Symposium on Circuits and Systems. 2010. (Congresso).

5.
Reis, Ricardo. 17th Workshop Iberchip. 2010. (Congresso).

6.
Reis, Ricardo; BAMPI, S. . First Workshop Brasil Alemanha de Microeletronica. 2010. (Congresso).

7.
Reis, Ricardo; BECKER, J. . IFIP/IEEE Very Large Scale Integration, VLSI-SoC2009. 2009. (Congresso).

8.
REIS, R. A. L.; BECKER, J. . IEEE Computer Society Annual Symposium on VLSI. 2007. (Congresso).

9.
REIS, R. A. L.; OSSEIRAN, A ; PFLEIDERER, H. . VLSISoC2005, XIII IFIP International Conference on Very Large Scale Integration. 2005. (Congresso).

10.
REIS, R. A. L.. VLSISoC2003, XII IFIP International Conference on Very Large Scale Integration. 2003. (Congresso).

11.
REIS, R. A. L.. IFIP Technical Committee 10 Meeting. 2001. (Outro).

12.
REIS, R. A. L.. IFIP IT Conference. 2001. (Outro).

13.
REIS, R. A. L.. Assembleia Geral da IFIP (International Federation on Information Processing. 2001. (Outro).

14.
REIS, R. A. L.. VLSI'99 X IFIP International Conference on Very Large Scale Integration. 1999. (Congresso).

15.
REIS, R. A. L.. Seminario do Programa ALFA B2 - Synthesis of Testable Circuits and Systems. 1998. (Outro).

16.
REIS, R. A. L.. VLSI'97 IX IFIP International Conference on VLSI. 1997. (Congresso).

17.
REIS, R. A. L.. IFIP Working Group 10.5 Meeting. 1997. (Outro).

18.
REIS, R. A. L.. IFIP Technical Committee 10 Meeting. 1997. (Outro).

19.
REIS, R. A. L.. Assembleia Geral da IFIP (International Federation on Information Processing. 1997. (Outro).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Henrique Placido. Placement (Provisorio). Início: 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

2.
Elias de Almeida Ramos. Placement Cells in FPGAs. Início: 2015. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. (Orientador).

3.
Julia Casarin Puget. Roteamento de FPGAs (provisorio). Início: 2015. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

4.
Gisell Borges Moura. Sintese de Leiaute. Início: 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. (Orientador).

5.
Luciana Mendes da Silva. Minimização Lógica Por Fusão de Portas. Início: 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. (Orientador).

Tese de doutorado
1.
Mateus Paiva Fogaça. Placement of IC (provisorio). Início: 2016. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

2.
Felipe Rocha da Rosa. Técnicas Adaptativas de Tolerância a Falhas. Início: 2014. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

3.
Calebe Micael de Oliveira Conceição. Redução do Numero de Transistores (provisório). Início: 2013. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Elias de Almeida Ramos. Posicionamento de Células em FPGA: Chaotic Place. 2018. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

2.
Geancarlo Abich. Extending FreeRTOS to Support Dynamic and Distributed Mapping in Multiprocessor Systems. 2017. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

3.
Ygor Quadros de Aguiar. Radiation Robustness of XOR and Majority Voter Circuits at FinFET Technology under Variability. 2017. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

4.
Luciana Mendes Silva. Minimização Lógica por Fusão de Portas. 2017. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

5.
Gisell Borges Moura. Síntese Automática do Leiaute usando o ASTRAN. 2017. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

6.
Alexandra Lackmann Zimpeck. Timing Vulnerability Factor Analysis in Master-Slave D Flip-Flops. 2016. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

7.
Mateus Paiva Fogaça. A New Quadratic Formulation for Incremental Timing-Driven Placement. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

8.
Daniel Silva Guimarães Júnior. Inserção de Células Geradas Automaticamente em um Fluxo de Projeto Standard Cell,. 2016. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

9.
Priscila Cavalcante de Holanda. DHyANA: A Digital Hierarchical Neuromorphic Architecture for Liquid Computing. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

10.
Diego Tumelero. Exploração de Paralelismo no Roteamento Global de Circuitos VLSI. 2015. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

11.
William do Nascimento Guareschi. Desenvolvimento de uma Plataforma para Teste e Controle de Cargas-Úteis Baseada em Arquitetura Reconfigurável. 2015. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

12.
Marco Antônio de Souza Madeira Terres. Arquitetura de Conversores de Tensão para Circuitos com Múltiplas Tensões de Alimentação ajustadas de Forma Dinâmica. 2015. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

13.
Roger Vicente Caputo Llanos. Voltage Scaling Interfaces for Multi-Voltage Digital Systems. 2015. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

14.
Tania Mara Ferla. Simulação Litográfica. 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

15.
Gerson Scartezzini. Low-Power Design Using Networks of Transistors. 2014. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

16.
Leandro de Morais Nunes. Redução de Congestionamento em Roteamento Global de Circuitos Integrados. 2013. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

17.
Calebe Micael de Oliveira Conceição. Uma Arquitetura de Co-Processador para Simulação de Algoritmos Quânticos em FPGA. 2013. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

18.
João Batista Seabra de Azevedo. Metodologia de Simulação Mista para Memórias Magnéticas Termicamente Assistidas Visando Teste. 2012. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

19.
Jerson Paulo Guex. Utilizando Folding no Projeto de Portas Lógicas Robustas à Variabilidade de Processo. 2012. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

20.
Gracieli Posser. Dimensionamento de Portas Lógicas usando Programação Geométrica. 2011. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

21.
Helen de Souza Franck. Avaliação de Atraso, Consumo e Proteção de Somadores Tolerantes a Falhas. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

22.
Jorge Lúcio Tonfat Seclen. Projeto e Verificação Funcional de Módulos Funcionais para um Comutador Gigabit Ethernet. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

23.
Felipe de Andrade Pinto. Posicionameno Visando a Redução do Comprimento das Conexões. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

24.
Walter Enrique Calienes Bartra. Ferramentas para a Simulação de Falhas Transientes. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

25.
Tiago Reimann. Roteamento Global de Circuitos VLSI. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

26.
Guilherme Augusto Flach. Clock Mesh Optimization. 2010. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Ricardo Augusto da Luz Reis.

27.
Thiago Rocha Assis. Analysis of Transistor Sizing And Folding Efectviness to Mitigate Soft Errors. 2009. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

28.
CHRIS DENNIS TOMÁS HORNA. Arquiteturas para um Dispositivo de Demarcação Ethernet. 2009. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

29.
Lucas Brusamarello. Statistical Yield Analysis at Electrical Level Using Error Propagation and Numerical Derivatives. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Coorientador: Ricardo Augusto da Luz Reis.

30.
Adriel Mota Ziesemer Junior. Geração Automática de Partes Operativas para Circuitos VLSI. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

31.
Daniel Lima Ferrao. Analise de Timing de Circuitos Combinacionais: Abordagens Funcionais e Hierarquicas. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

32.
Glauco Borges Valim dos Santos. Area Routing in Digital Integrated Circuits. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

33.
Cristina Meinhardt. Geração de Leiautes Regulares Baseados em Matrizes de Células. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

34.
Rodrigo Possomai Bastos. Design of a Soft Error Robust Microprocessor. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

35.
Cristiano Lopes dos Santos. Verificaçao e Otimizaçao de Atraso Durante a Sintese Fisica de Circuitos Integrados CMOS. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

36.
Emerson Barbiero Hernandez. Macanudo: Uma Abordagem Baseada em Componentes Voltada a Reuso de Projetos de Descriçoes de Hardware. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

37.
Claudio Carvalho Menezes. Geraçao Automatica de Leiaute Atraves de Matrizes de Celulas NAND-MARTELO. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

38.
Cristiano Lazzari. Timing-driven Automatic Custom Generator of Static CMOS Layouts. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

39.
Marcelo Barcelos. Soft IP para Criptografia usando Algoritmo Rijndael e Implementação em Lógica Programável. 2002. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

40.
Ricardo Brod Mendez. Construção de Ambientes Virtuais Interativos Baseados em Imagens para Estudos Arquitetônicos e Urbanísticos. 2002. 0 f. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

41.
Renato Henstschke. Algoritmos para o Posicionamento de Células em Circuitos VLSI. 2002. 0 f. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

42.
Sandro Sawicki. Projeto Cooperativo no Ambiente Cave Baseado em Espaço Compartilhado de Objetos. 2002. 0 f. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

43.
Ana Cristina Medina Pinto. Um Estudo de Técnicas de Aceleração para Algoritmos de Análise de Timming Funcional Baseado em Geração Automática de Teste. 2002. 0 f. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

44.
Lisane Brisolara. Um Editor de Esquemáticos Hierárquicos voltado à Colaboração. 2002. 0 f. Dissertação (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

45.
João Leonardo Fragoso. WTROPIC- Um Gerador Automtico de Macroclulas CMOS Acessvel via WWW. 2001. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

46.
Fábio Klein Ferreira. Extração de Elementos Parasitas em Circuitos CMOS Submicrônicos. 2000. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

47.
Fernanda Gusmão Lima. Projeto com Matrizes de Celulas Logicas Programaveis. 1999. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

48.
Marcelo Macarthy. Síntese de uma Memória Cache. 1998. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

49.
Leandro Indrusiak. Ambiente de Apoio ao Projeto de Circuitos Integrados Baseado no World Wide Web. 1998. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

50.
Marcus Kindel. Síntese Automática de Células CMOS. 1997. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

51.
Luiz Gustavo Galvez Mahlmann. O Sistema Tentos for Windows - um Gerenciador de Ferramentas para Microeletrônica. 1996. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

52.
Paulo Armando Schermer. TRAPP : uma Ferramenta para Particionamento/Posicionamento de Células para a Metodologia TRANCA. 1995. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

53.
Reginaldo da Nóbrega Tavares. Síntese de Circuitos Combinacionais Baseada em Diagramas de Decisão Binária. 1995. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

54.
Marcelo de Oliveira Johann. Roteamento sobre Células Transparentes. 1994. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

55.
JOSE LUIS GUNTZEL. Geração de Circuitos Utilizando Matrizes de Células Pré-Difundidas. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

56.
ANDRE INACIO REIS. Geração de Células Transparentes. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

57.
FABIAN VARGAS. Validação de Protótipo e Análise de Falhas no Teste com Feixe de Elétrons: um estudo visando a sua automação. 1991. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

58.
Marcelo LUBASZEWSKI. Geração Automática de Lógica Aleatória Utilizando a Metodologia TRANCA. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

59.
Marcos A STEMMER. EXTRIBO - Um Extrator Hierárquico de Circuitos. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

60.
FERNANDO GEHM MORAES. TRAGO- Síntese Automática de Leiaute Para Circuitos Em Lógica Aleatória. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

61.
Rogério Figurelli GOMES. CSAR : Um Compilador de Silício Voltado à Execução de Operações Paralelas. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

62.
RICARDO PEZZUOL JACOBI. CVTx: Controlador de Vídeo para Terminais de Vídeo Texto. 1986. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

63.
CARLOS JESUS ORELLANA HURTADO. Uma Técnica de Depuração e Teste de Circuitos Integrados Utilizando o Microscópio Eletrônico. 1986. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

64.
IPING SUPRIANA. Flope. 1983. Dissertação - Institut National Polytechique de Grenoble, . Orientador: Ricardo Augusto da Luz Reis.

Tese de doutorado
1.
Tiago Jose Reimann. Cell Selection to Minimize Power in High-Performance Industrial Microprocessor Designs. 2016. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

2.
Walter Enrique Calienes Bartra. Single-Event Effects Modeling in FDSOI Memory Circuits. 2016. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

3.
Gracieli Posser. Electromigration Aware Cell Design. 2015. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

4.
Jorge Lucio Tonfat Seclen. Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. 2015. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

5.
Guilherme Augusto Flach. Discrete Gate Sizing and Timing-Driven Detailed Placement for the Design of Digital Circuits. 2015. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Ricardo Augusto da Luz Reis.

6.
Adriel Ziesemer. Síntese Automática do Leiaute de Redes de Transistores. 2014. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

7.
Cristina Meinhardt. Variabilidade em FinFETs. 2014. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

8.
Sidinei Ghissoni. Decomposição de Coeficientes Trigonométricos para a Redução de Área e Potência em Arquiteturas FFT Híbridas na Base 2. 2012. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

9.
Rodrigo Possamai Bastos. Transient-Fault Robust Systems Exploiting Quasi-Delay Insensitive Asynchronous Circuits. 2010. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

10.
Sandro Sawicki. Particionamento de Células e Pads de I/O em Circuitos VLSI 3D. 2009. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

11.
Gustavo Reis Wilke. Analysis and Optimization of Mesh-based Clock Distribution Architectures. 2008. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

12.
Renato Fernandes Hentschke. Algorithms for Wire Length Improvement of VLSI Circuits With Concern to Critical Paths. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

13.
Lisane Brisolara de Brisolara. Strategies for Embedded Software Development based on High-level Models. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

14.
Gustavo Neuberger. Protecting Digital Circuits against Hold Time Violations Due to Process Variations. 2007. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

15.
José Carlos Sant'Anna Palma. Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

16.
Cristiano Lazzari. Transistor Level Automatic Generation of Radiation-Hardened Circuits. 2007. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

17.
Fernanda Gusmão de Lima Kastensmidt. Designing Single Event Upset Mitigation Techniques for Large SRAM-Based FPGA Components. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis.

18.
Leandro Soares Indrusiak. A Framework Supporting Collaboration on the Distributed Design of Integrated Systems. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis.

19.
Marcelo de Oliveira Johann. Novos Algoritmos Para o Roteamento de Circuitos VLSI. 2001. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

20.
João B Martins. Estimativa de Capacitancias e Consumo de Potencia em Circuitos Combinacionais CMOS no Nivel Logico. 2001. 0 f. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

21.
Jose Luis Almada Guntzel. Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas. 2000. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis.

Trabalho de conclusão de curso de graduação
1.
Marcelo de Oliveira Johann. Desenvolvimento do Sistema de Roteamento simbólico MARTE. 1992. 0 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

2.
Carlos Eduardo Souza. Uma Interface Gráfica para o Projeto TRANCA em Ambientes UNIX. 1991. 0 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

3.
Eduardo Luís Gallo. GIMI- Gerador Interativo de Interfaces Orientadas a Menus. 1990. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

4.
André Baggio. Uma Interface de gerenciamento para o projeto TRANCA. 1989. 0 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

5.
Dominique Meyer. Engenharia Eletrônica e Rádio Comunicação, opção Microeletrônica (Ingénieur en electronique et Radiocommunications. 1982. 0 f. Trabalho de Conclusão de Curso. (Graduação em Electronique) - Ecole Nationale Supérieure D'electronique Et Radio Communications de Grenob. Orientador: Ricardo Augusto da Luz Reis.

6.
Iping Supriana. Engenharia Informática (Ingénieur en Informatique). 1981. 0 f. Trabalho de Conclusão de Curso. (Graduação em Informatique) - Ecole Nationale Supérieure D'informatique Et Mathematiques Appliquées de Gr. Orientador: Ricardo Augusto da Luz Reis.

Iniciação científica
1.
Marcos André Zart. Um Estudo de Compactação de Layout. 1997. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

2.
Marcelo Macarthy. Um Estudo sobre Arquiteturas Superscalares. 1997. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

3.
Leandro Indrusiak. Uma ferramenta para visualização 3D de Circuitos Integrados Utilizando VRML. 1997. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

4.
João B Martins. Técnicas de Baixo Consumo de Potência em Circuitos CMOS VLSI. 1996. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

5.
Luiz Oscar Ruschel Pilger. A Comunicação da Unidade Operativa e Funcionamento de um Protótipo. 1995. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

6.
Marcelo de Oliveira Johann. Desempenho do Sistema de Roteamento MARTE. 1994. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

7.
Reginaldo da Nóbrega Tavares. Unidade Operativa do Microprocessador Didático ILA9200. 1994. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

8.
Marcus Kindel. Técnicas de Otimização de Circuitos Integrados no Nível Físico. 1994. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

9.
Luis Gustavo Galves Mahlmann. O Sistema Tentos para MS-Windows. 1994. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

10.
Paulo Armando Schermer. Um Estudo sobre Particionamento. 1993. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

11.
ANDRE INACIO REIS. Biblioteca TRANCA equivalente à ES2 1.2. 1993. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

12.
Marcelo de Oliveira Johann. MARTE - Ambiente de Roteamento Simbólico. 1992. 0 f. Iniciação Científica. (Graduando em Bacharelado Em Ciências de Computação) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

13.
ANDRE INACIO REIS. Um Estudo para Determinação da Altura Ideal de Células em uma Abordagem do Tipo Channeless Routing. 1992. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

14.
JOSE LUIS GUNTZEL. Desenvolvimento de uma Matriz de Células Pré-Difundidas. 1991. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

15.
Pedro Inácio Hubscher. Síntese Automática do Circuito GAMA Utilizando um Gerador Automático de Circuitos em Lógica Aleatória. 1990. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

16.
FABIAN VARGAS. Microscópio Eletrônico de Varredura como Ferramenta de Depuração e Teste de Circuitos Integrados. 1990. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

17.
Marcos A STEMMER. Editor de Máscaras EMA2. 1989. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

18.
Rogério Figurelli GOMES. Geração Automática de Circuitos Standard Cell TRANCA Utilizando o Compilador de Silício CSAR. 1989. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

19.
Marcelo LUBASZEWSKI. O Módulo de Posicionamento Relativo do Projeto TRANCA. 1988. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.

20.
FERNANDO GEHM MORAES. Proposta para Síntese de Layout Utilizando Estratégia Gate-Matrix. 1988. 0 f. Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu) - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.



Outras informações relevantes


Coordenador de Projeto PRONEX
Vice-Coordenador de Instituto do Milenio
Coordenador de Grupo de Pesquisa CNPq
Coordenador de Projetos de Cooperacao Internacional



Página gerada pelo Sistema Currículo Lattes em 13/12/2018 às 12:15:03