Marcelo Soares Lubaszewski

Bolsista de Produtividade em Pesquisa do CNPq - Nível 1B

  • Endereço para acessar este CV: http://lattes.cnpq.br/5265254209364825
  • Última atualização do currículo em 28/10/2014


Graduou-se em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (UFRGS) em 1986, tendo recebido o título de Mestre em Ciência da Computação pela mesma Universidade em 1990. Em 1994 concluiu o Doutorado em Microeletrônica pelo Institut National Polytechnique de Grenoble, na França. Realizou em 2001 um estágio de pós-doutoramento no Laboratoire d'Informatique, Robotique et Microélectronique de Montpellier, França, e em 2004 no Instituto Nacional de Microelectrónica de Sevilla, Espanha. É Professor Associado III da UFRGS desde 1990, atualmente cedido à Estatal CEITEC S.A. Semicondutors. Na UFRGS, ministrou disciplinas de microprocessadores, projeto de microcircuitos digitais, teste de sistemas digitais, projeto de circuitos integrados analógicos, entre outras. Em termos de pesquisa, suas áreas de interesse são o projeto e teste de sistemas integrados digitais, analógicos e de rádio-frequência. Nestes tópicos, publicou mais de 200 artigos em conferências e revistas internacionais. Atuou como Palestrante Ilustre para a América Latina do Distinguished Visitors Program da IEEE Computer Society, como Coordenador Geral e de Programa do Symposium on Integrated Circuits and Systems Design (SBCCI), do IEEE Latin American Test Workshop (LATW) e do IEEE International Mixed-Signals Testing Workshop (IMSTW). É ou foi membro do Comitê Organizador ou de Programa de mais de uma dezena de eventos patrocinados pela IEEE. Foi Editor Convidado ou Associado do Journal of Electronic Testing: Theory and Applications (Springer), da IEEE Design and Test of Computers Magazine, do Microelectronics Journal e do VLSI Design Journal (Hindawi), e Editor-Chefe do Journal of Integrated Circuits and Systems (JICS). Foi Diretor Presidente do CEITEC Associação Civil de outubro de 2010 a abril de 2011. Assumiu a Superintendência de Design e Relações Institucionais da Estatal CEITEC S.A em abril de 2011, tendo sido nomeado Diretor da Empresa em fevereiro de 2013. No final de julho de 2013, assumiu interinamente a Presidência da Estatal. (Texto informado pelo autor)


Identificação


Nome
Marcelo Soares Lubaszewski
Nome em citações bibliográficas
LUBASZEWSKI, M.;Lubaszewski, Marcelo;Lubaszewski, M. S.;Lubaszewski, Marcelo S.

Endereço


Endereço Profissional
Centro Nacional de Tecnologia Eletrônica Avançada, Divisão de Design e Relações Institucionais.
Estrada João de Oliveira Remião, 777
Agronomia
91550000 - Porto Alegre, RS - Brasil
Telefone: (51) 32209849
Fax: (51) 32209701


Formação acadêmica/titulação


1990 - 1994
Doutorado em Microeletrônica.
Institut National Polytechnique de Grenoble.
Título: Le Test Unifié de Cartes appliqué à la Conception de Systèmes Fiables, Ano de obtenção: 1994.
Orientador: Bernard Courtois.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Palavras-chave: Teste; Confiabilidade; segurança; sistemas eletrônicos.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Setores de atividade: Industria Eletro-Eletrônica.
1987 - 1990
Mestrado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Geração Automática de Lógica Aleatória utilizando a Metodologia TRANCA,Ano de Obtenção: 1990.
Orientador: Ricardo Augusto da Luz Reis.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Síntese física; Standard cells; Posicionamento; Roteamento; Microeletrônica.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Setores de atividade: Industria Eletro-Eletrônica.
1982 - 1986
Graduação em Engenharia Elétrica.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.


Pós-doutorado


2004 - 2005
Pós-Doutorado.
Instituto de Microelectrónica de Sevilla.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação / Especialidade: Instrumentação Eletrônica.
2001 - 2001
Pós-Doutorado.
Laboratoire d Informatique Robotique Et Microélectronique de Montpellier.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação / Especialidade: Instrumentação Eletrônica.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.


Atuação Profissional



Centro Nacional de Tecnologia Eletrônica Avançada S.A., CEITEC S.A., Brasil.
Vínculo institucional

2013 - Atual
Vínculo: , Enquadramento Funcional: Diretor de Design e Relações Institucionais, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Cedido pela UFRGS à CEITEC S.A., empresa pública federal ligada ao Ministério da Ciência, Tecnologia e Inovação.

Vínculo institucional

2011 - 2013
Vínculo: Servidor Público, Enquadramento Funcional: Superintendente de Design e Relações Instituc, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Cedido pela UFRGS à CEITEC S.A., empresa pública federal ligada ao Ministério da Ciência, Tecnologia e Inovação.


Centro de Excelência em Tecnologia Eletrônica Avançada, CEITEC, Brasil.
Vínculo institucional

2010 - 2011
Vínculo: Colaborador, Enquadramento Funcional: Diretor Presidente, Carga horária: 8
Outras informações
O CEITEC é uma Associação Civil, sem fins lucrativos, de interesse público, que atua no segmento de semicondutores.


(CNPq) Conselho Nacional de Desenvolvimento Científico e Tecnológico.
Vínculo institucional

2007 - 2009
Vínculo: Membro de comitê assessor, Enquadramento Funcional:
Outras informações
Coordenou o Comitê de 12/2007 a 12/2009.


Universidade do Vale do Rio dos Sinos, UNISINOS, Brasil.
Vínculo institucional

2007 - 2007
Vínculo: Colaborador, Enquadramento Funcional: Consultor Externo - Programa PIBIC, Carga horária: 0

Atividades

05/2007 - 05/2007
Conselhos, Comissões e Consultoria, Pró-Reitoria de Ensino e Pesquisa, .

Cargo ou função
Consultor Externo - Programa PIBIC.

Sociedade Brasileira de Microeletrônica, SBMICRO, Brasil.
Vínculo institucional

2007 - Atual
Vínculo: Membro de Sociedade Científica, Enquadramento Funcional: Sócio

Atividades

01/2007 - Atual
Outras atividades técnico-científicas , Sociedade Brasileira de Microeletrônica, .

Atividade realizada
Membro de Sociedade Científica.
09/2007 - 09/2011
Conselhos, Comissões e Consultoria, Sociedade Brasileira de Microeletrônica, .

Cargo ou função
Membro eleito do Conselho da Sociedade.

Ministério da Ciência e Tecnologia, MCT, Brasil.
Vínculo institucional

2006 - 2010
Vínculo: Colaborador, Enquadramento Funcional: Membro de Comissão/Comitê, Carga horária: 1
Outras informações
Representante da Sociedade Brasileira de Computação no Comitê Gestor do Programa CI-Brasil, vinculado à Secretaria de Política de Informática.


Microelectronics Journal, ELSEVIER MEJ, Estados Unidos.
Vínculo institucional

2006 - 2009
Vínculo: Colaborador, Enquadramento Funcional: Guest Editor, Carga horária: 1

Atividades

06/2006 - 07/2009
Outras atividades técnico-científicas , Editorial Board, .

Atividade realizada
Guest Editor of the Special Issue on Mixed-Technology Testing.

Hindawi Publishing Corporation, HINDAWI, Estados Unidos.
Vínculo institucional

2006 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Membro do Editorial Board, Carga horária: 1
Outras informações
VLSI Design Journal (Open Access)

Atividades

06/2007 - 06/2008
Outras atividades técnico-científicas , VLSI Design Journal, .

Atividade realizada
Guest Editor of the Special Issue on Selected Papers from the International Mixed-Signals and GHz-Gbs Test Workshops.

Universidade Regional Integrada do Alto Uruguai e das Missões, URI, Brasil.
Vínculo institucional

2005 - 2010
Vínculo: Colaborador, Enquadramento Funcional: Consultor Externo - Programa PIBIC, Carga horária: 0

Atividades

6/2005 - 6/2010
Conselhos, Comissões e Consultoria, Universidade Regional Integrada do Alto Uruguai e das Missoes, Pró-Reitoria de Pesquisa.

Cargo ou função
Consultor Externo - Programa PIBIC.

(FAPERGS) Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul.
Vínculo institucional

2002 - 2006
Vínculo: Membro de comitê assessor, Enquadramento Funcional:
Outras informações
Coordenou o Comitê de 1/2005 a 6/2006.


Revista de Informática Teórica e Aplicada, RITA, Brasil.
Vínculo institucional

2001 - 2004
Vínculo: Colaborador, Enquadramento Funcional: Membro do Corpo Editorial, Carga horária: 0

Atividades

7/2001 - 7/2004
Outras atividades técnico-científicas , Corpo Editorial, .

Atividade realizada
Membro do corpo editorial.
7/2001 - 12/2001
Outras atividades técnico-científicas , Corpo Editorial, .

Atividade realizada
Editor Convidado - Edição Especial Microeletrônica.

Journal Of Electronic Testing Theory And Applications, KAP JETTA, Holanda.
Vínculo institucional

2000 - 2007
Vínculo: Colaborador, Enquadramento Funcional: Guest Editor, Carga horária: 1

Atividades

06/2006 - 12/2007
Outras atividades técnico-científicas , Editorial Board, .

Atividade realizada
Guest Editor of the Special Issue on Analog, Mixed-Signal and RF Testing.
3/2000 - 4/2001
Outras atividades técnico-científicas , Editorial Board, .

Atividade realizada
Guest Editor of the Special Issue on LATW2000.

Ministério da Educação, MEC, Brasil.
Vínculo institucional

2000 - 2007
Vínculo: Colaborador, Enquadramento Funcional: Avaliador de Curso de Graduação, Carga horária: 0

Atividades

6/2002 - 12/2007
Conselhos, Comissões e Consultoria, Instituto Nacional de Estudos e Pesquisas Educacionais Anísio Teixeira, .

Cargo ou função
Consultor do INEP - Informática.
6/2000 - 6/2002
Conselhos, Comissões e Consultoria, Secretaria de Educação Superior, .

Cargo ou função
Consultor da SESU - Inf.

Institute Of Electrical And Electronics Engineers, Inc., IEEE, Estados Unidos.
Vínculo institucional

2000 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Membro de Sociedade Científica Internacional, Carga horária: 1

Atividades

04/2007 - Atual
Conselhos, Comissões e Consultoria, Circuits and Systems Society - Chapter Rio Grande do Sul, .

Cargo ou função
Membro de Sociedade Científica.
01/2005 - 12/2008
Treinamentos ministrados , Computer Society - Distinguished Visitors Program, .

Treinamentos ministrados
Palestrante Ilustre do ÏEEE CS Distinguished Visitors Program
Teste de Sistemas Integrados
Teste e Projeto Visando o Teste de Circuitos de Sinal Misto
03/2004 - 02/2008
Direção e administração, Computer Society - Test Technology Technical Council, .

Cargo ou função
Chair do Latin America Regional TTTC.
03/2000 - 03/2004
Conselhos, Comissões e Consultoria, Computer Society - Test Technology Technical Council, .

Cargo ou função
Chair do Steering Committee do IEEE Latin American Test Workshop.
10/1999 - 03/2002
Outras atividades técnico-científicas , IEEE Design and Test of Computers Magazine, .

Atividade realizada
Guest Editor dos Best Papers do SBCCI99.

Sociedade Brasileira de Computação, SBC, Brasil.
Vínculo institucional

2005 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Membro do Steering Committee do SBCCI, Carga horária: 0
Outras informações
SBCCI - Symposium on Integrated Circuits and Systems Design

Vínculo institucional

2005 - 2007
Vínculo: Colaborador, Enquadramento Funcional: Coordenador da CECCI, Carga horária: 1
Outras informações
CECCI - Comissão Especial de Concepção de Circuitos Integrados

Vínculo institucional

2001 - 2003
Vínculo: Colaborador, Enquadramento Funcional: Membro da CECCI, Carga horária: 0
Outras informações
CECCI - Comissão Especial de Concepção de Circuitos Integrados

Vínculo institucional

1997 - 2001
Vínculo: Colaborador, Enquadramento Funcional: Coordenador da CECCI, Carga horária: 1
Outras informações
CECCI - Comissão Especial de Concepção de Circuitos Integrados

Atividades

9/1997 - 9/2001
Conselhos, Comissões e Consultoria, Comissão Especial de Concepção de Circuitos Integrados, .

Cargo ou função
Coordenador da Comissão Especial de Concepção de Circuitos Integrados.

Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

1990 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: PROFESSOR ASSOCIADO III, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1987 - 1990
Vínculo: Outro, Enquadramento Funcional: ALUNO DE MESTRADO/ASSISTENTE DE PESQUISA, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1986 - 1987
Vínculo: Outro, Enquadramento Funcional: AUXILIAR DE PESQUISA, Carga horária: 20

Atividades

3/1997 - 03/2011
Ensino, Computação, Nível: Pós-Graduação

Disciplinas ministradas
Teste de Sistemas de Hardware
8/1994 - 03/2011
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Microprocessadores I
04/2007 - 03/2009
Direção e administração, Escola de Engenharia, .

Cargo ou função
Coordenador-Substituto do Programa de Pós-Graduação em Microeletrônica.
03/2006 - 03/2008
Direção e administração, Curso de Pós Graduação Em Engenharia Elétrica, .

Cargo ou função
Coordenador de Programa.
4/2005 - 3/2008
Conselhos, Comissões e Consultoria, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Membro do Colegiado.
04/2005 - 03/2007
Conselhos, Comissões e Consultoria, Escola de Engenharia, .

Cargo ou função
Membro da Comissão Coordenadora do Programa de Pós-Graduação em Microeletrônica.
01/2005 - 01/2007
Conselhos, Comissões e Consultoria, Pró-Reitoria de Pesquisa e Pós-Graduação, Curso de Pós-Graduação em Ciência da Computação.

Cargo ou função
Membro da Comissão Coordenadora.
6/2000 - 12/2006
Ensino, Engenharia Elétrica, Nível: Pós-Graduação

Disciplinas ministradas
Circuitos Analógicos
6/2002 - 12/2004
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Tópicos Especiais em Sistemas Digitais I
1/2003 - 5/2004
Conselhos, Comissões e Consultoria, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Membro da Comissão de Graduação do Curso de Engenharia de Computação.
4/2001 - 3/2003
Conselhos, Comissões e Consultoria, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Membro do Colegiado do Departamento de Engenharia Elétrica.
1/2001 - 12/2002
Direção e administração, Comissão de Graduação do Curso de Engenharia de Computação, Escola de Engenharia.

Cargo ou função
Coordenador do Curso de Graduação em Engenharia de Computação.
3/2000 - 1/2002
Direção e administração, Curso de Pós Graduação Em Engenharia Elétrica, Escola de Engenharia.

Cargo ou função
Vice-Coordenador do Curso de Pós-Graduação em Engenharia Elétrica.
6/2000 - 12/2001
Ensino, Computação, Nível: Pós-Graduação

Disciplinas ministradas
Projeto de Sistemas Digitais
7/2000 - 6/2001
Conselhos, Comissões e Consultoria, Instituto de Informática, .

Cargo ou função
Membro da Comissão Coordenadora do Mestrado Profissional em Engenharia de Computação.
5/1999 - 4/2001
Direção e administração, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Vice-Chefe do Departamento de Engenharia Elétrica.
5/1997 - 4/1999
Direção e administração, Escola de Engenharia, Departamento de Engenharia Elétrica.

Cargo ou função
Chefe do Departamento de Engenharia Elétrica.
3/1998 - 12/1998
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Sistemas Digitais
8/1995 - 12/1995
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Microcircuitos Digitais
3/1995 - 7/1995
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Tópicos Especiais: Projeto de Circuitos Integrados Analógicos
3/1990 - 7/1990
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Microprocessadores I
03/1987 - 5/1990
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.

03/1986 - 02/1987
Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada.



Linhas de pesquisa


1.
TESTE E PROJETO VISANDO O TESTE DE SISTEMAS DE HARDWARE

Objetivo: Esta linha de pesquisa objetiva disponibilizar à comunidade acadêmica e industrial dos setores eletro-eletrônico e de informática as seguintes técnicas, metodologias e produtos: - prototipação rápida de circuitos digitais, analógicos e mistos facilmente testáveis, autotestáveis fora e em funcionamento; - arquiteturas tolerantes a falhas; - uso de normas indústriais de teste (IEEE Std. 1149.1 - boundary scan, 1149.4, 1149.5, P1500...); - síntese automática de hardware autotestável e autodiagnosticável para aplicações de telecom, automação industrial, instrumentação, etc; - testador de circuitos analógicos com capacidade de detecção e diagnóstico de falhas. Nesta linha, o grupo de teste da UFRGS é reconhecido por sua excelência acadêmica, comprovada pelo grande número de publicações em conferências e revistas internacionais, e também pela forte vertente de cooperaçao internacional, tendo projetos comuns de pesquisa com várias Insituiçoes européias e norte-americanas. Além disso, o grupo exercitou no passado a relevância técnica de suas atividades, experimentando o desenvolvimento de produtos em conjunto com a indústria nacional: - teste e diagnóstico da placa de CPU de um controlador lógico programável - Altus S.A.; - projeto de uma matriz de roteamento tolerante a falhas - Siemens do Brasil; - projeto de um core autotestável do microcontrolador 8051 - CPqD/Telebrás..
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Outros / Área: Microeletrônica.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação / Especialidade: Instrumentação Eletrônica.
Setores de atividade: Educação; Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações; Fabricação de Equipamentos de Instrumentação Médico-Hospitalares, Instrumentos de Precisão e Ópticos, Equipamentos Para Automação Industrial, Cronômetros e Relógios.
Palavras-chave: Manufatura e Teste; Tolerância a Falhas; Confiabilidade; Projeto Visando O Teste.
2.
PROJETO DE CIRCUITOS INTEGRADOS

Objetivo: O Grupo de Pesquisa em Microeletrônica da UFRGS possui 25 anos de trabalhos nas áreas de Concepção e Teste de Circuitos Integrados e de CAD para a automação do Projeto. Além dos diversos projetos de pesquisa já desenvolvidos, o grupo se destaca com um dos principais formadores de recursos humanos no País na área de microeletrõnica, nos níveis de doutorado, mestrado e graduação. O Grupo tem se destacado também pelo volume de publicações em veículos internacionais, assim como pela regularidade e expansão desta publicações em revistas e conferências de renome na área. Cabe destacar que a implantação do CEITEC em Porto Alegre (primeira silicon foundry na América do Sul) deve-se em grande parte à massa crítica de RH formada pela UFRGS na área de microeletrônica. .
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Outros / Área: Microeletrônica.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos.
Setores de atividade: Informática; Educação; Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações.
Palavras-chave: Circuitos Integrados; Microeletrônica; Sistemas Embarcados; Sistemas em Silício.


Projetos de pesquisa


2008 - 2011
Manutenção Inteligente Aplicada a Atuadores Elétricos em Uso na Área do Transporte de Petróleo

Projeto certificado pelo(a) coordenador(a) Renato Ventura Bayan Henriques em 07/03/2013.

Descrição: Desenvolvimento de estudo de caso em parceria com a Petrobrás/Transpetro/CENPES através da utilização de técnicas de Manutenção Inteligente para modelagem da degradação de atuadores elétricos em aplicações de transporte de petróleo, utilizando o histórico da Planta da Petrobrás em Tramandai-RS para a classificação das falhas e montagem dos componentes críticos. O projeto também inclui apoio na definição de laboratórios experimentais, tanto na UFRGS e no LEAD - Laboratório de Engenharia de Aplicação e Desenvolvimento do CENPES, os quais serão usados para treinamento, validação e desenvolvimento de metodologias de manutenção inteligente..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (1) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / Carlos Eduardo Pereira - Integrante / Luiz Fernando Gonçalves - Integrante / Renato Ventura Bayan Henriques - Coordenador / Bosa, Jefferson Luiz - Integrante.
2008 - 2010
Universal CNPq 478200/2008-0 - Projeto de Sistemas Integrados Adaptativos Visando a Confiabilidade

Descrição: A grande maioria das soluções atuais para o teste de sistemas computacionais passa por técnicas externas e exclusivas para o teste. Na medida em que o nível de integração destes sistemas aumenta, em função de reduzirem-se drasticamente os mecanismos de acesso para o controle e a observação do comportamento das partes que os integram, o teste externo puro inviabiliza uma cobertura de falhas que assegure a qualidade necessária para o produto final. O projeto visando o teste passa a ser a única solução possível. Idealmente, as mesmas estruturas utilizadas para o teste dos primeiros protótipos, de produção e de manutenção, uma vez que já representam redundância acrescida ao sistema, deveriam possibilitar que se tolere a aparição de falhas em funcionamento, nem que isto signifique uma opção pela operação que, apesar de correta, apresenta um desempenho degradado. Tipicamente, o conceito de adaptabilidade, muito utilizado na área de projeto de circuitos integrados analógicos, permite este reuso de estruturas de teste. Circuitos projetados para serem adaptativos possibilitam que se compense desvios de comportamento advindos de variações no processo de fabricação e, ao mesmo tempo, podem ter suas vidas úteis prolongadas a partir da correção (baseada em calibração externa ou auto-calibração) de parâmetros que se desviem ao longo da operação do sistema. Neste projeto de pesquisa pretende-se explorar o conceito de adaptabilidade nos níveis de circuito, rede e sistema, e, visando melhorar a confiabilidade de sistemas integrados, aplicá-lo a circuitos digitais, analógicos e mistos, a redes intrachip, e a sistemas embarcados para a manutenção inteligente..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (5) Doutorado: (2) .

Integrantes: Marcelo Soares Lubaszewski - Coordenador / Erika Cota - Integrante / Gilson Wirth - Integrante / Carlos Eduardo Pereira - Integrante / Renato Ventura Bayan Henriques - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2007 - 2010
SISRAS - Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade (RAS)

Descrição: Visando garantir a capacidade de RAS (confiabilidade, disponibilidade e utilidade) de um sistema computacional, faz-se necessário o desenvolvimento de novos modelos, técnicas de tolerância a falhas e a adequação de metodologias e de ferramentas de projeto (CAD) e de teste a serem aplicadas no hardware deste sistema. Os objetivos deste projeto são: 1. desenvolver modelos para integração em ferramentas de CAD, que permitam o projeto do hardware capaz de tolerar flutuações elétricas nos dispositivos, flutuações estas advindas da variabilidade e de falhas transientes, e que também minimizem o efeito de aging . 2. desenvolver técnicas e arquiteturas de hardware para garantir a capacidade de RAS em aplicações críticas. Essas técnicas contam com o uso de sensores embarcados em hardware para diagnosticar efeito de aging e de falhas transientes ( soft errors ), além do uso de técnicas de tolerância a falhas nos diversos níveis do projeto. A automatização destas técnicas através de uma ferramenta de CAD também será estudada. 3. modificar e desenvolver algoritmos mais eficientes para as ferramentas de CAD, de forma a permitir a aplicação dos modelos e das técnicas de tolerância desenvolvidos na síntese lógica, na síntese física e na etapa de teste. 4. formar recursos humanos em tecnologia de informação, especialmente no projeto de sistemas integrados confiáveis e disponíveis..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (16) / Mestrado acadêmico: (6) / Doutorado: (4) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / S. Bampi - Integrante / Ricardo Reis - Coordenador / José Luís Almada Guntzel - Integrante / Gilson Wirth - Integrante / Kastensmidt, Fernanda Lima - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2006 - 2009
TISHE - Teste Integrado de Software e Hardware em Sistemas Embarcados

Descrição: Este projeto de pesquisa propõe o estudo e o desenvolvimento de ferramentas computacionais e técnicas de teste do software e do hardware embarcados. Prevê-se, como parte crucial no desenvolvimento deste projeto, a integração de conceitos de hardware e software para o desenvolvimento de um sistema integrado facilmente testável e de baixo custo..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / Erika Cota - Coordenador / Marcelo Pimenta - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2006 - 2008
Manutenção Inteligente

Descrição: O IMS é um centro cooperativo de pesquisa Indústria/Universidade afiliado à NSF (National Science Foundation) dos EUA, que desenvolve tecnologias de ponta em monitoramento acoplado e remoto, tecnologias de prognóstico e ferramentas inteligentes de suporte à decisão. Com foco em pesquisas industrialmente relevantes e educação, incetiva a formação de coordenadores, cientistas e líderes de negócios com uma nova visão empresarial. Seu foco é voltado para o desenvolvimento de novas habilidades através do fornecimento de informações técnicas a estudantes e membros de companhias, integrando os resultados de pesquisas desenvolvidas com o mundo real. O trabalho do IMS Center em Manutenção Inteligente busca minimizar a manutenção em máquinas industriais, através de um monitoramento de parâmetros e variáveis durante o funcionamento destas máquinas, que permitem um pré-diagnóstico do equipamento antes que o mesmo apresente alguma quebra, tornando possível um planejamento das paradas para uma troca de peças, o redirecionamento ou o balanceamento das operações em um sistema ou subsistema produtivo. Este projeto visa uma interação entre o SENAI e o IMS - Center for Intelligent Maintenance Systems Center, para transferência de tecnologia, adaptação da metodologia a realidade da indústria no Brasil, aplicação da metodologia em projetos pilotos na indústria e o estudo para instalação do Centro de Referência Industrial de Manutenção Inteligente no Brasil. Desta forma, a proposta visa utilizar a experiência do IMS para a instalação do Centro de Referência Industrial de Manutenção Inteligente, que consiste no desenvolvimento de agentes inteligentes de diagnósticos. Estes agentes avaliam o desempenho de máquinas e equipamentos que sofrem desgastes em virtude do tempo de operação, diminuindo sua confiabilidade e aumentando a probabilidade de ocorrência de falhas..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) / Doutorado: (1) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / Carlos Eduardo Pereira - Integrante / Renato Ventura Bayan Henriques - Coordenador / João Manoel Gomes da Silva Júnior - Integrante.
Financiador(es): SENAI - Departamento Regional do Rio Grande do Sul - Auxílio financeiro.
2005 - 2011
NAMITEC - Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes (Instituto do Milênio)

Descrição: O projeto tem como objetivo principal realizar pesquisa e desenvolvimento em sistemas micro e nanoeletrônicos integrados inteligentes, que propiciem a realização de sistemas eletrônicos autônomos tais como redes de sensores inteligentes, sistemas embarcados e sistemas auto-ajustáveis, com várias aplicações em potencial, em particular em agricultura de precisão, no controle ambiental, em energia, na instrumentação biomédica, na indústria automotiva e aeroespacial e nas telecomunicações. Dentro desse contexto listamos os seguintes objetivos: - Pesquisar e desenvolver sistemas em chip e sistemas de redes de sensores. - Pesquisar e desenvolver metodologias e ferramentas de projeto e teste de circuitos integrados com baixo consumo de potência, tolerantes a falhas, incluindo circuitos analógicos, RF e digitais. - Pesquisar e desenvolver dispositivos micro e nanoeletrônicos, fotônicos e optoeletrônicos, MEMS e NEMS e seus processos de integração e encapsulamento. - Pesquisar materiais e técnicas de micro e nanofabricação necessários para a fabricação dos dispositivos e circuitos integrados. O projeto conta com uma equipe multidisciplinar de várias instituições de ensino e pesquisa nos domínios da física, química, ciência da computação e engenharia elétrica/eletrônica e agropecuária (Embrapa). Participam 93 pesquisadores de 26 unidades em 17 instituições, localizadas em 9 estados nas diversas regiões do país, exceto na região norte. No entanto, o grupo mantém significativa colaboração com a UFAM e CTPIM, visando formação de RH, que também contará com apoio deste projeto.O grupo proponente mantém colaboração intensa com 26 grupos de pesquisa do exterior e com duas dezenas de empresas no país, realizando trabalhos conjuntos. Isto demonstra a inserção do grupo no cenário internacional, bem como seu empenho em transferir conhecimento e dar apoio ao desenvolvimento industrial no país..
Situação: Concluído; Natureza: Pesquisa.

Integrantes: Marcelo Soares Lubaszewski - Integrante / Altamiro Susin - Integrante / Ricardo Reis - Integrante / Gilson Wirth - Integrante / Carlos Eduardo Pereira - Integrante / Sérgio Bampi - Integrante / Fernanda Lima Kastensmidt - Integrante / Jacobus Swart - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2005 - 2008
CAPES/COFECUB 495/05 - Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste

Descrição: O objetivo estratégico é estabelecer uma cooperação entre o CPGCC (PUCRS), PPGC (UFRGS) e o PPGEE (UFRGS) com o LIRMM da Universidade de Montpellier (França), no período 2005-2006. A finalidade desta cooperação é implantar um programa de pesquisa e de formação de recursos humanos no campo prioritário da Microeletrônica, mais particularmente no campo de projeto de sistemas computacionais complexos - SoCs. São quatro são os objetivos específicos a serem atingidos. [Obj 1] Estabelecimento de uma rede temática de grupos de pesquisa na área de projeto, reconfiguração e teste de SoCs interconectados por redes intra-chip (NoCs). No tema de projeto o trabalho visa principalmente a pesquisa e desenvolvimento de técnicas para o atendimento à qualidade de serviço em NoCs, para satisfazer requisitos de tráfego típicos das atuais aplicações - alta vazão e paralelismo. No tema de reconfiguração o objetivo é prover mecanismos de reconfiguração de grão-grande, de forma a prover mecanismos de substituição de núcleos em tempo de execução, possibilitando reduzir a área em silício, e por conseqüência o seu custo. No tema de teste o objetivo é desenvolver técnicas de teste de sistemas embarcados, que tenham a conexão entre os seus núcleos feita por uma redá intra-chip. [Obj 2] Identificação de competências, recursos e talentos associados aos quatro grupos de forma a evidenciar as possíveis sinergias da cooperação. [Obj 3] Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área científica acima definida, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduaçã. [Obj 4] Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais destinadas a facilitar a transferência de tecnologia para a indústria e serviços deste importante setor econômico..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (4) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / Altamiro Susin - Integrante / Michel Renovell - Integrante / Ricardo Reis - Integrante / Pascal Nouet - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Villar Calazans - Integrante / Sérgio Bampi - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Pascal Benoit - Integrante / Gilles Sassatelli - Integrante.
Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro / COFECUB - Auxílio financeiro.
2004 - 2006
Universal CNPq 19/2004 - Projeto Visando o Teste e a Tolerância a Falhas de Sistemas de Hardware

Descrição: O projeto de pesquisa aqui proposto se enquadra na área de teste e tolerância a falhas de sistemas de hardware, especialmente de sistemas integrados em silício (SoCs - Systems on Chip). Atividades relativas ao teste e à tolerância a falhas de dispositivos eletrônicos digitais, analógicos e mistos, e relativas a sistemas de hardware onde convivem todos estes tipos de dispositivos, compõem esta proposta. As aplicações alvo residem nas áreas de telecomunicações, sistemas embarcados automotivos e aeronáuticos, e automação industrial, onde a instrumentação, o processamento de sinais e a comunicação de dados são partes que requerem alta confiabilidade de operação. A grande maioria das soluções atuais para o teste de sistemas computacionais passa por técnicas de teste externas. Na medida em que estes sistemas são integrados em um único chip, em função de reduzir-se drasticamente os mecanismos de acesso interno pra o controle e a observação do comportamento, o teste externo puro inviabiliza uma cobertura de falhas que assegure a qualidade necessária para o produto final. O projeto visando o teste passa a ser a única solução possível. Para tornar-se economicamente viável, o projeto viando o teste precisa apresentar um custo tal, em termos de hardware adicional e de tempo de aplicação do teste, que não impeça a produção para um determinado volume, que não degrade o desempenho desejado para o sistema e que supra a necessidade de acesso para manter níveis aceitáveis de cobertura de falhas. Este compromisso só pode ser atingido se as técnicas de teste reutilizarem ao máximo estruturas já existentes no sistema para a execução da própria função, fazendo-se escolhas em tempo de projeto, quando a exploração do espaço de soluções ainda apresenta muitos graus de liberdade. Neste contexto, este programa de pesquisa tem como objetivo buscar soluções ao projeto visando o teste e à tolerância a falhas em sistemas em silício, segundo três eixos principais de investigação: - o reuso de rede.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) .

Integrantes: Marcelo Soares Lubaszewski - Coordenador / Erika Cota - Integrante / Fernanda Lima Kastensmidt - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2003 - 2008
SEEP - Sistemas Eletrônicos Embarcados Baseados em Plataforma

Descrição: Desenvolvimento de metodologia completa de projeto de sistemas eletrônicos embarcados integrados em chip. Projeto baseado em plataformas de hardware e software. Plataformas baseadas em processadores Java customizáveis para a aplicação e em redes-em-chip. Modelagem de alto nível de aplicações embarcadas e geração automática de software. Exploração do espaço de projeto arquitetural em alto nível de abstração. Metodologia de teste funcional dos sistemas. Prototipação de sistemas em FPGA. Projeto financiado pelo CT-Info, edital PDI-TI..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (12) / Mestrado acadêmico: (22) / Doutorado: (14) .

Integrantes: Marcelo Soares Lubaszewski - Integrante / Altamiro Susin - Integrante / Luigi Carro - Integrante / Flávio Wagner - Coordenador / Erika Cota - Integrante / Carlos Eduardo Pereira - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2003 - 2007
Sistemas em Chip : Metodologia de Projeto de Circuitos e Micro-Sistemas Integrados em Tecnologia CMOS

Descrição: Este projeto foca o desafio de integração de sistemas de computação em chips. Esta área engloba uma multiplicidade de técnicas e conhecimentos de engenharia de computação e de engenharia elétrica, com vistas a utilizar a capacidade tecnológica da microeletrônica para soluções de hardware originais. As contribuições do projeto estão no desenvolvimento de métodos de projeto de circuitos mistos analógico-digitais, ferramentas computacionais para sistemas-em-chip (SoC) e no desenvolvimento de circuitos integrados CMOS para aplicações específicas. Fazem parte deste projeto a UFRGS, a UFPel e a UCPel. Projeto aprovado no contexto da Chamada Conjunta MCT/SEPIN - FINEP - CNPq 01/2002 (Programa de Apoio à Pesquisa, Desenvolvimento e Inovação em Tecnologia da Informação - PDI-TI) Processo CNPq 552121/2002-9 Vigência: janeiro/2003 a dezembro/2006 Benefícios: R$ 669.000,00..
Situação: Concluído; Natureza: Pesquisa.

Integrantes: Marcelo Soares Lubaszewski - Integrante / Altamiro Susin - Integrante / Ricardo Reis - Integrante / Luciano Agostini - Integrante / José Luís Almada Guntzel - Integrante / Eric Ericson Fabris - Integrante / Sérgio Bampi - Coordenador / Eduardo Costa - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2000 - 2008
Sistemas Computacionais Dedicados Integrados (Pronex)

Descrição: Apoio institucional ao Grupo de Microeletrônica da UFRGS, para desenvolvimento de metodologias, técnicas e ferramentas de projeto de circuitos e sistemas integrados e dedicados para aplicações específicas. Financiamento pelo programa Pronex do MCT..
Situação: Concluído; Natureza: Pesquisa.

Integrantes: Marcelo Soares Lubaszewski - Integrante / Altamiro Susin - Integrante / Luigi Carro - Integrante / André Reis - Integrante / Ricardo Reis - Coordenador / Renato Ribas - Integrante / Sérgio Bampi - Integrante.
Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Ministério da Ciência e Tecnologia - Auxílio financeiro.


Membro de corpo editorial


2006 - Atual
Periódico: Hindawi VLSI Desing (Open Access Journal)
2008 - 2012
Periódico: JICS. Journal of Integrated Circuits and Systems
2006 - 2009
Periódico: Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectro
2001 - 2004
Periódico: Revista de Informática Teórica e Aplicada: RITA
2000 - 2007
Periódico: Journal of Electronic Testing
1999 - 2002
Periódico: IEEE Design and Test of Computers Magazine


Revisor de periódico


2008 - 2008
Periódico: IEEE Transactions on Computers
2006 - 2006
Periódico: IEE Proceedings. Computers and Digital Techniques
2000 - Atual
Periódico: Journal of Electronic Testing
2009 - 2009
Periódico: IEEE Transactions on Systems, Man and Cybernetics. Part C, Applications and
2009 - 2009
Periódico: Integration, the VLSI Journal
2008 - 2009
Periódico: IEEE Transactions on Computers
2007 - 2007
Periódico: IEEE Design and Test of Computers


Áreas de atuação


1.
Grande área: Outros / Área: Microeletrônica.
2.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação/Especialidade: Instrumentação Eletrônica.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
4.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Prêmios e títulos


2014
Outstanding Contribution Award, IEEE Latin American Test Workshop.
2013
Prêmio Padre Roberto Landell de Moura, Sociedade Brasileira de Microeletrônica.
2013
Prêmio Pesquisador na Indústria 2013, FAPERGS - Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul.
2012
Tese Inovação Gaúcha (Orientador), FAPERGS - Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul.
2011
Best Paper Award, SBCCI, SBC/SBMICRO.
2010
TTTC´s E.J. McCluskey Best Doctoral Thesis Award s - SemifInal Latinoamericana - terceiro lugar (Orientador), IEEE Computer Society Test Technology Technical Council (TTTC).
2010
Certificate of Appreciation, IEEE Computer Society.
2009
Menção Honrosa no Prêmio CAPES de Teses 2008 - Ciência da Computação (Orientador), CAPES.
2007
Continuing Service Award, IEEE Computer Society.
2006
LATW2005 TTTC Most Populous Meeting Award, IEEE Computer Society.
2006
Professor Homenageado, UFRGS/Engenharia de computação.
2006
LATW2005 Best Paper Award, IEEE Computer Society.
2005
Professor Homenageado, UFRGS/Engenharia de computação.
2005
Meritorious Service Award, IEEE Computer Society.
2004
CERTIFICATE OF APPRECIATION, for serving the International Mixed-Signal Testing Workshop Program Committe for several years, IEEE CS TTTC IMSTW.
2004
II LUGAR NO XVII CONCURSO DE TESES E DISSERTAÇOES (Orientador), SOCIEDADE BRASILEIRA DE COMPUTAÇAO.
2004
Certifate of Appreciation, IEEE Computer Society.
2003
Professor Homenageado, UFRGS/Engenharia Elétrica.
2003
Professor Homenageado, UFRGS/Engenharia de computação.
2003
CERTIFICATE OF APPRECIATION, SERVICE AWARD, IEEE COMPUTER SOCIETY, TEST TECHNOLOGY TECHNICAL COUNCIL.
2002
Paraninfo, UFRGS/Engenharia Elétrica.
2001
Paraninfo, UFRGS/Engenharia Elétrica.
2000
I LUGAR NA FEIRA DE INICIAÇÃO CIENTÍFICA, UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL.
1991
IV LUGAR NO CONCURSO DE TESES E DISSERTAÇÕES, SOCIEDADE BRASILEIRA DE COMPUTAÇÃO.
1987
I LUGAR NO VI CONCURSO DE TRABALHO DE INICIACAO CIENTIFICA DA SBC, SOCIEDADE BRASILEIRA DE COMPUTACAO.


Produções



Produção bibliográfica
Citações

Web of Science
Total de trabalhos:35
Total de citações:162
Fator H:7
LUBASZEWSKI M  Data: 15/08/2013

SCOPUS
Total de trabalhos:100
Total de citações:304
Lubaszewski, Marcelo Soares (índice h=11, considerando publicações desde 1996)  Data: 07/03/2013

Outras
Total de trabalhos:85
Total de citações:1632
M Lubaszewski (índice h=23)  Data: 15/08/2013

Artigos completos publicados em periódicos

1.
Ribas, R.P.2011Ribas, R.P. ; BAVARESCO, S. ; Schuch, N. ; Callegaro, V. ; LUBASZEWSKI, M. ; Reis, A.I. . Contributions to the evaluation of ensembles of combinational logic gates. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal), v. 42, p. 371-381, 2011.

2.
Hervé, Marcos Barcellos2011Hervé, Marcos Barcellos ; Moraes, Marcelo ; Almeida, Pedro ; Lubaszewski, Marcelo ; Kastensmidt, Fernanda Lima ; Cota, Érika . Functional Test of Mesh-Based NoCs with Deterministic Routing: Integrating the Test of Interconnects and Routers. Journal of Electronic Testing, v. 27, p. 635-646, 2011.

3.
Gonà alves, Luiz Fernando2011Gonà alves, Luiz Fernando ; Bosa, Jefferson Luiz ; BALEN, Tiago Roberto ; Lubaszewski, Marcelo Soares ; Schneider, Eduardo Luis ; Henriques, Renato Ventura ; Lubaszewski, M. S. . Fault Detection, Diagnosis and Prediction in Electrical Valves Using Self-Organizing Maps. Journal of Electronic Testing, v. 27, p. 551-564, 2011.

4.
Balen, Tiago R.2011Balen, Tiago R. ; Vaz, Rafael G. ; Cardoso, Guilherme S. ; Goncalez, Odair L. ; Lubaszewski, Marcelo S. . . IEEE Transactions on Nuclear Science, v. 58, p. 2883-2889, 2011.

5.
Amory, Alexandre M.2010Amory, Alexandre M. ; Lazzari, Cristiano ; Lubaszewski, Marcelo S. ; Moraes, Fernando G. . A new test scheduling algorithm based on Networks-on-Chip as Test Access Mechanisms. Journal of Parallel and Distributed Computing (Print), v. 1, p. 1, 2010.

6.
Concatto, Caroline2010Concatto, Caroline ; Almeida, João ; Fachini, Guilherme ; Hervé, Marcos ; Kastensmidt, Fernanda ; Cota, Érika ; Lubaszewski, Marcelo . Improving the yield of NoC-based systems through fault diagnosis and adaptive routing. Journal of Parallel and Distributed Computing (Print), v. 1, p. 1, 2010.

7.
BALEN, Tiago Roberto2009 BALEN, Tiago Roberto ; LEITE, F. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. . A Self-Checking Scheme to Mitigate Single Event Upset Effects in SRAM-based FPAAs. IEEE Transactions on Nuclear Science, v. 56, p. 1950-1957, 2009.

8.
GHELLAR, F.2009GHELLAR, F. ; LUBASZEWSKI, M. . A Novel AES Cryptographic Core Highly Resistant to Differential Power Analysis Attacks. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 4, p. 29-35, 2009.

9.
COTA, E.2008COTA, E. ; Kastensmidt, F. L. ; CASSEL, M. ; Hervé, Marcos ; Almeida, Pedro ; Meirelles, P. ; AMORY, A. M. ; LUBASZEWSKI, M. . A high-fault-coverage approach for the test of data, control and handshake interconnects in mesh networks-on-chip. IEEE Transactions on Computers, v. 57, p. 1202-1205, 2008.

10.
Amory, A.M.2007Amory, A.M. ; Goossens, K. ; Marinissen, E.J. ; LUBASZEWSKI, M. ; Moraes, F. . Wrapper design for the reuse of a bus, network-on-chip, or other functional interconnect as test access mechanism. IEE Proceedings. Computers and Digital Techniques, v. 1, p. 197, 2007.

11.
Balen, T. R.2007Balen, T. R. ; Calvano, J. V. ; Lubaszewski, M. S. ; RENOVELL, M. . Built-In Self-Test of Field Programmable Analog Arrays based on Transient Response Analysis. Journal of Electronic Testing, v. 23, p. 497-512, 2007.

12.
Moratelli, C.R.2007Moratelli, C.R. ; COTA, E. ; LUBASZEWSKI, M. . A Cryptography Core Tolerant to DFA Fault Attacks. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 2, p. 14-21, 2007.

13.
Aza?s, F.2005Aza?s, F. ; LUBASZEWSKI, M. ; NOUET, P. ; RENOVELL, M. . A Strategy for Optimal Test Point Insertion in Analog Cascaded Filters. Journal of Electronic Testing, Estados Unidos da América, v. 21, p. 9-16, 2005.

14.
BALEN, Tiago Roberto2005BALEN, Tiago Roberto ; ANDRADE JÚNIOR, Antônio de Quadros ; AZAÏS, Florence ; LUBASZEWSKI, M. ; RENOVELL, Michel . Applying the Oscillation Test Strategy to FPAA's Configurable Analog Blocks. Journal of Electronic Testing, Estados Unidos, v. 21, p. 135-146, 2005.

15.
ANDRADE JÚNIOR, Antônio de Quadros2005ANDRADE JÚNIOR, Antônio de Quadros ; PEREIRA, Gustavo Vieira ; BALEN, Tiago Roberto ; LUBASZEWSKI, M. ; AZAÏS, Florence ; RENOVELL, Michel . Built-In Self-Test of Global Interconnects of Field Programmable Analog Arrays. Microelectronics Journal, v. 36, p. 1112-1123, 2005.

16.
Gonsales, Alex2004Gonsales, Alex ; Lubaszewski, Marcelo ; CARRO, Luigi ; RENOVELL, Michel . A New FPGA for DSP Applications Integrating BIST Capabilities. Journal of Electronic Testing, v. 20, p. 423-431, 2004.

17.
COTA, Érika Fernandes2004COTA, Érika Fernandes ; LUBASZEWSKI, M. ; CARRO, Luigi ; ORAILOGLU, A. . Searching for Global Test Costs Optimization in Core-Based Systems. Journal of Electronic Testing, v. 20, p. 357-373, 2004.

18.
Cota, Érika2004Cota, Érika ; CARRO, Luigi ; Lubaszewski, Marcelo . Reusing an on-chip network for the test of core-based systems. ACM Transactions on Design Automation of Electronic Systems, v. 9, p. 471-499, 2004.

19.
CASSOL, L. J.2003CASSOL, L. J. ; LUBASZEWSKI, M. ; BETAT, O. ; CARRO, Luigi . The Sigma-Delta BIST Method Applied to Linear Analog Circuits. Journal of Electronic Testing, Dordrecht, v. 19, p. 13-20, 2003.

20.
NACUL, A.2002NACUL, A. ; CARRO, Luigi ; JANNER, D. ; LUBASZEWSKI, M. . Testing of RF mixers with adaptive filters. Microelectronics Journal, v. 33, n.10, p. 847-853, 2002.

21.
CALVANO, José Vicente2002CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . Synthesis method for testable electrical networks using 1st order building blocks. Microelectronics Journal, Estados Unidos, v. 33, n.10, p. 823-834, 2002.

22.
CALVANO, José Vicente2001CALVANO, José Vicente ; MESQUITA FILHO, A. C. ; ALVES, V. C. ; LUBASZEWSKI, M. . Fault Models and Test Generation for OpAmp Circuits - The FFM. Journal of Electronic Testing, Dordrecht, v. 17, n.2, p. 121-138, 2001.

23.
COTA, E. F.2001COTA, E. F. ; LIMA, F. G. ; REZGUI, S. ; CARRO, Luigi ; VELAZCO, Raoul ; LUBASZEWSKI, M. ; REIS, Ricardo . Synthesis of an 8051-Like Microcontroller Tolerant to Transient Faults. Journal of Electronic Testing, Dordrecht, v. 17, n.2, p. 149-162, 2001.

24.
RIBAS, R.2001RIBAS, R. ; REIS, A. ; LUBASZEWSKI, M. . Concepção de Circuitos e Sistemas Integrados. Revista de Informática Teórica e Aplicada, Porto Alegre, v. VIII, n.I, p. 7-22, 2001.

25.
LUBASZEWSKI, M.2000 LUBASZEWSKI, M. ; MIR, S. ; Kolarik, V. ; NIELSEN, C. ; COURTOIS, B. . Design of self-checking fully differential circuits and boards. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print), Los Alamitos - CA, EUA, v. 8, n.2, p. 113-128, 2000.

26.
Cota, E.F.2000Cota, E.F. ; Negreiros, M. ; Carro, L. ; LUBASZEWSKI, M. . A new adaptive analog test and diagnosis system. IEEE Transactions on Instrumentation and Measurement, Los Alamitos - CA, USA, v. 49, p. 223-227, 2000.

27.
LUBASZEWSKI, M.1998LUBASZEWSKI, M. ; COURTOIS, B. . A reliable fail-safe system. IEEE Transactions on Computers (Print), Los Alamitos - CA, EUA, v. 47, n.2, p. 236-241, 1998.

28.
SZÉKELY, V.1998SZÉKELY, V. ; RENCZ, M. ; KARAM, J. M. ; LUBASZEWSKI, M. ; COURTOIS, B. . Thermal Monitoring Of Self-Checking Systems. Journal of Electronic Testing, Dordrecht, Holanda, v. 12, p. 81-92, 1998.

29.
COURTOIS, B.1998COURTOIS, B. ; KARAM, J. M. ; LUBASZEWSKI, M. ; SZÉKELY, V. ; RENCZ, M. ; HOFMANN, K. ; GLESNER, M. . CAD tools and foundries to boost microsystems development. Materials Science and Engineering. B, Solid State Materials for Advanced Technology, v. 51, n.1-3, p. 242-253, 1998.

30.
COTA, Érika Fernandes1997COTA, Érika Fernandes ; Domênico, Elias José Di ; Lubaszewski, Marcelo . A CAT Tool for Frequency-domain Testing and Diagnosis on Analog. Journal of the Brazilian Computer Society, Rio de Janeiro, RJ, v. 4, n.2, p. 1-2, 1997.

31.
LUBASZEWSKI, M.;Lubaszewski, Marcelo;Lubaszewski, M. S.;Lubaszewski, Marcelo S.1997LUBASZEWSKI, M. ; COTA, E. ; SCHWANTES, A. ; BASTOS, J. A. ; DOMÊNICO, E. J. ; BRUGOS, J. M. E. ; CARVALHO, M. F. . Projeto Visando oTeste de Sistemas Eletrônicos Mistos. Egatea. Revista da Escola de Engenharia da UFRGS, Porto Alegre, RS, v. 25, n.1, p. 37-45, 1997.

32.
MIR, S.1996MIR, S. ; LUBASZEWSKI, M. ; Kolarik, V. ; COURTOIS, B. . Fault-based testing and diagnosis of balanced filters. Analog Integrated Circuits and Signal Processing, Dordrecht, Holanda, v. 11, p. 5-19, 1996.

33.
MIR, S.1996MIR, S. ; LUBASZEWSKI, M. ; COURTOIS, B. . Unified built-in self-test for fully differential analog circuits. Journal of Electronic Testing, Dordrecht, Holanda, v. 9, p. 135-151, 1996.

34.
MIR, S.1996MIR, S. ; LUBASZEWSKI, M. ; COURTOIS, B. . Fault-based ATPG for linear analog circuits with minimal size multifrequency test sets. Journal of Electronic Testing, Dordrecht, Holanda, v. 9, p. 43-57, 1996.

35.
Kolarik, V.1995Kolarik, V. ; MIR, S. ; LUBASZEWSKI, M. ; COURTOIS, B. . Analog checkers with absolute and relative tolerances. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Los Alamitos - CA, USA, v. 14, n.5, p. 607-612, 1995.

Livros publicados/organizados ou edições
1.
COTA, E. ; Amory, Alexandre M. ; Lubaszewski, M. S. . Reliability, Availability and Serviceability of Networks-on-Chip. 1. ed. New York: Springer-Verlag, 2011. 210p .

2.
COTA, Erika ; LUBASZEWSKI, M. . Test Planning for Core-based Systems-on-Chip: A Reuse-base Approach. 1. ed. Saarbrucken, Alemanha: VDM Verlag, 2009. v. 1. 147p .

3.
Amory, A.M. ; LUBASZEWSKI, M. ; Moraes, F. . Testing Chips with Mesh-Based Network-on-Chip. 1. ed. Colônia: Lambert Academic Publishing AG & Co. KG, 2009. 166p .

4.
CHAMPAC, V. (Org.) ; ZORIAN, Y. (Org.) ; LUBASZEWSKI, M. (Org.) ; VELAZCO, Raoul (Org.) . LATW2008 9th IEEE Latin-American Test Workshop. Puebla: INAOEP, 2008. v. 1. 183p .

5.
REIS, Ricardo (Org.) ; JESS, Jochen (Org.) ; LUBASZEWSKI, M. (Org.) . Design of Systems on a Chip: Design & Test. Dordrecht: Springer-Kluwer, 2006.

6.
LUBASZEWSKI, M. (Org.) ; CHAMPAC, V. (Org.) . Journal of Electronic Testing: Theory and Applications - Special Issue on the First IEEE Latin American Test Workshop. 1. ed. Dordrecht: Kluwer Academic Publishers, 2001. v. 1. 119p .

7.
LUBASZEWSKI, M. (Org.) . Revista de Informática Teórica e Aplicada, Edição Especial: Microeletrônica. 1. ed. Porto Alegre: Instituto de Informática da UFRGS, 2001. v. 8. 142p .

8.
ALVES, V. C. (Org.) ; LUBASZEWSKI, M. (Org.) ; SILVA, I. S. (Org.) . XII Symposium on Integrated Circuits and Systems Design - Proceedings. 1. ed. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999. v. 1. 236p .

9.
LUBASZEWSKI, M. (Org.) ; ALVES, V. C. (Org.) . XI Brazilian Symposium On Integrated Circuit Design - Proceedings. 1. ed. Los Alamitos - CA, EUA: IEEE Computer Society Press, 1998. v. 1. 268p .

10.
BAMPI, S. (Org.) ; LUBASZEWSKI, M. (Org.) . X Brazilian Symposium On Integrated Circuit Design - Proceedings. 1. ed. Porto Alegre, RS: CPGCC da UFRGS, 1997. v. 1. 320p .

Capítulos de livros publicados
1.
LUBASZEWSKI, M. ; BALEN, Tiago Roberto ; Schuler, E. ; CARRO, Luigi ; HUERTAS, J. . Effects of Radiation on Analog & Mixed-Signal Circuits. In: Raoul Velazco; Pascal Fouillat; Ricardo Reis. (Org.). Radiation Effects on Embedded Systems. Dordrecht, Holanda: Springer-Kluwer, 2007, v. , p. 89-119.

2.
LUBASZEWSKI, M. . Test and Design-For-Test: From Circuits To Integrated Systems. In: Ricardo Reis; Jochen Jess; Marcelo Lubaszewski. (Org.). Design of Systems on a Chip: Design & Test. 1ed.Dordrecht, Holanda: Springer-Kluwer, 2006, v. , p. 159-189.

3.
LUBASZEWSKI, M. ; REIS, Ricardo ; JESS, Jochen . Design of Systems on a Chip: Introduction. In: Ricardo Reis; Jochen Jess; Marcelo Lubaszewski. (Org.). Design of Systems on a Chip: Design & Test. Dordrecht: Springer-Kluwer, 2006, v. , p. 1-7.

4.
LUBASZEWSKI, M. ; HUERTAS, J. . Test and Design for Test of Mixed-Signal Integrated Circuits. In: Ricardo Reis. (Org.). IFIP World Computer Congress: Tutorials. Dordrecht, Holanda: Kluwer Academic Publishers, 2004, v. , p. -.

5.
COTA, Érika Fernandes ; LUBASZEWSKI, M. . Systems-on-Chip Testing. In: José Luiz Almada Güntzel; Denis Teixeira Franco; Ricardo Augusto da Luz Reis. (Org.). 5a. Escola de Microeletrônica Sul (EMICRO 2003). 1ed.Porto Alegre: Sociedade Brasileira de Computaçao, 2003, v. , p. -.

6.
NACUL, A. ; CARRO, Luigi ; JANNER, D. ; LUBASZEWSKI, M. . Built-In Test of Analog Non-Linear Circuits in a SOC Environment. In: Bruno Rouzeyre; Christian Piguet. (Org.). VLSI-SOC. Dordrecht: Kluwer Academic Publishers, 2002, v. , p. -.

7.
LUBASZEWSKI, M. ; COTA, Érika Fernandes ; KRUG, M. R. . Teste e Projeto Visando o Teste de Circuitos e Sistemas Integrados. In: Ricardo Reis. (Org.). Concepção de Circuitos Integrados. 1ed.Porto Alegre, RS: Editora Sagra Luzzato, 2000, v. 1, p. 163-186.

8.
LIMA, F. G. ; DAVILA, E. ; MORAES, M. ; LUBASZEWSKI, M. ; REIS, Ricardo . Using Built-in Current Sensor in Field Programmable Gate Arrays. In: Edward Moreno. (Org.). Reconfigurable Computing: Experiences and Perspectives. Rio de Janeiro: Brasport, 2000, v. , p. -.

9.
SZÉKELY, V. ; RENCZ, M. ; KARAM, J. M. ; LUBASZEWSKI, M. ; COURTOIS, B. . Thermal Monitoring of Self-Checking Systems. In: Mihaïl Nicolaidis; D. Pradhan; Yervant Zorian. (Org.). On-Line Testing for VLSI. 1ed.Dordrecht, Holanda: Kluwer Academic Publishers, 1998, v. , p. -.

Textos em jornais de notícias/revistas
1.
LUBASZEWSKI, M. ; RIBEIRO, G. M. . Brazil's Emerging Semiconductor Industry. GSA (Global Semiconductor Alliance) Forum.

Trabalhos completos publicados em anais de congressos
1.
CORTES, F. P. ; BRITO, J. P. M. ; GHIGNATTI, E. ; OLMOS, A. ; CHAVEZ, F. ; LUBASZEWSKI, M. . A Power Management System Architecture for LF Passive RFID tags. In: 5th IEEE Latin American Symposium on Circuits and Systems, 2014, Santiago do Chile. LASCAS 2014 - Proceedings, 2014.

2.
CORTES, F. P. ; BRITO, J. P. M. ; CANTALICE, R. ; GHIGNATTI, E. ; OLMOS, A. ; CHAVEZ, F. ; LUBASZEWSKI, M. . A Low-Power RF/Analog Front-End Architecture for LF passive RFID tags with Dynamic Power Sensing. In: 2014 IEEE International Conference on RFID, 2014, Orlando, Florida, USA. Proceedings of 2014 IEEE RFID, 2014. p. 60-66.

3.
OLMOS, A. ; BRITO, J. P. M. ; FERREIRA, F. ; CHAVEZ, F. ; LUBASZEWSKI, M. . A 2-Transistor Sub-1V Low Power Temperature Compensated CMOS Voltage Reference. In: 27th Symposium on Integrated Circuits and Systems Design, 2014, Aracaju. SBCCI 2014 Proceedings, 2014.

4.
SILVA JR., J. L. ; CAMARGO, E. ; FOSTER, D. ; COELHO, S. ; OLIVEIRA, A. ; OLMOS, A. ; LUBASZEWSKI, M. . Low Cost Test Architecture for Mixed-Signal Integrated Circuits. In: 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop, 2014, Porto Alegre, Brasil. IMS3TW 2014 Proceedings, 2014.

5.
RAMOS, F. ; ALTERMANN, J. ; ROHDE, G. ; FERRAO, D. ; HERVE, M. ; COSTA, J. ; SOARES, R. ; LUBASZEWSKI, M. . Physical Design Analysis and Techniques aiming Low-Power. In: 4th Workshop on Circuits and Systems Design, 2014, Aracaju, Brasil. WCAS 2014 Proceedings, 2014.

6.
FOSTER, D. ; LORENCETTI, M. ; SILVA JR., J. L. ; BURINI, T. ; OLMOS, A. ; LUBASZEWSKI, M. . Application of an Efficient Test Architecture for a Power Management Control Block. In: 4th Workshop on Circuits and Systems Design, 2014, Aracaju, Brasil. WCAS 2014 Proceedings, 2014.

7.
AMORY, Alexandre de Morais ; MORENO, E. ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . Determining the Test Sources/Sinks for NoC TAMs. In: IEEE Computer Society Annual Symposium on VLSI, 2013, Natal, RN, Brasil. ISVLSI Proceedings. Los Alamitos, California: IEEE Computer Society Press, 2013.

8.
TAMBARA, L. A. ; Kastensmidt, F. L. ; RECH, P. ; BALEN, Tiago Roberto ; LUBASZEWSKI, M. . Neutron-induced Single Event Effects Analysis in a SAR-ADC Architecture Embedded in a Mixed-Signal SoC. In: IEEE Computer Society Annual Symposium on VLSI, 2013, Natal, RN, Brasil. ISVLSI Proceedings. Los Alamitos, California: IEEE Computer Society Press, 2013.

9.
TAMBARA, L. A. ; Kastensmidt, F. L. ; AZAMBUJA, J.R. ; NAZAR, G. ; RECH, P. ; FROST, C. ; LUBASZEWSKI, M. . Evaluating the Effectiveness of a Diversity TMR Scheme under Neutrons. In: Radiation Effects on Components and Systems 2013, 2013, Oxford, UK. RADECS 2013 Proceedings, 2013.

10.
TAMBARA, L. A. ; Kastensmidt, F. L. ; BALEN, Tiago Roberto ; LUBASZEWSKI, M. ; PEREIRA JUNIOR, E. C. F. ; GONCALEZ, O. L. . Total Ionizing Dose in a Mixed-Signal Flash-based FPGA. In: IV Workshop Sobre os Efeitos da Radiação em Componentes Fotônicos e Eletrônicos de Uso Aeroespacial, 2012, São José dos Campos. Anais WERICE AEROESPACIAL - Workshop Anual Sobre os Efeitos da Radiação em Componentes Fotônicos e Eletrônicos de Uso Aeroespacial. São José dos Campos: IEAV, 2012.

11.
TAMBARA, L. A. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. ; BALEN, Tiago Roberto ; RECH, P. . Neutron-induced Single Event Effect in Mixed-Signal Flash-based FPGA. In: 22th Conference on Radiation and Its Effects on Components and Systems, 2012, Biarritz. 22th Conference on Radiation and Its Effects on Components and Systems, 2012.

12.
TAMBARA, L. A. ; Kastensmidt, F. L. ; PEREIRA JUNIOR, E. C. F. ; GONCALEZ, O. L. ; BALEN, Tiago Roberto ; AGUIRRE, P. ; ARRUEGO, I. ; LUBASZEWSKI, M. . TID in a Mixed-Signal System-on-Chip: Analog Components Analysis and Clock Frequency Influence in Propagation-Delay Degradation. In: 2012 IEEE Radiation Effects Data Workshop (in conjunction with NSREC 2012), 2012, Miami. 2012 IEEE Radiation Effects Data Workshop, 2012.

13.
CARDOSO ; BALEN, Tiago Roberto ; GONCALEZ, O. L. ; LUBASZEWSKI, M. . Simulation of TID effects in CMOS Operational Amplifiers: Investigating the inactivity windows origins. In: IV Workshop Sobre os Efeitos da Radiação em Componentes Fotônicos e Eletrônicos de Uso Aeroespacial, 2012, São José dos Campos. Anais WERICE AEROESPACIAL - Workshop Anual Sobre os Efeitos da Radiação em Componentes Fotônicos e Eletrônicos de Uso Aeroespacial. São José dos Campos: IEAV, 2012. p. 62-66.

14.
CARDOSO ; BALEN, Tiago Roberto ; GONCALEZ, O. L. ; LUBASZEWSKI, M. . Impact of TID-Induced Threshold Deviations in Analog Building-Blocks of Operational Amplifiers. In: 13th IEEE Latin-American Test Workshop, 2012, Quito. 13th IEEE Latin-American Test Workshop, 2012.

15.
MORAES, Marcelo de Souza ; Hervé, Marcos ; LUBASZEWSKI, M. . Low pin count DfT technique for RFID ICs. In: 2012 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2012, Austin. 2012 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT).

16.
BALEN, T. ; LUBASZEWSKI, M. ; CARDOSO ; GONÇALES . Investigating the Effects of Transient Faults in Programmable Capacitor Arrays. In: 12th IEEE Latin American Test Workshop, 2011, Porto de Galinhas/PE. Proc. of 12th IEEE Latin American Test Workshop, 2011.

17.
BALEN, T. ; VAZ, R. G. ; CARDOSO ; GONÇALES ; LUBASZEWSKI, M. . New Evidences of Partial Inactivity Windows in a Switched-Capacitor Analog Array under Gamma-ray Irradiation. In: IEEE Nuclear and Space Radiation Effects Conference, 2011, Las Vegas. IEEE Nuclear and Space Radiation Effects Conference, 2011.

18.
AMORY, A. M. ; Lazzari, Cristiano ; LUBASZEWSKI, M. ; Moraes, F. . Early Estimation of Wire Length for Dedicated Test Access Mechanisms in Networks-on-Chip based SoCs. In: Symposium on Integrated Circuits and System Design - SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and System Design - SBCCI, 2011. p. 1-6.

19.
AMORY, A. M. ; MARCON, C. A. M. ; Moraes, F. ; Lubaszewski, M. S. . Task Mapping on NoC-Based MPSoCs with Faulty Tiles: Evaluating the Energy Consumption and the Application Execution Time. In: Rapid System Prototyping, 2011, Karlsruhe. Symposium on Rapid System Prototyping, 2011. p. 1-6.

20.
Hervé, Marcos ; Almeida, Pedro ; Kastensmidt, F. L. ; COTA, E. ; LUBASZEWSKI, M. . Concurrent test of Network-on-Chip interconnects and routers. In: 2010 11th Latin American Test Workshop (LATW), 2010, Punta del Este. LATW2010 Proceedings, 2010.

21.
BORGES, G. ; Gonçalves, L. F. ; BALEN, T. ; LUBASZEWSKI, M. . Diversity TMR: Proof of concept in a mixed-signal case. In: 2010 11th Latin American Test Workshop (LATW), 2010, Punta del Este. LATW2010 Proceedings, 2010.

22.
Gonçalves, L. F. ; SCHNEIDER, E. ; Henriques, R. V. B. ; LUBASZEWSKI, M. ; BOSA, J. ; ENGEL, P. . Fault prediction in electrical valves using temporal Kohonen maps. In: 2010 11th Latin American Test Workshop (LATW), 2010, Punta del Este. LATW2010 Proceedings, 2010.

23.
BRAGA, M. ; COTA, E. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. . Efficiently using data splitting and retransmission to tolerate faults in networks-on-chip interconnects. In: 2010 IEEE International Symposium on Circuits and Systems (ISCAS), 2010, Paris. 2010 IEEE ISCAS Proceedings, 2010.

24.
BORGES, G. ; Gonçalves, L. F. ; BALEN, T. ; LUBASZEWSKI, M. . Evaluating the Effectiveness of a Mixed-Signal TMR Scheme Based on Design Diversity. In: 23rd Symposium on Integrated Circuits and Systems Design (SBCCI), 2010, São Paulo. 23rd SBCCI Proceedings, 2010.

25.
BOTELHO, M. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. ; COTA, E. ; Carro, L. . A Broad Strategy to Detect Crosstalk Faults in Network-on-Chip Interconnects. In: 18th IEEE/IFIP International Conference on VLSI and System-on-Chip (VLSI-SoC), 2010, Madri. 18th IEEE/IFIP VLSI-SoC Proceedings, 2010.

26.
LEITE, F. ; BALEN, Tiago Roberto ; Hervé, Marcos ; Lubaszewski, Marcelo ; WIRTH, G. . Using Bulk Built-In Current Sensors and recomputing techniques to mitigate transient faults in microprocessors. In: 10th Latin American Test Workshop, 2009, Búzios, Rio de Janeiro. LATW2009 10th Latin American Test Workshop Digest of Papers, 2009. v. 1.

27.
Hervé, Marcos ; COTA, Erika ; Kastensmidt, F. L. ; LUBASZEWSKI, M. . NoC Interconnection Functional Testing: Using Boundary-Scan to Reduce the Overall Testing Time. In: 10th Latin American Test Workshop, 2009, Búzios, Rio de Janeiro. LATW2009 10th Latin American Test Workshop Digest of Papers, 2009.

28.
Hervé, Marcos ; COTA, E. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. . Diagnosis of Interconnect Shorts in Mesh NoCs. In: 3rd ACM/IEEE International Symposium on Networks-on-Chip NoCs 2009, 2009, San Diego, EUA. 3rd ACM/IEEE International Symposium on Networks-on-Chip NoCs 2009 Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2009. p. 256-265.

29.
RIBAS, R. ; BAVARESCO, S. ; LUBASZEWSKI, M. ; REIS, A. . Efficient Test Circuit to Qualify Logic Cells. In: ISCAS 2009 IEEE International Symposium on Circuits and Systems, 2009, Taipei, Taiwan. IEEE ISCAS 2009 Proceedings, 2009. p. 2733-2736.

30.
Gonçalves, L. F. ; BOSA, J. ; Henriques, R. V. B. ; LUBASZEWSKI, M. . Design of an Embedded System for the Proactive Maintenance of Electrical Valves. In: IEEE/ACM/SBC/SBMicro Symposium on Integrated Circuits and Systems Design - SBCCI 2009, 2009, Natal. SBCCI2009 Proceedings, 2009.

31.
LUBASZEWSKI, M. . Can Functional Test Achieve Low-Cost Full Coverage of NoC Faults. In: 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Sytems - DFT09, 2009, Chicago, EUA. IEEE 24th DFT Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2009.

32.
COTA, E. ; Carro, L. ; PINTO, F. ; LUBASZEWSKI, M. ; REIS, Ricardo . Testing Configurable Quaternary Logic Blocks. In: IEEE/ACM/SBC/SBMicro Symposium on Integrated Circuits and Systems Design - SBCCI 2009, 2009, Natal. SBCCI2009 Proceedings, 2009.

33.
CONCATTO, C. ; Almeida, Pedro ; Kastensmidt, F. L. ; COTA, E. ; LUBASZEWSKI, M. ; Hervé, Marcos . Improving Yield of NoC-based SoCs through Fault-Diagnosis-And-Repair of Interconnect Faults. In: IEEE International On-Line Testing Symposium, 2009, Sesimbra, Portugal. IEEE IOLTS 2009 Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2009.

34.
Moratelli, C.R. ; GHELLAR, F. ; COTA, E. ; LUBASZEWSKI, M. . A Fault-Tolerant, DFA-Resistant AES Core. In: IEEE International Symposium on Circuits and Systems, 2008, Seattle, USA. ISCAS 2008, 2008. p. 244-247.

35.
GHELLAR, F. ; LUBASZEWSKI, M. . A Novel AES Cryptographic Core Highly Resistant to Differential Power Analysis Attacks. In: IEEE/ACM/SBC/SBMicro 21st Symposium on Integrated Circuits and Systems Design, 2008, Gramado, RS, Brasil. SBCCI2008 Proceedings, 2008. p. 140-145.

36.
BALEN, T. ; LEITE, F. ; Kastensmidt, F. L. ; LUBASZEWSKI, M. . A Self-Checking Scheme to Mitigate Single-Event Upset Effects in SRAM-based FPAAs. In: Radiation Effects on Components and Systems Workshop, 2008, Jyvaskyla, Finland. RADECS 2008, 2008.

37.
Gonçalves, L. F. ; BOSA, J. ; LUBASZEWSKI, M. ; PEREIRA, C. E. ; Henriques, R. V. B. . Um Método de Classificação de Falhas em Atuadores Elétricos Baseado em Mapas Auto-Organizáveis. In: XII Congresso Brasileiro de Automática, 2008, Juiz de Fora, MG, Brasil. CBA2008, 2008.

38.
REIS, A. ; LUBASZEWSKI, M. ; RIBAS, R. . On-Chip Verification and Validatin of Logic Cell Libraries. In: 9th IEEE Latin- American Test Workshop, 2008, Puebla, Mexico. LATW2008 Proceedings, 2008. p. 43-48.

39.
Meirelles, P. ; COTA, E. ; LUBASZEWSKI, M. . Reusing Software Test Cases to Test an Embedded Microprocessor: a Case Study. In: 9th IEEE Latin-American Test Workshop, 2008, Puebla, Mexico. LATW2008 Proceedings, 2008. p. 171-176.

40.
AMORY, Alexandre de Morais ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . DfT for the Reuse of Networks-on-Chip as Test Access Mechanism. In: IEEE VLSI Test Symposium, 2007, Berkeley. 25th IEEE VLSI Test Symposium. Los Alamitos - CA, USA: IEEE Computer Society Press, 2007. p. 435-440.

41.
BALEN, Tiago Roberto ; Kastensmidt, F. L. ; LUBASZEWSKI, M. ; RENOVELL, Michel . Single Event Upset in SRAM-based Field Programmable Analog Arrays: Effects and Mitigation. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. ISVLSI´07. Los Alamitos - CA, USA: IEEE Computer Society Press, 2007. p. 192-197.

42.
COTA, Erika ; Kastensmidt, F. L. ; CASSEL, M. ; Meirelles, P. ; AMORY, Alexandre de Morais ; LUBASZEWSKI, M. . Redefining and Testing Interconnect Faults in Mesh NoCs. In: IEEE International Test Conference, 2007, Santa Clara. ITC Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2007.

43.
Gonçalves, L. F. ; LUBASZEWSKI, M. ; Henriques, R. V. B. ; PEREIRA, C. E. ; Lazzaretti, E. P. ; Lee, J. . Development of an Intelligent Maintenance System for Electronic Valves. In: 19th International Congress of Mechanical Engineering, 2007, Brasília. Proceedings of COBEM 2007, 2007.

44.
BALEN, T. ; LUBASZEWSKI, M. ; RENOVELL, Michel . Study of Single Event Upset Effects in SRAM-Based Field Programmable Analog Arrays. In: 7th IEEE - Latin-American Test Workshop LATW 2006, 2006, Buenos Aires. Proceedings 7th IEEE - Latin-American Test Workshop LATW 2006, 2006. p. 115-119.

45.
BALEN, T. ; CALVANO, José Vicente ; LUBASZEWSKI, M. ; RENOVELL, M. . Functional Test of Field Programmable Analog Arrays. In: 24th IEEE VLSI Test Symposium, 2006, Berkeley-California. Proceedings of the 24th IEEE VLSI Test Symposium, 2006. p. 326-331.

46.
Moratelli, C.R. ; COTA, Erika ; LUBASZEWSKI, M. . A Cryptography Core Tolerant to DFA Faults Attacks. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI2006, 2006, Ouro Preto. Anais do 19th Symposium on Integrated Circuits and Systems Design - SBCCI2006, 2006. p. 190-195.

47.
KRUG, M. R. ; MORAES, Marcelo de Souza ; LUBASZEWSKI, M. . Using a Software Testing Technique to Identify Registers for Partial Scan Implementation. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Outo Preto. Anais do 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006. p. 208-213.

48.
KRUG, M. ; MORAES, Marcelo de Souza ; LUBASZEWSKI, M. . Improving ATPG Gate-Level Fault Coverage by using Test Vectors generated from Behavioral HDL Descriptions. In: IFIP International Conference on Very Large Scale Integration (VLSI-SOC), 2006, Nice. Proceedings of the 14th IFIP International Conference on Very Large Scale Integration, 2006.

49.
AMORY, Alexandre de Morais ; K. Goossens ; E.J.Mariniissen ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . Wrapper Design for the Reuse of Networks-on-Chip as Test Access Mechanism. In: IEEE European Test Symposium, 2006, Southhampton. 11th IEEE European Test Symposium. Los Alamitos - CA, USA: IEEE Computer Society Press, 2006. p. 213-218.

50.
PEREIRA, Gustavo Vieira ; ANDRADE JÚNIOR, Antônio de Quadros ; BALEN, Tiago Roberto ; LUBASZEWSKI, M. ; AZAÏS, Florence ; RENOVELL, Michel . Testing the Interconnect Networks and I/O Resources of Field Programmable Analog Arrays. In: IEEE VLSI Test Symposium, 2005, Palm Springs, CA. 23rd IEEE VLSI Test Symposium Proceedings. Los Alamitos, CA, USA: IEEE Computer Society, 2005.

51.
AMORY, Alexandre de Morais ; BRIÃO, Eduardo ; COTA, Érika Fernandes ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . A Scalable Test Strategy for Network-on-Chip Routers. In: Intenational Test Conference, 2005, Austin, TX, USA. ITC Proceedings, 2005.

52.
BALEN, Tiago Roberto ; JOST, Tiago André ; CALVANO, José Vicente ; LUBASZEWSKI, M. ; RENOVELL, Michel . The Transient Response Analysis Method Applied to the Test of Field Programmable Analog Arrays: Feasibility Study. In: IEEE Latin-American Test Workshop, 2005, Salvador, BA. LATW2005 Digest of Papers, 2005. p. 252-257.

53.
ANGELO, Rubinei Peske ; COTA, Érika Fernandes ; CARRO, Luigi ; LUBASZEWSKI, M. . Implications of the High-Level Design Style in the Testability: A Case Study. In: IEEE Latin-American Test Workshop, 2005, Salvador, BA. LATW2005 Digest of Papers, 2005. p. 291-295.

54.
MORAES, Marcelo de Souza ; COTA, Érika Fernandes ; WAGNER, Flávio ; CARRO, Luigi ; LUBASZEWSKI, M. . An Application-Oriented Method for the Selection of Self-Test Routines in Real-Time Embedded Systems. In: IEEE Latin-American Test Workshop, 2005, Salvador, BA. LATW2005 Digest of Papers, 2005. p. 343-348.

55.
MORAES, Marcelo de Souza ; COTA, Érika Fernandes ; CARRO, Luigi ; WAGNER, Flávio ; LUBASZEWSKI, M. . A Constraint-Based Solution for On-Line Testing of Processors Embedded in Real-Time Applications. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. Proceedings of the 18th Symposium on Integrated Circuits and Systems Design, 2005. p. 68-73.

56.
ANDRADE JÚNIOR, Antônio de Quadros ; COTA, Érika Fernandes ; CARRO, Luigi ; LUBASZEWSKI, M. . Using Reuse-Based Analog BIST to Improve Mixed-Sginal SoC Test Planning. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador-Bahia. Proceedings of the 6th IEEE Latin-American Test Workshop, 2005. p. 238-243.

57.
MORAES, Marcelo de Souza ; COTA, Érika Fernandes ; CARRO, Luigi ; WAGNER, Flávio ; LUBASZEWSKI, M. . An Efficient Constraint-Based Test Selection Method for Embedded Processor Cores. In: I Latin-American Workshop on Dependable Automation System (WDAS), 2005, Salvador, BA. Proceedings of the 1st Latin-American Workshop on Dependable Automation System, 2005.

58.
HENTSCHKE, R. ; BECK FILHO, A. ; MATTOS, J. ; CARRO, Luigi ; LUBASZEWSKI, M. ; REIS, Ricardo . Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional Testing. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 37-42.

59.
MARCON, C. A. M. ; AMORY, Alexandre de Morais ; LUBASZEWSKI, M. ; SUSIN, A. ; CALAZANS, N. L. V. ; MORAES, Fernando Gehm . Applying Memory Test Algorithms to Embedded Systems. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 43-48.

60.
AMORY, Alexandre de Morais ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . A Programmable Logic BIST Controller for IP Cores. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 104-109.

61.
CALVANO, José Vicente ; LUBASZEWSKI, M. . Improving the Testability of Nonlinear Circuits Using the Piece-Wise Linear Approach. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 128-133.

62.
ANDRADE JÚNIOR, Antônio de Quadros ; CARRO, Luigi ; LUBASZEWSKI, M. . THD Testing of Analog Circuits Using Autocorrelation Sequence. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 140-145.

63.
FERRAO, D. ; SANTOS, C. ; WILKE, G. ; GUNTZEL, J. L. A. ; LUBASZEWSKI, M. ; REIS, Ricardo . Path Delay Fault Test Generation Using Exact Floating Mode Sensitization. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW2004 - Digest of Papers, 2004. p. 174-177.

64.
BALEN, Tiago Roberto ; ANDRADE JÚNIOR, Antônio de Quadros ; AZAÏS, F. ; LUBASZEWSKI, M. ; RENOVELL, Michel . Testing the Configurable Analog Blocks of Field Programmable Analog Arrays. In: International Test Conference, 2004, Charlotte. ITC Proceedings. Los Alamitos, CA, USA: IEEE Computer Society Press, 2004.

65.
ANDRADE JÚNIOR, Antônio de Quadros ; PEREIRA, Gustavo Vieira ; BALEN, Tiago Roberto ; LUBASZEWSKI, M. ; AZAÏS, F. ; RENOVELL, M. . Testing Global Interconnects of Field Programmable Analog Arrays. In: 10th IEEE Intenational Mixed-Signals Testing Workshop, 2004, Portland. IMSTW2004 - Digest of Papers, 2004.

66.
BALEN, Tiago Roberto ; ANDRADE JÚNIOR, Antônio de Quadros ; AZAÏS, F. ; LUBASZEWSKI, M. ; RENOVELL, Michel . An Approach to the Built-In Self-Test of Field Programmable Analog Arrays. In: 22nd IEEE VLSI Test Symposium, 2004, Napa. VTS2004 - Proceedings. Los Alamitos, CA, USA: IEEE Computer Society Press, 2004.

67.
AMORY, Alexandre de Morais ; COTA, Erika ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . Reducing Test Time with Processor Reuse in Network-on-Chip based Systems. In: 17th Symposium on Integrated Circuits and Systems Design, 2004, Porto de Galinhas, PE. SBCCI2004 Proceedings, 2004.

68.
COTA, Erika ; LUBASZEWSKI, M. . Reuse-based Test Planning for Core-based Systems-on-Chip. In: Workshop do Concurso de Teses e Dissertações 2004 da SBC, 2004, Salvador, BA. CTD2004 - Anais, 2004.

69.
ANDRADE JÚNIOR, Antônio de Quadros ; COTA, Érika Fernandes ; LUBASZEWSKI, M. . Improving Mixed-Signal SoC Testing: a Power-aware Reuse-based Approach with Analog BIST. In: 17th Symposium on Integrated Circuits and Systems Design, 2004, Porto de Galinhas, PE. SBCCI2004 - Proceedings, 2004.

70.
ANDRADE JÚNIOR, Antônio de Quadros ; COTA, Érika Fernandes ; CARRO, Luigi ; LUBASZEWSKI, M. . Test Planning for Mixed-Signal SoCs and Analog BIST: a Case Study. In: XIX Conference on Design of Circuits and Integrated Systems, 2004, Bordeaux. DCIS2004 - Proceedings, 2004.

71.
COTA, Érika Fernandes ; CARRO, Luigi ; WAGNER, Flávio ; LUBASZEWSKI, M. . BISTed Cores and Test Time Minimization in NOC-based Systems. In: IEEE TTTC International Workshop on Test Resource Partiotioning, 2003, Napa Valley, 2003.

72.
COTA, Érika Fernandes ; CARRO, Luigi ; WAGNER, Flávio ; LUBASZEWSKI, M. . Power-aware NoC Reuse on the Testing of Core-based Systems. In: IEEE European Test Workshop, 2003, Maastricht, 2003.

73.
CORREIA, V. ; LUBASZEWSKI, M. ; REIS, A. . SIFU - A Didatic Stuck-at Fault Simulator. In: 2003 International Microelectronics Systems Education Conference, 2003, Anaheim, California. IEEE/ACM MSE 2003. Los Alamitos, Californai: IEEE Computer Society Press, 2003.

74.
COTA, Érika Fernandes ; KREUTZ, M. ; CARRO, Luigi ; SUSIN, A. ; LUBASZEWSKI, M. ; ZEFERINO, C. . The Impact of NoC Reuse on the Testing of Core-Based Systems. In: IEEE VLSI Test Symposium, 2003, Napa Valley, California. IEEE VTS 2003 Proceedings. Los Alamitos, California: IEEE Computer Society Press, 2003.

75.
COTA, Érika Fernandes ; CARRO, Luigi ; WAGNER, Flávio ; LUBASZEWSKI, M. . Power-aware NoC Reuse on the Testing of Core-based Systems. In: IEEE International Test Conference, 2003, Charlotte, Estados Unidos. International Test Conference 2003 Proceedings. Piscataway, NJ, EUA: IEEE Computer Society Press, 2003. p. 612-621.

76.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Designing for Test MEMs-based Systems. In: IEEE International Mixed-Signal Testing Workshop, 2003, Sevilha. 9th International Mixed-Signal Testing Workshop - IMSTW2003, 2003. p. 104-109.

77.
SAVIOLI, C. E. ; SZENDRODI, C. C. ; CALVANO, José Vicente ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . A Rank-Based Genetic Algorithm for Fault Tolerant Analog Circuit Synthesis. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 142-145.

78.
COTA, Érika Fernandes ; CARRO, Luigi ; LUBASZEWSKI, M. . SoC Benchmarks and System Test Planning: How Much Information is Enough?. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 153-158.

79.
CORRÊA, E. ; CARDOZO, R. ; COTA, Érika Fernandes ; BECK FILHO, A. ; WAGNER, Flávio ; CARRO, Luigi ; SUSIN, Altamiro Amadeu ; LUBASZEWSKI, M. . Testing the Wrappers of a Network on Chip: a Case Study. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 159-163.

80.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . Testing Phase-Locked Loops Using Phase Input Transient Analysis. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 194-197.

81.
AZAÏS, Florence ; LUBASZEWSKI, M. ; NOUET, P. ; RENOVELL, Michel . On the Systhesis of Analog Cascaded Filters with Optimal Test Point Insertion. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 212-216.

82.
BALEN, Tiago Roberto ; SCHREIBER, M. ; AZAÏS, Florence ; LUBASZEWSKI, M. ; RENOVELL, Michel . OBIST Applied to FPAAs: A Case Study. In: IEEE Latin-American Test Workshop, 2003, Natal. 4th IEEE Latin American Test Workshop - LATW2003 - Digest of Papers, 2003. p. 238-242.

83.
CANETTI, Rafael ; LUBASZEWSKI, M. . Designing for test analog signal processors for MEMS-based inertial sensors. In: 3rd IEEE International Workshop on System-on-Chip for Real-Time Applications, 2003. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 2003. p. 251-256.

84.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . Filters Designed for Testability Wrapped on the Mixed-Signal Test Bus. In: IEEE VLSI Test Symposium, 2002, Monterrey. IEEE VLSI Test Symposium. Los Alamitos - CA, USA: IEEE Computer Society Press, 2002.

85.
COTA, Érika Fernandes ; CARRO, Luigi ; LUBASZEWSKI, M. ; ORAIROGLU, A. . Test Planning and Design Space Exploration in a Core-based Environment. In: Design, Automation and Test in Europe Conference, 2002, Paris. Design, Automation and Test in Europe Conference. Los Alamitos - CA, USA: IEEE Computer Society Press, 2002.

86.
GONSALES, A. ; LUBASZEWSKI, M. ; CARRO, Luigi ; RENOVELL, Michel . A New FPGA for DSP Applications Integrating BIST Capabilities. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 76-81.

87.
BEROULLE, V. ; BERTRAND, Y. ; LATORRE, L. ; NOUET, P. ; LUBASZEWSKI, M. ; RIBAS, R. . Testing Resonant Micro-Electro-Mechanical Sensors using the Oscillation-based Test Methodology. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 99-104.

88.
COTA, Érika Fernandes ; CARRO, Luigi ; ORAILOGLU, A. ; LUBASZEWSKI, M. . Generic x Detailed Search for TAM Definition in Core-based Systems. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 160-164.

89.
AZAÏS, Florence ; BERTRAND, S. ; COMPTE, M. ; RENOVELL, Michel ; LUBASZEWSKI, M. . Estimating Static Parameters of A-to-D Converters from Spectral Analysis. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 174-179.

90.
MARQUES, F. S. ; CORREIA, V. P. ; REIS, A. ; PRADO, A. R. ; LUBASZEWSKI, M. . Testability Properties of BDDs. In: SBCCI2002 - 15th Symposium on Integrated Circuits and Systems, 2002, Porto Alegre, RS. SBCCI2002 - 15th Symposium on Integrated Circuits and Systems. Los Alamitos, California: IEEE Computer Society Press, 2002.

91.
COTA, Érika Fernandes ; LUBASZEWSKI, M. . Test Planning and Design Space Exploration in a Core-based Environment. In: SIGDA PhD Forum, 2002, New Orleans, 2002.

92.
AZAÏS, Florence ; BERTRAND, Y. ; CALVANO, José Vicente ; LUBASZEWSKI, M. ; NOUET, P. ; RENOVELL, Michel . Designing Testable Analog Filters with Optimal DfT Insertion. In: IEEE Mixed-Signal Testing Workshop, 2002, Lausanne. IEEE Mixed-Signal Testing Workshop, 2002.

93.
NACUL, A. ; CARRO, Luigi ; JANNER, D. ; LUBASZEWSKI, M. . A BIST Procedure for Analog Mixers in Software Radio. In: SBCCI2001 - 14th Symposium on Integrated Circuits and Systems, 2001, Pirenópolis, Goiás. SBCCI2001 - 14th Symposium on Integrated Circuits and Systems. Los Alamitos, Califórnia: IEEE Computer Society Press, 2001. p. 103-108.

94.
CALVANO, José Vicente ; MESQUITA FILHO, A. C. ; ALVES, V. C. ; LUBASZEWSKI, M. . Filter Sensitivity Analysis Using the TRAM. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop - Digest of Papers, 2001. p. 80-83.

95.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . Designing Testable Networks for Transfer Function Realization. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop - Digest of Papers, 2001. p. 84-87.

96.
CASSOL, L. J. ; BETAT, O. ; CARRO, Luigi ; LUBASZEWSKI, M. . The Sigma-Delta BIST Method Applied to Linear Analog Circuits. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop - Digest of Papers, 2001. p. 126-130.

97.
COURTOIS, B. ; MIR, S. ; CHARLOT, B. ; LUBASZEWSKI, M. . An Analog-Based Approach for MEMS Testing. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop - Digest of Papers, 2001. p. 200-203.

98.
COTA, E. F. ; CARRO, Luigi ; LUBASZEWSKI, M. . A Test Method for Digital Signal Processors. In: 2nd IEEE Latin American Test Workshop, 2001, Cancún. 2nd IEEE Latin American Test Workshop - Digest of Papers, 2001. p. 214-219.

99.
NACUL, A. ; CARRO, Luigi ; JANNER, D. ; LUBASZEWSKI, M. . Testing of RF Mixers with Adaptive Filters. In: IEEE Mixed-Signal Testing Workshop, 2001, Atlanta. 7th IEEE Mixed-Signal Testing Workshop, 2001.

100.
CALVANO, José Vicente ; ALVES, V. C. ; MESQUITA FILHO, A. C. ; LUBASZEWSKI, M. . Synthesizing Testable Electrical Networks with 1st order building blocks. In: IEEE Mixed-Signal Testing Workshop, 2001, Atlanta. 7th IEEE Mixed-Signal Testing Workshop, 2001.

101.
COTA, E. F. ; CARRO, Luigi ; LUBASZEWSKI, M. . An Effective Test Method for Digital Neural Networks. In: INNS-IEEE 2001 International Joint Conference on Neural Networks, 2001, Washington D.C.. INNS-IEEE 2001 International Joint Conference on Neural Networks. Los Alamitos, Califórnia: IEEE Computer Society Press, 2001.

102.
COTA, E. F. ; BRISOLARA, L. ; CARRO, Luigi ; SUSIN, A. ; LUBASZEWSKI, M. . MET: An Embedded Processor for Test Controlling. In: IEEE International Workshop on Testing Embedded Core-based System-Chips, 2001, Marina Del Rey. IEEE International Workshop on Testing Embedded Core-based System-Chips, 2001.

103.
NACUL, A. ; CARRO, Luigi ; JANNER, D. ; LUBASZEWSKI, M. . Built-In Test of Analog Non-Linear Circuits in a SOC Environment. In: XIIIth IFIP VLSI-SOC, 2001, Montpellier. IFIP VLSI-SOC, 2001.

104.
COTA, Érika Fernandes ; CARRO, Luigi ; RENOVELL, Michel ; LUBASZEWSKI, M. ; AZAÏS, Florence ; BERTRAND, Y. . Reuse of Existing Resources for Analog BIST of a Switch Capacitor Filter. In: Design, Automation and Test in Europe Conference - DATE2000, 2000, Paris, França. Design, Automation and Test in Europe Conference and Exhibition 2000. Los Alamitos - CA, USA: IEEE Computer Society Press, 2000. p. 226-230.

105.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Fault Detection Methodology and BIST Method for 2nd Order Butterworth, Chebyshev and Bessel Filter Approximations. In: IEEE VLSI Test Symposium, 2000, Montreal, Canadá. IEEE VLSI Test Symposium Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 2000.

106.
REIS, A. ; PRADO, A. ; LUBASZEWSKI, M. . Identifying Stuck-at Faults with Vertex Precedent BDDs. In: International Workshop on Logic Synthesis, 2000, Dana Point, CA. IEEE IWLS 2000 - International Workshop on Logic Synthesis 2000, 2000. p. 41-50.

107.
KRUG, M. R. ; LUBASZEWSKI, M. ; FERREIRA, J. M. M. ; ALVES, G. C. . Implementing a Self-Checking PROFIBUS Slave. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 4-8.

108.
LIMA, F. G. ; DAVILA, E. ; MORAES, M. ; LUBASZEWSKI, M. ; REIS, Ricardo . A Self-Testing Mask Programmable Matrix using Built-In Current Sensing. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 15-19.

109.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Mixed-Signal Test Bus IEEE 1149.4 Compatible BIST Scheme for Classical 2nd Order Filter Approximations using the Transient Response Analysis Method. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 84-87.

110.
CARRO, Luigi ; RENOVELL, M. ; COTA, E. ; LUBASZEWSKI, M. ; BERTRAND, Y. ; AZAÏS, Florence . On the Temperature Dependencies of Analog BIST. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 88-93.

111.
COTA, E. ; CARRO, Luigi ; LUBASZEWSKI, M. ; VELAZCO, Raoul ; REZGUI, S. . Synthesis of a 8051-like Microcontroller Tolerant to Transient Faults. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 134-139.

112.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . The Use of Macromodels on Op-Amp Circuits Fault Modeling. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 188-192.

113.
CARRO, Luigi ; AGOSTINI, L. ; PACHECO, R. ; LUBASZEWSKI, M. . Using Reconfigurability Features to Break Down Test Costs: a Case Study. In: IEEE Latin-American Test Workshop, 2000, Rio de Janeiro. LATW2000 - 1st Latin-American Test Workshop, 2000. p. 209-214.

114.
REIS, A. ; PRADO, A. ; LUBASZEWSKI, M. . Testability Properties of Vertex Precedent BDDs. In: SBC Symposium on Integrated Circuits and Systems Design, 2000, Manaus. SBCCI2000 - XIII Symposium on Integrated Circuits and Systems Design. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2000.

115.
LIMA, F. G. ; COTA, E. ; CARRO, Luigi ; REIS, Ricardo ; LUBASZEWSKI, M. ; VELAZCO, Raoul ; REZGUI, S. . Designing a Radiation Hardened 8051-like Micro-controller. In: SBC Symposium on Integrated Circuits and Systems Design, 2000, Manaus. SBCCI2000 - XIII Symposium on Integrated Circuits and Systems Design. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2000.

116.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Fault Models and Compact Test Vectors for MOS OpAmp Circuits. In: SBC Symposium on Integrated Circuits and Systems Design, 2000, Manaus. SBCCI2000 - XIII Symposium on Integrated Circuits and Systems Design. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2000.

117.
LIMA, F. G. ; COTA, E. ; CARRO, Luigi ; REIS, Ricardo ; LUBASZEWSKI, M. ; REZGUI, S. ; VELAZCO, Raoul . Designing and Testing a Radiation Hardened 8051-like Micro-controller. In: Military and Aerospace Applications of Programmable Devices and Technologies International, 2000, Laurel - MA, EUA. MAPLD 2000 - Military and Aerospace Applications of Programmable Devices and Technologies International, 2000.

118.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Fault Models and Compact Test Vectors for MOS Opamp Circuits. In: IEEE Mixed-Signal Testing Workshop, 2000, Montpellier, França. IMSTW2000 - IEEE TTTC International Mixed-Signal Testing Workshop, 2000.

119.
ALVES, G. C. ; LUBASZEWSKI, M. ; KRUG, M. R. ; FERREIRA, J. M. M. . An Automated Verfication process based on Scan Techniques. In: Baltic Electronics Conference, 2000, Tallin, Estonia. BEC2000 - 7th Biennial Baltic Electronics Conference, 2000.

120.
CARRO, Luigi ; COTA, E. ; LUBASZEWSKI, M. ; BERTRAND, Y. ; AZAÏS, Florence ; RENOVELL, M. . TI-BIST: A Temperature Independent Analog BIST for Switched-Capacitor Filters. In: IEEE Asian Test Symposium, 2000, Taipei, Taiwan. ATS2000 - IEEE TTTC Asian Test Symposium. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2000.

121.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Testing a PWM Circuit Using Functional Fault Models and Compact Test Vectors for Operational Amplifiers. In: IEEE Asian Test Symposium, 2000, Taipei, Taiwan. ATS2000 - IEEE TTTC Asian Test Symposium. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2000.

122.
REIS, A. ; PRADO, A. ; LUBASZEWSKI, M. . Identifying and Removing Stuck-at Faults with Vertex Precedent BDDs. In: 15th Conference on Design of Circuits and Integrated Systems, 2000, Montpellier. 15th Conference on Design of Circuits and Integrated Systems, 2000.

123.
COURTOIS, B. ; KARAM, J. M. ; MIR, S. ; LUBASZEWSKI, M. ; SZÉKELY, V. ; RENCZ, M. ; POPPE, A. ; HOFMANN, K. ; GLESNER, M. . Design and Test of MEMs. In: IEEE International Conference on VLSI Design, 1999, Goa. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999.

124.
COTA, E. ; KRUG, M. ; SUSIN, A. ; CARRO, Luigi ; LUBASZEWSKI, M. . Autoteste do Microprocessador 8051. In: Iberchip, 1999, ´Lima. Proceedings, 1999.

125.
COTA, E. ; CARRO, Luigi ; LUBASZEWSKI, M. . A Method to Diagnose Faults in Analog Linear Circuits using an Adaptive Tester. In: Design, Automation and Test in Europe Conference, 1999, Munique. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999.

126.
CHARLOT, B. ; MIR, S. ; COTA, E. F. ; LUBASZEWSKI, M. ; COURTOIS, B. . Fault Simulation of MEMs using HDLs. In: Symposium on Design, Test and Microfabrication of MEMS/MOEMS, 1999, Paris. Proceedings, 1999.

127.
COTA, E. F. ; NEGREIROS, Marcelo ; CARRO, Luigi ; LUBASZEWSKI, M. . A New Adaptive Analog Test and Diagnosis System. In: IEEE Instrumentation and Measurement Technology Conference, 1999, Veneza. Proceedings, 1999.

128.
CHARLOT, B. ; MIR, S. ; COTA, E. F. ; LUBASZEWSKI, M. ; COURTOIS, B. . Fault Modeling of Suspended Thermal MEMs. In: Intenational Test Conference, 1999, Atlantic City. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999. p. 319-328.

129.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. . Fault Detection in Systems with 2nd Order Dynamics using Transient Analysis. In: XII Symposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999. p. 110-114.

130.
BASTOS, J. A. ; KUSSLER, J. A. ; CASSOL, L. J. ; LUBASZEWSKI, M. . On-line Testing of a Switching Circuit. In: XII Symposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999. p. 174-177.

131.
COTA, E. F. ; KRUG, M. ; LUBASZEWSKI, M. ; CARRO, Luigi ; SUSIN, A. . Implementing a Self-Testing 8051 Microprocessor. In: XII Symposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1999. p. 202-205.

132.
LUBASZEWSKI, M. ; COTA, E. F. ; COURTOIS, B. . Microsystems Testing: An Approach And Open Problems. In: Design, Automation and Test in Europe Conference - DATE 98, 1998, Paris. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1998. p. 524-528.

133.
VELAZCO-MEDINA, J. ; NICOLAIDIS, M. ; LUBASZEWSKI, M. . An Approach To The On-Line Testing Of Operational Amplifiers. In: Asian Test Symposium - ATS 98, 1998, Cingapura. Proceedings. Singapura: IEEE Computer Society Press, 1998.

134.
LUBASZEWSKI, M. ; RENOVELL, M. ; MIR, S. ; AZAÏS, F. ; BERTRAND, Y. . A Built-In Multi-Mode Stimuli Generator For Analogue And Mixed-Signal Testing. In: XI Brazilian Symposium on Integrated Circuit Design - SBCCI 98, 1998, Búzios. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1998. p. 175-178.

135.
COURTOIS, B. ; KARAM, J. M. ; LUBASZEWSKI, M. ; SZÉKELY, V. ; RENCZ, M. ; KELLY, G. ; ALDERMAN, J. ; MORRISSEY, A. ; HOFMANN, K. ; GLESNER, M. . CAD, CAT and MPW for MEMs. In: Workshop on Synthesis and Systems Integration of Mixed Technologies, 1998, Sendai. Proceedings, 1998.

136.
COURTOIS, B. ; KARAM, J. M. ; LUBASZEWSKI, M. ; SZÉKELY, V. ; RENCZ, M. ; POPPE, A. ; HOFMANN, K. ; GLESNER, M. . Cad Tools And Foundries To Boost Microsystems Development. In: Conference on Low Dimensional Structures and Devices - LDSD 97, 1997, Lisboa. Proceedings, 1997.

137.
RENOVELL, M. ; LUBASZEWSKI, M. ; MIR, S. ; AZAÏS, F. ; BERTRAND, Y. . A Multi-Mode Signature Analyzer For Analog And Mixed Circuits. In: International Conference on Very Large Scale Integration, 1997, Gramado. VLSI: Integrated Systems on Silicon. Londres: Chapmann & Hall, 1997. p. 65-76.

138.
COTA, E. F. ; LUBASZEWSKI, M. ; DOMÊNICO, E. J. . A New Frequency-Domain Analog Test Generation Tool. In: International Conference on Very Large Scale Integration, 1997, Gramado. VLSI: Integrated Systems on Silicon. Londres: Chapmann & Hall, 1997. p. 503-514.

139.
COURTOIS, B. ; KARAM, J. M. ; LUBASZEWSKI, M. ; SZÉKELY, V. ; RENCZ, M. ; HOFMANN, K. ; GLESNER, M. . Cad, Test And Manufacturing Of Microsystems. In: Electronic Circuits and Systems Conference - ECS 97, 1997, Bratislava. Proceedings, 1997.

140.
COTA, E. F. ; LUBASZEWSKI, M. . An Approach To Diagnose Faults In Analog Circuits. In: Congresso da Sociedade Brasileira de Microeletrônica - SBMicro 97, 1997, Caxambu. Proceedings, 1997.

141.
COTA, E. F. ; LUBASZEWSKI, M. . A Symbolic-Based Integrated Tool For Analog Testing. In: X Brazilian Symposium on Integrated Circuit Design - SBCCI 97, 1997, Gramado. Proceedings. Porto Alegre, RS: Palotti, 1997. p. 175-184.

142.
MIR, S. ; LUBASZEWSKI, M. ; KOLARÍK, V. ; COURTOIS, B. . Automatic Test Generation For Maximal Diagnosis Of Linear Analog Circuits. In: ED&TC'96 - European Design and Test Conference, 1996, Paris. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1996. p. 254-258.

143.
COTA, E. F. ; DOMÊNICO, E. J. ; LUBASZEWSKI, M. . Atpg Para Teste de Circuitos Analógicos e Mistos. In: IV Workshop IBERCHIP, 1996, Mar del Plata. Proceedings, 1996. p. 358-367.

144.
FRANCESCONI, F. ; LIBERALI, V. ; LUBASZEWSKI, M. ; MIR, S. . Design Of High-Performance Band-Pass Sigma-Delta Modulator With Concurrent Error Detection. In: International Conference on Electronics, Circuits and Systems - IECES 96, 1996. Proceedings, 1996.

145.
LUBASZEWSKI, M. ; MIR, S. ; PULZ, L. . Abilbo: Analog Built-In Block Observer. In: International Conference on Computer Aided Design - ICCAD 96, 1996, San Jose. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1996. p. 600-603.

146.
SZÉKELY, V. ; RENCZ, M. ; KARAM, J. M. ; LUBASZEWSKI, M. ; COURTOIS, B. . Thermal Monitoring Of Safety-Critical Integrated Systems. In: Asian Test Symposium - ATS 96, 1996, Taiwan. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1996.

147.
LUBASZEWSKI, M. ; BUBADRA, V. . Designing A Cell Library For Boundary Scan Board Unified Bist. In: IX Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI 96, 1996, Recife. Anais, 1996. p. 117-128.

148.
PEREIRA, C. E. ; LUBASZEWSKI, M. ; HALANG, W. . Sistema de Suporte Ao Escalonamento de Tarefas Em Aplicações Em Tempo Real Distribuídas Com Circuito de Deteção Concorrente de Erros. In: IX Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI 96, 1996, Recife. Anais, 1996. p. 141-152.

149.
LUBASZEWSKI, M. ; KOLARÍK, V. ; MIR, S. ; NIELSEN, C. ; COURTOIS, B. . Mixed-Signal Circuits and Boards for High Safety Applications. In: IEEE European Design&Test Conference, 1995, Paris. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1995.

150.
COURTOIS, B. ; LUBASZEWSKI, M. . From Digital to Analog Self-Checking Circuits. In: Mixed Design of VLSI Circuits, 1995. Education of Computer Aided Design of Modern VLSI Circuits, 1995.

151.
KHALED, S. ; KAMINSKA, B. ; COURTOIS, B. ; LUBASZEWSKI, M. . Frequency-based BIST for Analogue Circuits Testing. In: IEEE VLSI Test Symposium, 1995. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1995.

152.
LUBASZEWSKI, M. . Boundary Scan: The Pioneer of Test Standards. In: I IberoAmerican Conference on Microelectronics, 1995, Canela. Proceedings, 1995.

153.
MIR, S. ; LUBASZEWSKI, M. ; LIBERALI, V. ; COURTOIS, B. . Built-In Self Test Approaches for Analogue and Mixed-Signal Integrated Circuits. In: IEEE Midwest Symposium on Circuits and Systems, 1995, Rio de Janeiro. Proceedings, 1995.

154.
LUBASZEWSKI, M. ; MIR, S. ; RUEDA, A. ; HUERTAS, J. . Concurrent Error Detection in Analog and Mixed-Signal Integrated Circuits. In: IEEE Midwest Symposium on Circuits and Systems, 1995, Rio de Janeiro. Proceedings, 1995.

155.
COURTOIS, B. ; LUBASZEWSKI, M. . On-line and Off-line Testing: From Digital do Analog, From Circuits to Boards. In: European Solid State Circuits Conference, 1995, Lille. Proceedings, 1995.

156.
LUBASZEWSKI, M. ; MARZOUKI, M. ; TOUATI, M. . A Pragmatic Test and Diagnosis Methodology for Partially Testable MCMs. In: IEEE MultiChip Module Conference, 1994, Santa Cruz - CA, USA. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1994.

157.
KOLARÍK, V. ; LUBASZEWSKI, M. ; COURTOIS, B. . Designing Self-Exercising Analogue Checkers. In: IEE VLSI Test Symposium, 1994. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1994.

158.
MIR, S. ; KOLARÍK, V. ; LUBASZEWSKI, M. ; NIELSEN, C. ; COURTOIS, B. . Built-In Self-Test and Fault Diagnosis of Fully Differential Analogue Circuits. In: IEEE International Conference on CAD, 1994, Santa Clara - CA, USA. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1994.

159.
LUBASZEWSKI, M. ; COURTOIS, B. . On-line&Off-line, Analogue&Digital, Circuit&Board, Safety&Reliability: How to Solve the Testing Puzzle?. In: IEEE Asia-Pacific Conference on Circuits and Systems, 1994, Taiwan. Proceedings. Los Alamitos - CA, USA: IEEE Computer Society Press, 1994.

160.
LUBASZEWSKI, M. ; COURTOIS, B. . On-line&Off-line, Analogue&Digital, Circuit&Board, Safety&Reliability: How to Solve the Testing Puzzle?. In: Congresso da Sociedade Brasileira de Microeletrônica, 1994, Rio de Janeiro. Anais, 1994.

161.
LUBASZEWSKI, M. ; BUBADRA, V. . Moving from Circuits to UBISTed Systems by means of Boundary Scan Testin. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1994, Gramado. Anais, 1994.

162.
MARZOUKI, M. ; LUBASZEWSKI, M. ; TOUATI, M. . Unifying test and diagnosis of interconnects and logic clusters inpartial boundary scan boards. In: IEEE/ACM International Conference on Computer Aided Design 1993, 1993, Santa Clara, CA, USA. ICCAD-1993 Digest of Papers. Los Alamitos, CA, USA: IEEE Computer Society Press, 1993. p. 654-657.

163.
LUBASZEWSKI, M. ; COURTOIS, B. . ON THE DESIGN OF SELF-CHECKING BOUNDARY SCANNABLE BOARDS. In: International Test Conference, 1992, Baltimore, USA. ITC1992 Proceedings, 1992. p. 372-381.

164.
LUBASZEWSKI, M. . Tramo-O Gerador de Modulos Tranca. In: V SEMINARIO INTERNO DEVMICROELETRONICA-GME/UFRGS, 1989. TRAMANDAI,RS,BRASIL. p. 0-0.

165.
LUBASZEWSKI, M. . Potranca:O Subsistema de Posicionamento do Gerador de Modulos Tranca. In: XVIII ANOS,JORNADAS ARGENTINAS DE INFORMATICA E INVESTIGACION OPERATIVA, 1989. BUENOS AIRES,ARGENTINA. p. 0-0.

166.
LUBASZEWSKI, M. . Potranca:O Subsistema de Posicionamento do Gerador de Modulos Tranca. In: IX CONGRESSO DA SOCIEDADE BRASILEIRA DE COMPUTACAO, 1989. UBERLANDIA,M.G.BRASIL. p. 0-0.

167.
LUBASZEWSKI, M. . A Random Logic Generator Using The Tranca Methodology. In: IV CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRICA, 1989. PORTO ALEGRE,RS,BRASIL. p. 0-0.

168.
LUBASZEWSKI, M. . An Efficient Design Methodology For Standard Cell Circuits.. In: 'INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS '88'-IEEE., 1988. ISCAS1988 Proceedings. HELSINK,FINLANDIA8.. p. 0-0.

169.
LUBASZEWSKI, M. . Tranca: Uma Nova Metodologia Para O Projeto de Circuitos Standard Rell.. In: VIII CONGRESSO DA SOCIEDADE BRASILEIRA DE COMPUTACAO., 1988. RIO DE JANEIRO,RJ,BRASIL. p. 0-0.

170.
LUBASZEWSKI, M. . A Biblioteca de Standard Cells do Projeto Tranca.. In: III CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRONICA, 1988. SAO PAULO,SP,BRASIL. p. 0-0.

171.
LUBASZEWSKI, M. . Uma Ferramenta Para O Projeto de Circuitos Standard Cell.. In: III SIMPOSIO BRASILEIRO DE CONCEPCAO DE CIRCUITOS INTEGRADOS., 1988. GRAMADO,RS,BRASIL. p. 0-0.

172.
LUBASZEWSKI, M. . O Modulo de Posicionamento Relativo do Projeto Tranca. In: XVII ANOS JORNADAS ARGENTINAS DE INFORMATICA E INVESTIGACAO OPERATIVA, 1988. BUENOS AIRES,ARGENTINA. p. 0-0.

173.
LUBASZEWSKI, M. . Concepcao de Um Ci Para Controle Industrial.. In: VII CONGRESSO DA SOCIEDADE BRASILEIRA DE COMPUTACAO., 1987. SALVADOR,BA,BRASIL. p. 0-0.

Resumos expandidos publicados em anais de congressos
1.
TREVISAN, M. ; Amory, A.M. ; Lazzari, Cristiano ; LUBASZEWSKI, M. ; Moraes, F. ; CALAZANS, N. L. V. . Evaluating the Scalability of Test Buses. In: IEEE International Symposium on System-on-Chip 2013, 2013, Tampere, Finlândia. IEEE SOC2013 Proceedings, 2013.

2.
AMORY, Alexandre de Morais ; MORAES, Fernando Gehm ; LUBASZEWSKI, M. . Test Time Reduction Reusing Multiple Processors in a Network-on-Chip Based Architecture. In: Design, Automation and Test in Europe Conference, 2005, Munique. DATE2005 Proceedings. Los Alamitos: IEEE Computer Society Press, 2005.

Resumos publicados em anais de congressos
1.
PETITPREZ, E. ; TARARAM, R. ; RODRIGUES, R. ; Krug, C. ; LUBASZEWSKI, M. . Observation of Submicron Via in Integrated Circuit by Scanning Ion and Electron Microscopy. In: XIII Encontro da SBPMat, 2014, João Pessoa, Brasil. Anais do XIII Encontro da SBPMat, 2014.

2.
BORGES, G. ; Gonçalves, L. F. ; BALEN, T. ; LUBASZEWSKI, M. . Increasing reliability of programmable mixed-signal systems by applying design diversity redundancy. In: 2010 15th IEEE European Test Symposium, 2010, Praga. IEEE 15th ETS Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2010.

3.
LUBASZEWSKI, M. ; COTA, E. . Embedded tutorial test and fault tolerance of networks-on-chip. In: 2010 28th IEEE VLSI Test Symposium, 2010, Santa Cruz. 28th IEEE VTS Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2010.

4.
BALEN, T. ; LUBASZEWSKI, M. . Radiation Effects on Programmable Analog Devices and Mitigation Techniques. In: 2010 IEEE 16th International On-Line Test Symposium (IOLTS), 2010, Corfu. 2010 IEEE IOLTS Proceedings. Los Alamitos - CA, EUA: IEEE Computer Society Press, 2010.

5.
AMORY, Alexandre de Morais ; BRIÃO, Eduardo ; COTA, Érika Fernandes ; LUBASZEWSKI, M. ; MORAES, Fernando Gehm . A Cost-Effective Test Flow for Homogeneous Network-on-Chip: a Case Study. In: IEEE European Test Symposium, 2005, Tallinn. ETS2005 - 10th IEEE European Test Symposium, 2005.

6.
SAVIOLI, C. E. ; SZENDRODI, C. C. ; CALVANO, José Vicente ; LUBASZEWSKI, M. . The Use of Evolutionary Circuits for Designing for Robustness Analog Circuits. In: IEEE International Mixed-Signal Testing Workshop, 2003, Sevilha. 9th International Mixed-Signal Testing Workshop - IMSTW2003, 2003. p. 250-251.

7.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . Designing for Test Butterworth and Chebyshev Low-Pass Filters of Any Order. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 83-85.

8.
CALVANO, José Vicente ; ALVES, V. C. ; LUBASZEWSKI, M. ; MESQUITA FILHO, A. C. . State Model Approach for Analog Fault Modeling. In: IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 86-88.

9.
ALVES, G. C. ; LUBASZEWSKI, M. ; KRUG, M. R. ; FERREIRA, J. M. M. . From Circuit Simulation to Circuit Verification:An Internal Boundary Scan based Solution. In: IEEE European Test Workshop, 2000, Lisboa, Portugal. ETW2000 - IEEE TTTC European Test Workshop, 2000.

10.
LUBASZEWSKI, M. . Bridging A Gap Between Microelectronics And Micromechanics Testing. In: Seventh IEEE Asian Test Symposium, 1998, Cingapura. Proceedings of ATS'98. Los Alamitos - CA, EUA: IEEE Computer Society Press, 1998. p. 513-513.

Apresentações de Trabalho
1.
LUBASZEWSKI, M. . Semiconductor Solutions for the Development of the Internet of Things in Brazil. 2014. (Apresentação de Trabalho/Conferência ou palestra).

2.
LUBASZEWSKI, M. . Soluções em Semicondutores para o Desenvolvimento da Internet das Coisas no Brasil. 2014. (Apresentação de Trabalho/Conferência ou palestra).

3.
LUBASZEWSKI, M. . Internet das Coisas. 2014. (Apresentação de Trabalho/Conferência ou palestra).

4.
MORAES, Marcelo de Souza ; Hervé, Marcos Barcellos ; LUBASZEWSKI, M. . Designing RFID Chips for Test & Security: Towards a Reliable Internet of Things. 2012. (Apresentação de Trabalho/Conferência ou palestra).


Produção técnica
Produtos tecnológicos
1.
LUBASZEWSKI, M. . Micro de 1-bit-Controlador Industrial Integrado. 1988.

Trabalhos técnicos
1.
LUBASZEWSKI, M. . Coordenador de Projeto de Cooperação Internacional com a França: CAPES-COFECUB 337/01 - Prototipação, Verificação e Teste de Sistemas Eletrônicos em Silício. 2001.

2.
LUBASZEWSKI, M. . Coordenador de Projeto de Cooperação Internacional com Portugal : CAPES-ICCTI 016/97 - Especificação, Projeto e Teste de Sistemas Eletrônicos Confiáveis, com Ênfase na Prototipação Rápida para Aplicações em Tempo Real. 1997.

Entrevistas, mesas redondas, programas e comentários na mídia
1.
LUBASZEWSKI, M. . Para CEITEC, Internet das Coisas abre frente para semicondutores. 2014. (Programa de rádio ou TV/Entrevista).

2.
Lubaszewski, M. S. . TVE Reporter - Tecnologia. 2014. (Programa de rádio ou TV/Entrevista).

3.
Lubaszewski, Marcelo . Setor de Tecnologia busca suprir demanda fora do País. 2013. (Programa de rádio ou TV/Entrevista).

4.
Lubaszewski, Marcelo . Ceitec monta estratégia para sair do vermelho até 2018. 2013. (Programa de rádio ou TV/Entrevista).

5.
Lubaszewski, Marcelo . Chip do Boi nacional chega para facilitar o manejo. 2012. (Programa de rádio ou TV/Entrevista).

6.
Lubaszewski, Marcelo . Participação na CeBIT 2012. 2012. (Programa de rádio ou TV/Comentário).

7.
Lubaszewski, Marcelo . Porto Alegre busca áreas do futuro. 2012. (Programa de rádio ou TV/Entrevista).

8.
Lubaszewski, Marcelo . CEITEC investe em novos produtos. 2012. (Programa de rádio ou TV/Entrevista).

9.
Lubaszewski, Marcelo . O Vale do Sulício. 2012. (Programa de rádio ou TV/Entrevista).

10.
Lubaszewski, Marcelo . Videos EDA Cafe - CEITEC S.A.. 2012. (Programa de rádio ou TV/Entrevista).

11.
LUBASZEWSKI, M. . CEITEC conclui design de dois chips. 2011. (Programa de rádio ou TV/Entrevista).

12.
LUBASZEWSKI, M. . Fabricante de Chip Brasileira Anuncia Chip EPC UHF. 2011. (Programa de rádio ou TV/Entrevista).

13.
LUBASZEWSKI, M. . Chip gaúcho vai medir temperatura em cargas. 2011. (Programa de rádio ou TV/Entrevista).

14.
LUBASZEWSKI, M. . CEITEC criará chip para primeiro cliente privado. 2011. (Programa de rádio ou TV/Entrevista).

15.
LUBASZEWSKI, M. . Brazilian Chip Maker Announces EPC UHF Chip. 2011. (Programa de rádio ou TV/Entrevista).


Demais tipos de produção técnica
1.
COTA, E. ; LUBASZEWSKI, M. . Reliability, Availability and Serviceability of Networks-on-Chip. 2009. (Curso de curta duração ministrado/Outra).

2.
LUBASZEWSKI, M. ; COTA, E. . Reliability, Availability and Serviceability of Networks-on-Chip. 2009. (Curso de curta duração ministrado/Outra).

3.
COTA, E. ; LUBASZEWSKI, M. . Test of NoCs and NoC-based Systems-on-Chip. 2009. (Curso de curta duração ministrado/Outra).

4.
Lubaszewski, Marcelo . Test de Circuitos y Sistemas Electrónicos. 2008. (Curso de curta duração ministrado/Especialização).

5.
COTA, E. ; LUBASZEWSKI, M. . Reliability, Availability and Serviceability of Networks-on-Chip. 2008. (Curso de curta duração ministrado/Outra).

6.
COTA, E. ; LUBASZEWSKI, M. . Reliability, Availability and Serviceability of Networks-on-Chip. 2008. (Curso de curta duração ministrado/Outra).

7.
Lubaszewski, Marcelo ; RENOVELL, Michel ; GUPTA, R. . Proceedings SBCCI2008 21st Symposium on Integrated Circuits and Systems Design. 2008. (Editoração/Anais).

8.
KAMINSKA, B. ; Lubaszewski, Marcelo ; Machado da Silva, J. . VLSI Design: Selected Papers from the International Mixed-Signals Testing and GHz/Gbps Test Workshop. 2008. (Editoração/Periódico).

9.
Lubaszewski, Marcelo ; RICHARDSON, A. ; SU, C-C. . Journal of Electronic Testing: Special Issue on Analog, Mixed-Signal and RF Testing. 2007. (Editoração/Periódico).

10.
LUBASZEWSKI, M. . Teste de Circuitos Integrados. 2006. (Curso de curta duração ministrado/Outra).

11.
LUBASZEWSKI, M. ; BALEN, T. ; Schuler, E. ; Carro, L. ; HUERTAS, J. . Effects of Radiation on Analog and Mixed-Signal Circuits. 2005. (Curso de curta duração ministrado/Outra).

12.
Lubaszewski, Marcelo ; CHAMPAC, V. . Journal of Electronic Testing: Special Issue on the First Latin American Test Workshop. 2001. (Editoração/Periódico).



Patentes e registros



Patente

A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos
1.
 FOSTER, D. ; CAMARGO, E. ; COELHO, S. ; SILVA JR., J. L. ; OLIVEIRA, A. ; OLMOS, A. ; LUBASZEWSKI, M. . Mecanismo e Interface de Acesso para Teste Estrutural e Funcional de Circuitos Integrados Mistos e Processos de Teste Estrutural e Funcional de Circuitos Integrados Mistos. 2014, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020140212965, data de depósito: 28/08/2014, título: "Mecanismo e Interface de Acesso para Teste Estrutural e Funcional de Circuitos Integrados Mistos e Processos de Teste Estrutural e Funcional de Circuitos Integrados Mistos" , Instituição de registro:INPI - Instituto Nacional da Propriedade Industrial. Instituição(ões) financiadora(s): CEITEC S.A - Centro Nacional de Tecnologia Eletrônica Avançada.



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
GUNTZEL, J. L. A.; LUBASZEWSKI, M.; LETTNIN, D. V.; JOHANN, M. O.; SANTOS, L. C. V.. Participação em banca de Vinicius dos Santos Livramento. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Integrados. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

2.
JACOBI, R. P.; SUSIN, Altamiro Amadeu; LUBASZEWSKI, M.; WAGNER, Flávio; BRUSAMARELLO, V. J.. Participação em banca de David Cemin. Arquitetura de Agentes Móveis Reconfiguráveis para Redes de Sensores Sem Fio Heterogêneas. 2012. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

3.
LUBASZEWSKI, M.; SILVA, R. E.; CALAZANS, N. L. V.. Participação em banca de Thiago Haupp. Reduction of Energy Consumption in MPSOCS Through Dynamic Frequency Scaling Techniques. 2012. Dissertação (Mestrado em Programa de pós-gradução em ciência da computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

4.
BAMPI, Sérgio; LUBASZEWSKI, M.; WIRTH, Gilson Inácio; REIS, R. A. L.; GOTZ, M.. Participação em banca de Adriano Renner. Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

5.
COTA, Érika Fernandes; Lubaszewski, Marcelo; REIS, R. A. L.. Participação em banca de Anelise Lemke Kologeski. Desenvolvimento de Técnicas Adaptativas para Tolerância a Falhas em Redes Intra-Chip. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

6.
REIS, A.; Lubaszewski, Marcelo; CALAZANS, N. L. V.. Participação em banca de Samuel Nascimento Paliarini. Veasy: um Conjunto de Ferramentas Direcionado aos Desafios da Verificação Funcional. 2011. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

7.
JACOBI, R. P.; Lubaszewski, M. S.; GASPARY, L. P.. Participação em banca de Jean Carlo Hamerski. Desenvolvimento de uma Arquitetura Customizável para Processamento da Pinha TCP/IP em Hardware. 2008. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

8.
Kastensmidt, F. L.; LUBASZEWSKI, M.; Lages, W. F.; SUSIN, Altamiro Amadeu. Participação em banca de Eduardo Luis Rhod. Proposal of Two Solutions to Cope with the Faulty Behavior of Circuits in Future Technologies. 2007. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

9.
LUBASZEWSKI, M.; COSTA, G. R. M.; Roda, V. O. Participação em banca de Henrique Cunha Pazelli. Desenvolvimento de Equipamento de Testes Eletrônicos para Câmera Multiespectral do Satélite CBERS. 2007. Dissertação (Mestrado em Engenharia de Produção) - Universidade de São Paulo.

10.
LUBASZEWSKI, M.; REIS, R. A. L.; FRAGOSO, J. L.. Participação em banca de Milene Händel. Circuitos Aritméticos e Representação Numérica por Resíduos. 2007. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

11.
LUBASZEWSKI, M.. Participação em banca de Luciano Severino de Paula. Projeto de Um Oscilador Controlado por Tensão (VCO) com células de atraso e estudo de Sintetizadores de Freqüência. 2007. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

12.
LUBASZEWSKI, M.; PEREIRA, C. E.; MORAES, Fernando Gehm. Participação em banca de Marcelo de Souza Moraes. STEP: Planejamento, Geração e Seleção de Auto-Teste On-Line para Processadores Embarcados. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

13.
LUBASZEWSKI, M.; BAMPI, Sérgio; WIRTH, Gilson Inácio; CHOI, Jung Hyun. Participação em banca de Daniel Lima Ferrão. Análise de Timing de Circuitos Combinacionais: Abordagens Funcionais e Hierárquicas . 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

14.
LIMA, F. G.; LUBASZEWSKI, M.; GUNTZEL, J. L. A.. Participação em banca de Cristina Meinhardt. Leiautes Regulares. 2006. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

15.
LUBASZEWSKI, M.; RASIA FILHO, Alberto Antonio; BARONE, Dante Augusto Couto; REGINATTO, Romeu; SUSIN, Altamiro Amadeu. Participação em banca de Carla Diniz Lopes. Análise de Sinais de EEG Utilizando a Transformada Wavelet Discreta e as Redes Neurais Aritificiais. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

16.
LUBASZEWSKI, M.; CARRO, Luigi; NOIJE, W. A. M. V.. Participação em banca de Giovani Heriberto Sartori. Estudo e Implementação de Somador com Detecção de Fim de Cálculo para Circuitos Assíncronos. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

17.
LUBASZEWSKI, M.; REORDA, Matteo Sonza; VELAZCO, Raoul; CANETTI, Rafael. Participação em banca de Julio Pérez Acle. Prototipado en FPGAs para inyección de fallas. Aplicación a sistemas distribuidos sobre bus CAN. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidad de la Republica Uruguay.

18.
LUBASZEWSKI, M.; LIMA, F. G.; GUNTZEL, J. L. A.. Participação em banca de Cláudio Carvalho Menezes. Geração Automática de Leiaute Através de Matrizes de Células NAND-MARTELO. 2004. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

19.
LUBASZEWSKI, M.. Participação em banca de Maria da Glória Cataldi Couto Flores. Teste Embarcado de Conversores Analógico-Digitais. 2003. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

20.
LUBASZEWSKI, M.; MORAES, Fernando Gehm; CALAZANS, N. L. V.; VARGAS, F. L.. Participação em banca de Alexandre de Morais Amory. Integração e Avaliação de Técnicas de Teste Baseado em Software no Fluxo de Projetos de SOCs. 2003. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

21.
LUBASZEWSKI, M.; COMBA, J. L. D.; MORAES, Fernando Gehm; GUNTZEL, J. L. A.. Participação em banca de Felipe de Souza Marques. Um Algoritmo Formal para Remoção de Redundâncias. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

22.
LUBASZEWSKI, M.. Participação em banca de Velington de Aquino Neumann. Avaliação dos Circuitos Elétricos Análogos para a Simulação do Comportamento Térmico de Edificações. 2002. Dissertação (Mestrado em Engenharia Mecânica) - Universidade Federal do Rio Grande do Sul.

23.
LUBASZEWSKI, M.. Participação em banca de Roberto Schonhonfen Ribeiro. Implementação do Protocolo TCP/IP para Sistemas de Instrumentação. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

24.
LUBASZEWSKI, M.; JACOBI, R. P.; MARTINS, J. B. S.. Participação em banca de na Cristina Medina Pinto. Um Estudo de Técnicas de Aceleração para Algoritmos de Análise de Timing Funcional Baseados em Geração Automática de Teste. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

25.
LUBASZEWSKI, M.; SUSIN, Altamiro Amadeu; SANTOS, L. C. V.. Participação em banca de Lisane Brisolara de Brisolara. Blade: Um Editor de Esquemáticos Hierárquico voltado à Colaboração. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

26.
LUBASZEWSKI, M.. Participação em banca de Camel Bensebâa. Segmentação de Imagens de Origem Histológica. 1999. Dissertação (Mestrado em Engenharia de Minas, Metalúrgica e de Materiais) - Universidade Federal do Rio Grande do Sul.

27.
LUBASZEWSKI, M.. Participação em banca de André Peres. Definição e Construção de uma Base de Informações de Gerência para UPS. 1999. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

28.
LUBASZEWSKI, M.. Participação em banca de Miriam Noemi Cáceres Villamayor. Estudo da Utilização do Protocolo PROFIBUS para Aplicações com Grande Número de Estações Escravas. 1999. Dissertação (Mestrado em Engenharia de Minas, Metalúrgica e de Materiais) - Universidade Federal do Rio Grande do Sul.

29.
LUBASZEWSKI, M.. Participação em banca de Floriano Menezes Brenner. Uso do PLL como Decodificador FSK para o Desenvolvimento de um Sistema de Rádio Comunicação Digital. 1999. Dissertação (Mestrado em Engenharia de Minas, Metalúrgica e de Materiais) - Universidade Federal do Rio Grande do Sul.

30.
LUBASZEWSKI, M.. Participação em banca de Adão Antônio de Souza Júnior. Desenvolvimento de uma Macrocélula PROFIBUS utilizando Circuitos Programáveis. 1998. Dissertação (Mestrado em Engenharia de Minas, Metalúrgica e de Materiais) - Universidade Federal do Rio Grande do Sul.

31.
LUBASZEWSKI, M.. Participação em banca de Edwan Fernandes Fioravante. Análise de Eficiência de Cobertura de Falhas para Geradores de Padrões de Teste Integrados usando LFSR e Autômato Celular. 1996. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Minas Gerais.

Teses de doutorado
1.
Silva Jr., D. C.; LUBASZEWSKI, M.; COTA, E. F.; CUNHA, A. B.; TORRES, F. S.. Participação em banca de Alair Dias Júnior. Aumentando a Eficiência da Verificação Dinâmica de Propriedades em Sistemas Descritos em Alto Nível de Abstração por Meio da Utilização de Funções de Classificação Heurística Derivadas das Propriedades de Sistema. 2012. Tese (Doutorado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal de Minas Gerais.

2.
SILVA, I. S.; ZEFERINO, C.; BAMPI, Sérgio; Lubaszewski, Marcelo; WIRTH, Gilson Inácio; PEREIRA, C. E.. Participação em banca de Ronaldo Hüsemann. Arquitetura de Co-Projeto Hardware/Software para Implementação de um Codificador de Vídeo Escalável Padrão SVC. 2011. Tese (Doutorado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

3.
Fernandes, A. O.; Lubaszewski, M. S.; Chau, W. J.; Coelho Jr., C. J. N.; Silva Jr., D. C.; Vieira, N. J.. Participação em banca de Fabrício Vivas Andrade. Contribuições para o Problema de Verificação de Equivalência Combinacional. 2008. Tese (Doutorado em Programa de Pós-Graduação em Ciência da Computação - UFMG) - Universidade Federal de Minas Gerais.

4.
Menezes, R. P.; Krug, C.; LUBASZEWSKI, M.. Participação em banca de Gabriel Vieira Soares. Propriedades físico-químicas e características elétricas de estruturas dielétrico/SiC submetidas a diferentes tratamentos térmicos visando a passivação de defeitos eletricamente ativos. 2007. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

5.
Soares Jr., J. N.; LUBASZEWSKI, M.; FABRIS, E. E.; Ritt, E.. Participação em banca de Ricardo Cunha Gonçalves da Silva. Lógica Quaternária de Alto Desempenho e Baixo Consumo para Circuitos VLSI. 2007. Tese (Doutorado em PGMICRO) - Universidade Federal do Rio Grande do Sul.

6.
LUBASZEWSKI, M.; PETRAGLIA, A.; SILVEIRA, F.. Participação em banca de Marcelo Negreiros. Low Cost BIST Techniques for Linear and Non-Linear Analog Circuits. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

7.
LUBASZEWSKI, M.; PETRAGLIA, A.; SCHNEIDER, M. C.. Participação em banca de Eric Ericson Fabris. A Modular and Digitally Programmable Interface Based on Band-Pass Sigma-Delta Modulator for Mixed-Signal Systems-On-Chip. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

8.
LUBASZEWSKI, M.; PETRAGLIA, A.; SILVEIRA, F.. Participação em banca de Adão Antonio de Souza Junior. Digital Approach For The Design of Statistical Analog Data Acquisition On Socs. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

9.
SINENCIO, E. S.; FIGUERAS, J.; RENOVELL, Michel; LUBASZEWSKI, M.; IZQUIERDO, A. P.. Participação em banca de Gloria Huertas Sánchez. Test Basado en Oscilación de Circuitos de Señal Mixta. 2004. Tese (Doutorado em Engenieria Electrónica) - Universidad de Sevilla.

10.
LUBASZEWSKI, M.; PETRAGLIA, A.; SCHNEIDER, M. C.. Participação em banca de Eric Ericson Fabris. A Modular and Digitally Programmable Interface Based on Band-Pass Sigma-Delta for Mixed Signal Systems On Chip. 2004. Tese (Doutorado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

11.
LUBASZEWSKI, M.; VELAZCO, Raoul; BECKER, J.; FOUILLAT, P.. Participação em banca de Fernanda Gusmão de Lima Kastensmidt. Designing Single Event Upset Mitigation Techniques for Large SRAM-based FPGA Components. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

12.
LUBASZEWSKI, M.. Participação em banca de Jung Hyun Choi. Mixed-Signal Analog-Digital Circuits Design on the Pre-Diffused Digital Array Using Trapezoidal Association of Transistors. 2001. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

13.
LUBASZEWSKI, M.. Participação em banca de João Baptista dos Santos Martins. Estimativa de Capacitâncias e Consumo de Potência em Circuitos Combinacionais CMOS no Nível Lógico. 2001. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

14.
LUBASZEWSKI, M.. Participação em banca de José Luís Almada Güntzel. Análise de Timing Funcional de Circuitos VLSI contendo Portas Complexas. 2000. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

15.
LUBASZEWSKI, M.. Participação em banca de Gustavo Ribeiro da Costa Alves. Projecto para o Teste e Depuração com base nas Arquitecturas 1149.1 e P1149.4. 1999. Tese (Doutorado em Doutorado Em Engenharia Electrotécnica e de Comput) - Universidade do Porto.

16.
LUBASZEWSKI, M.. Participação em banca de Luigi Carro. Algoritmos e Arquiteturas para o Desenvolvimento de Sistemas Computacionais. 1996. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

17.
LUBASZEWSKI, M.. Participação em banca de Diego Vázquez García de la Vega. Diseño para Testabilidad y Tolerancia a Fallos en Circuitos Analógicos. 1995. Tese (Doutorado em Engenieria Electrónica) - Universidad de Sevilla.

Qualificações de Doutorado
1.
Fernandes, A. O.; LUBASZEWSKI, M.; Chau, W. J.; Coelho Jr., C. J. N.; Silva Jr., D. C.; Vieira, N. J.. Participação em banca de Fabrício Vivas Andrade. Verificação de Equivalência Incremental de Circuitos Combinacionais Dissimulares Através de Resolverdores de Satisfabilidade. 2007. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Ciência da Computação - UFMG) - Universidade Federal de Minas Gerais.

2.
LUBASZEWSKI, M.; SUSIN, Altamiro Amadeu; WIRTH, G.. Participação em banca de Alessandro Girardi. Automação do Projeto de Módulos CMOS Analógicos Usando Modelos de Associações de Transitores. 2006. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

3.
PIGUET, C.; MADEEN, P. H.; LUBASZEWSKI, M.. Participação em banca de Renato Fernandes Hentschke. New Algorithms for Performance-Driven Placement and Routing of 3D VLSI Circuits. 2006. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

4.
MORAES, Fernando Gehm; SUSIN, Altamiro Amadeu; LUBASZEWSKI, M.. Participação em banca de Edgard de Faria Corrêa. Implicações dos Requisitos de Aplicações de Tempo Real em Sistemas Embarcados baseados em Redes em chips. 2006. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

5.
BAMPI, Sérgio; CARRO, Luigi; LUBASZEWSKI, M.. Participação em banca de André Borin Soares. Exploração do Paralelismo em Arquiteturas para Processamento de Imagens e Video. 2006. Exame de qualificação (Doutorando em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul.

6.
LUBASZEWSKI, M.. Participação em banca de Liane Ludwig Loder. O Sujeito da Aprendizagem na Engenharia Elétrica: um Estudo de Caso fundamentado na Espistemologia Genética. 2006. Exame de qualificação (Doutorando em Educação) - Universidade Federal do Rio Grande do Sul.

Trabalhos de conclusão de curso de graduação
1.
Lages, W. F.; LUBASZEWSKI, M.; SUSIN, Altamiro Amadeu. Participação em banca de Alexandre Machado Maia.Módulo VHDL para Comunicação através de Pacotes UDP. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

2.
LUBASZEWSKI, M.; FABRIS, E. E.. Participação em banca de Marcos Barcellos Hervé.Monitoração Cardíaca Através de um Eletrocardiógrafo Canal Único do tipo Holter. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

3.
LUBASZEWSKI, M.; SCHUCK JUNIOR, A.. Participação em banca de Thiago Mossmann.Sistema de Redução de Ruídos. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

4.
LUBASZEWSKI, M.; PEREIRA, C. E.; SILVA JR., J. M. G.. Participação em banca de Rodrigo Schmidt Allgayer.Controlador Residencial utilizando a Linha Telefonica. 2005. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

5.
LUBASZEWSKI, M.; FABRIS, E. E.; DICK, A. F.. Participação em banca de Christiano Cesa.Sistema de Aquisição de dados para Veículo Automotor. 2005. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

6.
SCHUCK JUNIOR, A.; BARONE, D.; LUBASZEWSKI, M.; SUSIN, Altamiro Amadeu. Participação em banca de Thiago Neves Peres.Desenvolvimento de um Algoritmo Detector de Complexos QRS de um eletrocardiograma baseado na Transformada Wavelet. 2004. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

7.
CARRO, Luigi; LUBASZEWSKI, M.; LISBOA, C. A. L.. Participação em banca de Bruno Bohrer Cozer.Teste Embarcado de Conversores Analógico-digitais de Alta Resolução. 2004. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

8.
LUBASZEWSKI, M.; REIS, R. A. L.; LIMA, F. G.. Participação em banca de Gustavo Neuberger.Desenvolvimento de um Gerador e Otimizador Automático de Núcleos do Código de Correção de Erros Reed-Solomon. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.



Participação em bancas de comissões julgadoras
Concurso público
1.
Lubaszewski, Marcelo. ETMIE2. 2012. Centro Nacional de Tecnologia Eletrônica Avançada S.A..

Avaliação de cursos
1.
LUBASZEWSKI, M.; FRIEDRICH, L. F.. Reconhecimento do Curso de Engenharia da Computação. 2003. Universidade Norte do Paraná.

2.
LUBASZEWSKI, M.; PORTO, Ed. Reconhecimento do Bacharelado em Sistemas de Informação. 2003. Pontifícia Universidade Católica de Goiás.

3.
LUBASZEWSKI, M.; BICHINHO, G. L.. Autorização do Curso de Bacharelado em Sistemas de Informação. 2002. Universidade de Caldas Novas.

4.
LUBASZEWSKI, M.; ROCHA, M. G. B.. Autorização do Curso de Bacharelado em Ciência da Computação. 2001. Faculdade do Descobrimento.

5.
LUBASZEWSKI, M.; TEIXEIRA, C. A. C.. Autorização do Curso de Engenharia de Computação. 2001. Instituto de Estudos Superiores da Amazônia.

6.
LUBASZEWSKI, M.; FRANCO, N. M. B.. Reconhecimento do Curso de Bacharelado em Ciência da Computação. 2001. Universidade Federal de Itajubá.

7.
LUBASZEWSKI, M.; FRANCO, N. M. B.. Autorização do Curso de Licenciatura em Computação. 2000. Instituto Superior de Educação de Brasília.

8.
LUBASZEWSKI, M.. Reconhecimento do Curso de Bacharelado em Ciência da Computação. 2000. Universidade Tiradentes.

Outras participações
1.
LUBASZEWSKI, M.. Programa de Apoio à Pesquisa em Empresas - PAPPE Subvenção - Subgrupo TEC Eletrônica. 2008. Fundação de Amparo à Pesquisa do Estado de Minas Gerais.

2.
LUBASZEWSKI, M.. XIII Seminário Institucional de Iniciação Científica, V Seminário de Extensão e XI Seminário de Integração de Pesquisa e Pós-Graduação da URI. 2007. Universidade Regional Integrada do Alto Uruguai e das Missões.

3.
LUBASZEWSKI, M.. Comissão Externa de Avaliação do Seminário Institucional de Iniciação Científica, Extensão e Pós-Graduação da URI. 2005. Universidade Regional Integrada do Alto Uruguai e das Missões.

4.
LUBASZEWSKI, M.. Comissão Julgadora da Sessão de Engenharia Elétrica e Computação no XVII Salão de Iniciação Científica. 2005. Universidade Federal do Rio Grande do Sul.

5.
LUBASZEWSKI, M.; SCHERER, A. E.; GUTKOSKI, L. C.. Membro da Comissão Externa de Avaliação do Programa PIBIC/CNPq e Representante do CNPq. 2003. Universidade Regional Integrada do Alto Uruguai e das Missões.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
49th DAC - Design Automation Conference. 2012. (Congresso).

2.
ESC Brazil 2012. 2012. (Congresso).

3.
SBCCI - Symposium on Integrated Circuits and System Design. 2012. (Simpósio).

4.
13th IEEE Latin-American Test Workshop.Designing RFID Chips for Test & Security: Towards a Reliable Internet of Things. 2012. (Oficina).

5.
SBC/SBMicro/ACM/IEEE Symposium on Integrated Circuits and System Design - SBCCI.Early Estimation of Wire Length for Dedicated Test Access Mechanisms in Networks-on-Chip based SoCs. 2011. (Simpósio).

6.
XXIV Conference on Design of Circuits and Integrated Systems. International Liaison do DCIS2009. 2009. (Congresso).

7.
IEEE VLSI Test Symposium.Membro do Comitê de Programa do VTS. 2009. (Simpósio).

8.
ACM/IEEE International Symposium on Networks on Chip.Membro do Comitê de Programa do NOCS2009. 2009. (Simpósio).

9.
SBC/SBMicro/ACM/IEEE Sympoisum on Integrated Circuits and Systems Design.Membro do Comitê de Programa do SBCCI2009. 2009. (Simpósio).

10.
XV Congreso Internacional de Ingeniería Eléctrica, Electrónica y de Sistemas - INTERCON. Fabricación y test de circuitos integrados complejos. 2008. (Congresso).

11.
14th IEEE International Mixed-Signals, Sensors and Systems Test Workshop. Membro do Comitê de Programa do IMSTW. 2008. (Congresso).

12.
IEEE 9th Latin American Test Workshop. Program Chair do LATW 2008. 2008. (Congresso).

13.
13th Annual IEEE International Mixed Signals Testing Workshop. Program Chair do IMSTW 2007. 2007. (Congresso).

14.
8th IEEE Latin-American Test Workshop. Program Chair do LATW 2007. 2007. (Congresso).

15.
First International Workshop on Dependable Circuit Design - DECIDE. Analog and Mixed-Signal Programmable Circuits: Radiation Effects and Mitigation. 2007. (Congresso).

16.
12th Annual IEEE International Mixed-Signals Testing Workshop. Program Chair do IMTW 2006. 2006. (Congresso).

17.
The Third International Workshop on Electronic Design, Test & Applications - DELTA 2006. Membro do Comitê de Programa do DELTA. 2006. (Congresso).

18.
11th IEEE European Test Symposium. Membro do Comitê de Programa do ETS. 2006. (Congresso).

19.
II Semana de Engenharia Elétrica da UFBA. Microeletrônica: Tecnologia Estratégica. 2006. (Congresso).

20.
11th International Mixed-Signals Testing Workshop - IMSTW 2005. Membro do Comitê de Programa do IMSTW. 2005. (Congresso).

21.
2nd International Workshop on Electronic Design, Test and Applications. Membro do Comitê de Programa do 2nd IEEE International Workshop on Electronic Design, Test and Applications. 2004. (Congresso).

22.
9th European Test Symposium.Representante da América Latina e Membro do Comitê de Programa do IEEE 9th European Test Symposium. 2004. (Simpósio).

23.
Symposium on Integrated Circuits and Systems Design.Membro do Comitê de Programa do 17th SBC Symposium on Integrated Circuits and Systems Design. 2004. (Simpósio).

24.
VLSI Test Symposium.IEEE VLSI Test Symposium. 2004. (Simpósio).

25.
DELTA2004 - Electronic Design, Test and Applications Workshop.Membro do Comitê de Programa do IEEE DELTA2004 - Electronic Design, Test and Applications Workshop. 2004. (Oficina).

26.
10th International Mixed-Signal Testing Workshop.Publications Chair, Representante da América Latina e Membro do Comitê de Programa do 10th IEEE International Mixed-Signals Testing Workshop. 2004. (Oficina).

27.
5th Latin American Test Workshop.Organization Chair do 5th IEEE Latin American Test Workshop. 2004. (Oficina).

28.
1st IEEE International GHz/Gbps Test Workshop.Publications Chair do 1st IEEE International GHz/Gbps Test Workshop. 2004. (Oficina).

29.
International Test Conference. Participante da International Test Conference. 2003. (Congresso).

30.
Symposium on Integrated Circuits and Systems Design.Membro do Comitê de Programa do 16th SBC Symposium on Integrated Circuits and Systems Design. 2003. (Simpósio).

31.
IEEE 4th Latin American Test Workshop.Coordenador Geral do 4th IEEE Latin American Test Workshop. 2003. (Oficina).

32.
IEEE European Test Workshop 2003.Representante da América Latina e Membro do Comitê de Programa do IEEE European Test Workshop. 2003. (Oficina).

33.
IEEE International Mixed-Signal Test Workshop 2003.Representante da América Latina e Membro do Comitê de Programa do IEEE Internatinal Mixed-Signal Test Workshop 2003. 2003. (Oficina).

34.
VLSI Test Symposium.Participante do IEEE VLSI Test Symposium. 2002. (Simpósio).

35.
Symposium on Integrated Circuits and Systems Design.Membro do Comitê de Programa do 15th SBC Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio).

36.
IEEE 3rd Latin American Test Workshop.Vice General Chair do 3rd IEEELatin American Test Workshop. 2002. (Oficina).

37.
International Mixed-Signal Testing Workshop.Membro do Comitê de Programa do IEEE Mixed-Signal Testing Workshop. 2002. (Oficina).

38.
IEEE TTTC European Test Workshop.Membro do Comitê de Programa do IEEE European Test Workshop. 2002. (Oficina).

39.
SBC Symposium on Integrated Circuits and Systems Design.Tutorials Chair do 14th SBC Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio).

40.
IEEE Latin American Test Workshop.Finance Chair do 2nd IEEE Latin American Test Workshop. 2001. (Oficina).

41.
Symposium on Integrated Circuits and Systems.Finance Chair do 13th Symposium on Integrated Circuits and Systems. 2000. (Simpósio).

42.
IEEE Latin American Test Workshop.Program Chair do 1st IEEE Latin American Test Workshop. 2000. (Oficina).

43.
Symposium on Integrated Circuits and Systems.Program Chair do 12th Symposium on Integrated Circuits and Systems. 1999. (Simpósio).

44.
Symposium on Integrated Circuits and Systems.Program Chair do 11th Symposium on Integrated Circuits and Systems. 1998. (Simpósio).

45.
IEEE Asian Test Symposium.Latin America Representative no IEEE Asian Test Symposium. 1998. (Simpósio).

46.
IEEE VLSI Test Symposium.Painelista Convidado do VLSI Test Symposium. 1998. (Simpósio).

47.
IEEE Asian Test Symposium.Painelista Convidade do Asian Test Symposium. 1998. (Simpósio).

48.
International Conference on VLSI. Finance Chair do IX IFIP International Conference on VLSI. 1997. (Congresso).

49.
Simpósio Brasileiro de Concepção de Circuitos Integrados.Coordenador Geral do X Simpósio Brasileiro de Concepção de Circuitos Integrados. 1997. (Simpósio).

50.
European Design and Test Conference. Membro do Comitê de Programa da European Design and Test Conference. 1996. (Congresso).

51.
Congresso da Sociedade Brasileira de Microeletrônica. Membro do Comitê de Programa do Congresso da SBMicro. 1996. (Congresso).

52.
Design of Integrated Circuits and Systems Conference. Membro do Comitê de Programa da Design of Integrated Circuits and Systems Conference. 1996. (Congresso).


Organização de eventos, congressos, exposições e feiras
1.
LUBASZEWSKI, M. ; ZORIAN, Y. ; VELAZCO, Raoul ; VARGAS, F. L. . 10th Latin American Test Workshop. 2009. (Congresso).

2.
LUBASZEWSKI, M. ; RENOVELL, M. ; GUPTA, R. ; SWART, J. . Chip in the Pampa. 2008. (Congresso).

3.
REIS, R. A. L. ; LUBASZEWSKI, M. . IEEE Computer Society Annual Symposium on VLSI. 2007. (Congresso).

4.
LUBASZEWSKI, M. ; ZORIAN, Y. ; PORTO, I. J. ; CHAMPAC, V. . 6th IEEE Latin American Test Workshop. 2005. (Congresso).

5.
Lubaszewski, Marcelo . 4th IEEE Latin-America Test Workshop - LATW2003. 2003. (Congresso).

6.
Lubaszewski, Marcelo . X Brazilian Symposium on Integrated Circuit Design (SBCCI). 1997. (Congresso).



Orientações



Orientações e supervisões concluídas
Dissertação de mestrado
1.
Lucas Antunes Tambara. Caracterização de Circuitos Programáveis e Sistemas em Chip sob Radiação. 2013. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

2.
Guilherme Schwanke Cardoso. Efeitos da Radiação em amplificadores operacionais CMOS. 2012. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

3.
Marcos Hervé. Métodos de Teste de Redes-em-Chip (NoCs). 2009. Dissertação (Mestrado em Programa de Pós-Graduação em Microeletrônica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

4.
Franco Ripoll Leite. Estudo e Implementação de um Microcontrolador Tolerante à Radiação. 2009. Dissertação (Mestrado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

5.
Jefferson Luiz Bosa. Sistema embarcado para manutenção inteligente em válvulas industriais. 2009. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

6.
Paulo Meirelles. Teste de hardware e software integrados. 2008. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Co-Orientador: Marcelo Soares Lubaszewski.

7.
Carlos Roberto Moratelli. Técnicas para o Projeto de Hardware Criptográfico Tolerante a Falhas. 2007. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

8.
Marcelo de Souza Moraes. STEP: Planejamento, Geração e Seleção de Auto-Teste On-Line para Processadores Embarcados. 2006. Dissertação (Mestrado em Programa de Pós-Graduação em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Marcelo Soares Lubaszewski.

9.
Gustavo Vieira Pereira. Teste da Rede de Interconexões de Field Programmable Analog Arrays. 2005. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

10.
Rubinei Peske Angelo. Implicações do Estilo de Descrição de Códigos VHDL na Testabilidade. 2005. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

11.
Antônio de Quadros Andrade Júnior. Planejamento de Teste de Sistemas baseados em Núcleos de Hardware de Sinal Misto usando BIST. 2005. 0 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

12.
Tiago Roberto Balen. Teste de Dispositivos Analógicos Programáveis. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

13.
Gustavo Hommerding Alt. Controle em Tempo Real de Robôs Através de Rede IP. 2003. 0 f. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Marcelo Soares Lubaszewski.

14.
Janor Araújo Bastos. Teste em Funcionamento de uma Matriz de Chaveamento. 2002. 73 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, . Orientador: Marcelo Soares Lubaszewski.

15.
Alex Rocha Prado. Identificando e Removendo Falhas de Colagem Não Testáveis com o Uso de Vertex Precedent BDDs. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

16.
Eduardo Santos Back. Inserção de Testabilidade em um Núcleo Pré-Projetado de um Microcontrolador 8051 Fonte-Compatível. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, . Orientador: Marcelo Soares Lubaszewski.

17.
Leandro J Cassol. Teste de Sistemas Integrados Utilizando Controladores Específicos. 2002. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

18.
Alex Dias Gonsales. Proposta de uma Nova Arquitetura de FPGA para Aplicações DSP e BIST. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

19.
Margrit Krug. Implementação de Auto-Verificação e Tolerância a Falhas em um Controlador Escravo Profibus. 2000. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

20.
Érika Fernandes Cota. Atpg Para Teste de Circuitos Analógicos e Mistos. 1997. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

Tese de doutorado
1.
Luiz Fernando Gonçalves. Desenvolvimento de um Sistema de Manutenção Inteligente Embarcado. 2011. Tese (Doutorado em Programa de Pós-Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

2.
Tiago Roberto Balen. Efeitos da Radiação em Dispositivos Analógicos Programáveis (FPAAs) e Técnicas de Proteção. 2010. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

3.
Margrit Reni Krug. Aumento da Testabilidade do Hardware com Auxílio de Técnicas de Teste de Software. 2007. 0 f. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Marcelo Soares Lubaszewski.

4.
Alexandre de Morais Amory. Test Logic and Scheduling for Testing Mesh-Based Best-Effort Networks-on-Chip. 2007. 0 f. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

5.
Érika Fernandes Cota. Reuse-based Test Planning for Core-based Systems-on-chip. 2003. 158 f. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

6.
José Vicente Calvano. Geração de Testes e Projeto Visando a Testabilidade de Circuitos Analógicos. 2000. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio de Janeiro, . Co-Orientador: Marcelo Soares Lubaszewski.

7.
Vladimir Kolarík. Test de Circuits Intégrés Analogiques et Mixtes Analogique-Numérique. 1994. Tese (Doutorado em Doutorado Em Microeletrônica) - Institut National Polytechnique de Grenoble, . Co-Orientador: Marcelo Soares Lubaszewski.

Trabalho de conclusão de curso de graduação
1.
Felipe Dal Piva Ely. Sistema de Controle para Aquários. 2007. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

2.
André Beck Kissmann. Uso do Controlador PSOC na Disciplina de Microprocessadores. 2007. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

3.
Élio Augusto Justo de Barros. Sistema Embarcado de Gerenciamento Residencial Via WEB. 2007. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

4.
Alexandre Machado Lima. Módulo VHDL para Comunicação em Pacotes UDP. 2007. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

5.
Franco Ripoll Leite. Sistema de Automação Residencial. 2006. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

6.
Filipe Rissieri Lucini. Máquina para Corte de Couro. 2006. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

7.
Adriano Wichrowski Dalbosco. Projeto de um Amplificador Operacional Integrado CMOS para uso em Fontes de Referência de Tensão do Tipo Bandgap. 2006. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

8.
Fernando Heineck Comiran. Predição de Rádio Enlaces e rotas de Interconexão. 2005. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

9.
Luis Felipe Nilson Cabral. Registrador Móvel de Consumo da Energia Elétrica. 2005. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

10.
Adriano Pegoraro Caye. Desenvolvimento de um Conversor USB-RS232. 2003. 23 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

11.
Guilherme Spies Ullmann. Sinalização Semafórica utilizando Leds. 2003. 30 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

12.
Frederico Guilherme Irigoyen da Costa. Teste de Medidores de Energia Elétrica. 2003. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

13.
Cássio de Vasconcellos Machado. Produção de Capacitores Radiais. 2003. 34 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

14.
Fábio Souto de Azevedo. Compatibilidade Eletromagnética e Segurança Elétrica em Equipamentos de Comunicação de Dados. 2003. 29 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

15.
Rafael Preisig. Estudo de Substituição de uma Fonte de Solda Ponto de uma Máquina Automática de Montagem de Capacitores. 2003. 32 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

16.
Alexander Koval Neto. Manutenção Hospitalar Preventiva. 2003. 44 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

17.
Fábio Medeiros de Carvalho. Desenvolvimento de um Sensor Microcontrolado para Detecção de Correntes de Fuga à Terra em Sistemas de Corrente Contínua. 2003. 57 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

18.
Bruno Bianchi. Desenvolvimento de Firmware para ASIC Controlador de Placa de Cartuchos de uma Impressora Deskjet. 2002. 50 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

19.
André de Oliveira Rosa. Desenvolvimento de Software para Rede de Gerenciamento de Equipamentos de Comunicação de Dados. 2002. 57 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

20.
Walter de Campos Nunes Neto. Implementação de Protocolo de Baixa Velocidade para Placa Conversora de Interfaces. 2002. 44 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

21.
Carlos Augusto Holderbaum Bolsson. Projeto de uma Placa de Comando Microcontrolada. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

22.
Moisés Beck. Bilhetagem Eletrônica: O Equipamento Validador. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

23.
Felipe Ghellar. Elaboração e Aplicação de Testbenches em Sistemas Digitais descritos em VHDL. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

24.
Virgílio Kmetzsch Rosa e Silva. Desenvolvimento de Drivers para o Sistema Linux. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

25.
Leandro Lisboa Penz. Implementação de Roteamento Dinâmico em um Multiplexador E1. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

26.
Alexandre Greff Buaes. Desenvolvimento de Procedimento de Teste Padrão para Teste de Fábrica. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

27.
Tiago Dall´Agnol. Projeto e Desenvolvimento de um Agente SNMP. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

28.
Tiago André Tornquist. Módulo de Telemetria para Ônibus. 2002. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

29.
Teonísio Lüdke. Desenvolvimento de Sistemas de Gerenciamento para Modens. 2001. 30 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

30.
Rafael Garcia Lunes. Implementação de Serviços Internet em Telefonia Móvel. 2001. 25 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

31.
Ronaldo Valiati. Implementação de uma Interface V.35. 2000. 25 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

32.
Fernanda Mathias Capella. Desenvolvimento de Concentrador para Internet. 2000. 41 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

33.
Rafael Zandoná Schneider. Técnica de Proteção Interna para o Microprocessador 8051 em FPGA. 2000. 38 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

34.
Mateus Pacheco Hoffmann. Projeto de Balança Dosadora. 2000. 15 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

35.
Leandro Roberto Lemmertz. Software Monitor Rede Sûr-RS485 e Multiplexador para Centrais Telefônicas Sûr. 1999. 42 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

36.
Juliana Klas. Sistema Supervisório para Processo de Clarificação de Xarope e Preparação de Bebidas. 1998. 24 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

37.
Eduardo Daudt Flach. Livro Eletrônico de Fórmulas para Tintas. 1998. 15 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

38.
Fábio Sidiomar Zamperetti Duarte. Desenvolvimento de um Modem HDSL. 1997. 22 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

39.
Vinícius Bubadra. Controladores de Tráfego. 1996. 38 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. Orientador: Marcelo Soares Lubaszewski.

Iniciação científica
1.
Gabriel de Morais Borges. Tolerância a Falhas baseada em Projeto Diversitário. 2010. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

2.
Fábio Biscáglia Vieria. Injeção de Falhas em Dispositivos Analógicos Programáveis. 2009. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

3.
Marcelo Ienczczak Erigson. Teste de Sistemas em Silício Baseados Em Redes On Chip - Topologia Árvore Gorda (Fat Tree). 2005. 0 f. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

4.
Tiago André Jost. Teste de Dispositivos Reconfiguráveis Analógicos baseado na Análise de Transiente. 2005. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

5.
Diego Fernando Garcia. Desenvolvimento de Ferramenta Computacional Integrada para o Projeto e Teste Simulâneos de Hardware. 2005. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

6.
Fernando Severo de Vasconcellos. Desenvolvimento de um Sistema Integrado Misto Analógico-digital. 2004. 0 f. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

7.
Michael Schreiber. Teste de FPAAs em Tempo Contínuo. 2003. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

8.
Fabiano Toson. Teste de Filtros Analógicos. 2002. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

9.
Rafael Preisig. Teste de Filtros Analógicos. 2002. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

10.
Tiago Roberto Balen. Teste de FPAAs a Capacitor Chaveado. 2002. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

11.
Jáder Alexandre Kussler. Teste e Tolerância a Falhas em uma Matriz de Chaveamento. 1999. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

12.
Leandro J Cassol. Projeto Self-Checking de uma Matriz Crossbar de Comunicação. 1999. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

13.
Elias Di Domênico. Simulação de Falhas em Circuitos Analógicos e Mistos. 1997. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

14.
Paulo Amaro Pawelski. Boundary Scan Analógico com Auto-teste Integrado. 1997. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

15.
Leandro Pulz. Projeto de uma Estrutura de Auto-teste Analógico. 1996. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

16.
Vinícius Bubadra. Projeto de uma Biblioteca de Células Boundary Scan. 1996. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

17.
Cedric Klemm. Circuitos Analógicos Tolerantes a Falhas. 1996. 0 f. Iniciação Científica. (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.

Orientações de outra natureza
1.
Mauro Ricardo Aimi. Apoio Técnico à Instalação e Operacionalização de Laboratório de Prototipação e Testes. 2004. 0 f. Orientação de outra natureza - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Marcelo Soares Lubaszewski.



Inovação



Patente
1.
 FOSTER, D. ; CAMARGO, E. ; COELHO, S. ; SILVA JR., J. L. ; OLIVEIRA, A. ; OLMOS, A. ; LUBASZEWSKI, M. . Mecanismo e Interface de Acesso para Teste Estrutural e Funcional de Circuitos Integrados Mistos e Processos de Teste Estrutural e Funcional de Circuitos Integrados Mistos. 2014, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020140212965, data de depósito: 28/08/2014, título: "Mecanismo e Interface de Acesso para Teste Estrutural e Funcional de Circuitos Integrados Mistos e Processos de Teste Estrutural e Funcional de Circuitos Integrados Mistos" , Instituição de registro:INPI - Instituto Nacional da Propriedade Industrial. Instituição(ões) financiadora(s): CEITEC S.A - Centro Nacional de Tecnologia Eletrônica Avançada.


Projetos de pesquisa


Educação e Popularização de C & T



Entrevistas, mesas redondas, programas e comentários na mídia
1.
LUBASZEWSKI, M. . Para CEITEC, Internet das Coisas abre frente para semicondutores. 2014. (Programa de rádio ou TV/Entrevista).

2.
Lubaszewski, M. S. . TVE Reporter - Tecnologia. 2014. (Programa de rádio ou TV/Entrevista).




Página gerada pelo Sistema Currículo Lattes em 24/11/2014 às 15:41:55