Rede de Colaboração
Diretório de grupos de pesquisa|
Ney Laert Vilar Calazans Concluiu o doutorado em Sciences Appliquées, Groupe Electricité - Université Catholique de Louvain, Bélgica, em 1993. Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1985) e mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1988). Atualmente é Professor Titular da Pontifícia Universidade Católica do Rio Grande do Sul e detém Bolsa de Produtividade em Pesquisa Nível 2 do CNPq. Já publicou 15 artigos em periódicos especializados e 108 trabalhos em anais de eventos. Possui 6 capítulos de livro e 1 livro publicados. Participou do desenvolvimento de 2 softwares. Participou de 13 eventos no exterior e 12 no Brasil. Orientou 2 teses de doutorado e 17 dissertações de mestrado. Co-orientou 1 tese de doutorado, além de ter orientado 40 trabalhos de iniciação científica e 12 trabalhos de conclusão de curso nas áreas de Ciência da Computação, Engenharia de Computação e Engenharia Elétrica. Recebeu 9 prêmios e/ou homenagens. Entre 1994 e 2011 coordenou 18 projetos de pesquisa. Atualmente, participa de 11 projetos de pesquisa e coordena 7 destes. Atua na área de Ciência da Computação, com ênfase em Hardware. Em suas atividades profissionais interagiu com mais de uma centena de colaboradores em co-autorias de trabalhos científicos. Em seu currículo Lattes os termos mais freqüentes na contextualização da produção científica, tecnológica e artístico-cultural são: Microeletrônica, Sistemas Digitais, FPGAs, Prototipação Rápida de Sistemas Digitais, Redes Intra-chip (NoCs), Reconfiguração Dinâmica, Arquiteturas Reconfiguráveis e IP Cores. Seus interesses de pesquisa atuais incluem Comunicação Intra-chip, Sistemas Digitais Não-Síncronos, Sistemas Embarcados e Aplicações em Telecomunicação. Atuou e atua como revisor de artigos submetidos a periódicos tais como IEEE Transactions on Computers, IEEE Transactions on Education, IEEE Transactions on Computer-Aided Design of Circuits and Systems, IEEE Transactions on Parallel and Distributed Systems, Microelectronics Journal, IEDT Electronics Letters e o Journal of Integrated Circuits and Systems. Também atua como revisor em múltiplas conferências de sua área de pesquisa fim.
Última
atualização do currículo em 29/12/2011
Endereço para acessar este CV: http://lattes.cnpq.br/3309342336039521 |
Dados pessoais
| Nome | Ney Laert Vilar Calazans |
| Nome em citações bibliográficas | CALAZANS, N. L. V.; Calazans, N.; Calazans, Ney |
| Sexo | Masculino |
| Endereço profissional | Pontifícia Universidade Católica do Rio Grande do Sul, Faculdade de Informática, Departamento de Fundamentos da Computação. Av. Ipiranga, 6681. Prédio 32, Sala 718 Partenon 90619-900 - Porto Alegre, RS - Brasil Telefone: (51) 33203611 Ramal: 8718 Fax: (51) 33203621 URL da Homepage: http://www.inf.pucrs.br/~calazans |
Formação acadêmica/Titulação
| 1989 - 1993 | Doutorado em Sciences Appliquées Groupe Electricité
.
Université Catholique de Louvain, UCL, Bélgica. Título: State Minimization and State Assignment of Finite State Machines: their relationship and their impact on the implementation, Ano de Obtenção: 1993. Orientador: Anne Marie Anckaert Trullemans. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico ,CNPq ,Brasil . Palavras-chave: Máquinas de Estados Finitas; Codificação de Estados; Minimização de Estados; Codificação Booleana Restrita; Sistemas Digitais; Projeto Automatizado. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos / Especialidade: Microeletrônica. Setores de atividade: Industria Eletro-Eletrônica; Informática. |
| 1985 - 1988 | Mestrado em Computação
.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. Título: CIPREDI: Contribuição Inicial para um Método de Concepção de Circuitos Integrados Pré-difundidos, Ano de Obtenção: 1988. Orientador:  Dante Augusto Couto Barone.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico ,CNPq ,Brasil . Palavras-chave: Microeletrônica; Sistemas Digitais; Circuitos Pré-Difundidos; Gate Arrays. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. Setores de atividade: Industria Eletro-Eletrônica; Informática. |
| 1978 - 1985 | Graduação em Engenharia Elétrica
.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. |
Atuação profissional
| Universidade de São Paulo, USP, Brasil. |
| Vínculo institucional |
| 2008 - Atual | Vínculo: Colaborador, Enquadramento Funcional: Pesquisador, Carga horária: 8 |
| Atividades |
| 2008 - Atual | Atividades de Participação em Projeto, Instituto de Ciências Matemáticas e de Computação, . |
|
Projetos de pesquisa Sistemas Embarcados Críticos: Aplicações em Segurança e Agricultura |
| Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil. |
| Vínculo institucional |
| 1999 - Atual | Vínculo: Celetista, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva. |
| Outras informações | Promovido por merecimento a professor titular, em Outubro de 1999. |
| Vínculo institucional |
| 1993 - 1999 | Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva. |
| Vínculo institucional |
| 1994 - 1998 | Vínculo: Produtividade em Pesquisa, Enquadramento Funcional: Bolsista II-C, Carga horária: 40, Regime: Dedicação exclusiva. |
| Vínculo institucional |
| 1986 - 1993 | Vínculo: Celetista, Enquadramento Funcional: Professor horista, Carga horária: 8 |
| Outras informações | Professor ativo de 08/1986 a 03/1989; Afastado para doutorado no exterior com vínculo e ônus, entre 04/1989 a 10/1993 |
| Atividades |
| 11/2008 - Atual | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010 |
| 08/2007 - Atual | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. Projeto de Bolsa IC financiada pela FAPERGS. Duração: de Ago/2007 a Jul/2009. |
| 05/2007 - Atual | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Projeto FINEP X10GIGA - Transponder OTN 10.7Gbps |
| 01/2006 - Atual | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA |
| 6/2002 - Atual | Direção e administração, Faculdade de Engenharia, Departamento de Engenharia da Computação. |
| Cargo ou função Membro do Colegiado do Curso de Engenharia da Computação. |
| 9/1994 - Atual | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Trabalho Individual II |
| 3/1994 - Atual | Pesquisa e desenvolvimento , Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Linhas de pesquisa Sistemas Digitais e Sistemas Embarcados |
| 2011 - 2015 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa MRM - Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis |
| 2010 - 2015 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Modelagem Abstrata de MPSoCs e Exploração do Espaço de Soluções de Projeto |
| 2010 - 2014 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Sistemas Multiprocessados Integrados: Sincronização, Confiabilidade e Adaptabilidade - CAPES-COFECUB |
| 2011 - 2013 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa ASGARD: Pesquisa e Desenvolvimento de Circuitos Assíncronos e Sistemas GALS Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação |
| 2011 - 2012 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Termo Aditivo PARKS/PUCRS/TA01/2011 - LACP ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos |
| 2010 - 2012 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Redução de Potência em Sistemas Globalmente Assíncronos Localmente Síncronos Baseados em NoCs |
| 2009 - 2012 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa ACÁCIA - Arquiteturas e Circuitos Assíncronos: Comunicação, Infra-estrutura e Aplicações |
| 2011 - 2011 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Geração Automática de Redes Intrachip GALS no Ambiente ATLAS |
| 2010 - 2011 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA |
| 2010 - 2010 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas |
| 2009 - 2010 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011. |
| 01/2007 - 12/2008 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Complementos do Projeto X10GIGA |
| 1/2005 - 12/2008 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste |
| 6/1994 - 06/2007 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Trabalho Individual I |
| 12/2004 - 12/2006 | Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
| Cargo ou função Membro da Comissão Coordenadora do PPGCC. |
| 2/2003 - 12/2006 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Brazil-IP - Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) |
| 7/2004 - 06/2006 | Direção e administração, Faculdade de Informática, . |
| Cargo ou função Membro do Colegiado do Curso de Bacharelado em Ciência da Computação. |
| 6/2003 - 05/2006 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa RICHA - Redes de Interconexão Intra-Chip em Hardware |
| 3/2002 - 12/2005 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Organização de Computadores |
| 3/2000 - 07/2005 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Sistemas Digitais e Arquitetura de Computadores |
| 3/2004 - 6/2004 | Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação. |
| Disciplinas ministradas Laboratório de Organização de Computadores |
| 3/1995 - 3/2004 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Orientação de Dissertação |
| 3/2001 - 2004 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Prototipação, Verificação e Teste de Sistemas Eletrônicos em Silício |
| 8/2000 - 2004 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa PRATA - Prototipação Rápida de Sistemas Digitais: Métodos, Ferramentas e Aplicações |
| 8/2003 - 12/2003 | Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação. |
| Disciplinas ministradas Introdução à Informática |
| 3/2003 - 12/2003 | Ensino, Engenharia de Computação, Nível: Graduação. |
| Disciplinas ministradas Laboratório de Organização de Computadores |
| 3/2002 - 12/2003 | Ensino, Engenharia de Computação, Nível: Graduação. |
| Disciplinas ministradas Circuitos Digitais |
| 1/2002 - 12/2003 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa APSI - Ambiente de Projeto para Sistemas Integrados |
| 9/2000 - 12/2003 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Prototipação Rápida e Computação Reconfigurável |
| 6/2000 - 9/2002 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Projeto de Sistemas VLSI |
| 4/2000 - 9/2002 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS |
| 8/2001 - 7/2002 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Tópicos Especiais em Sistemas Digitais I |
| 04/2001 - 04/2002 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Protótipos de módulos de hardware para ATM - TA 003/01 |
| 3/2001 - 2/2002 | Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
| Cargo ou função Membro da Comissão Coordenadora do PPGCC. |
| 8/2000 - 12/2001 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Laboratório de Organização de Computadores |
| 3/2000 - 12/2001 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Arquitetura de Computadores I |
| 9/1999 - 8/2001 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Projeto SOMASIM - Um Simulador para Sistemas de Monitoração e Controle de Transportes Coletivos Urbanos |
| 9/1998 - 8/2001 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa SHRIMP-I - Implementação e Avaliação de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware |
| 04/2000 - 03/2001 | Atividades de Participação em Projeto, Faculdade de Informática, . |
|
Projetos de pesquisa Multiplexadores digitais de alta velocidade para equipamentos de comunicação de dados - TA 001/00 |
| 8/2000 - 12/2000 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Tópicos Especiais em Sistemas Digitais II |
| 3/2000 - 7/2000 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Organização de Computadores |
| 3/2000 - 7/2000 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Tópicos Especiais em Sistemas Digitais I |
| 3/1999 - 12/1999 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa ADC-SHRIMP - Avaliação de Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign |
| 3/1998 - 12/1999 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Organização de Computadores Laboratório de Organização de Computadores |
| 9/1997 - 12/1999 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Síntese Automatizada e Prototipação de Sistemas VLSI |
| 1/1997 - 12/1999 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa HARDPRO: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados |
| 3/1997 - 8/1999 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Arquitetura e Sistemas Paralelos |
| 7/1999 - 7/1999 | Extensão universitária , Faculdade de Informática, Departamento de Fundamentos da Computação. |
|
Atividade de extensão realizada Dispositivos Programáveis - Arquitetura e Projeto. |
| 8/1997 - 7/1999 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa KROC-PC: compilador occam2 para computadores padrão IBM-PC |
| 6/1997 - 8/1998 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Programação Distribuída e Paralela |
| 9/1996 - 8/1998 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa BOOLE - Codificação Booleana e FPGAs |
| 1/1994 - 1/1998 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Arquitetura de Computadores (nivelamento) |
| 3/1997 - 12/1997 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Organização de Computadores |
| 1/1996 - 9/1997 | Direção e administração, Faculdade de Informática, Mestrado Em Informática. |
| Cargo ou função Coordenador de Curso. |
| 6/1997 - 8/1997 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Projeto VLSI Complexidade de Algoritmos e Otimização |
| 1/1995 - 8/1997 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa PISH: Projeto Integrado de Software/Hardware |
| 4/1996 - 3/1997 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação |
| 3/1994 - 12/1996 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Microprogramação |
| 10/1994 - 9/1996 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Síntese Lógica Seqüencial para FPGAs |
| 5/1996 - 8/1996 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Ferramentas de Projeto Auxiliado por Computador |
| 9/1994 - 8/1996 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Estudo e Implementação de Ferramentas de Síntese Lógica de FPGAs |
| 3/1996 - 7/1996 | Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação. |
| Cargo ou função Membro da Comissão de Promoção de Professores. |
| 3/1996 - 5/1996 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Lógica e Teoria da Computação |
| 4/1995 - 3/1996 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa Análise de Desempenho de Métodos Computacionais de Otimização de Projeto de Processos Químicos |
| 3/1994 - 12/1995 | Direção e administração, Faculdade de Informática, Mestrado Em Informática. |
| Cargo ou função Membro da Comissão Coordenadora do Curso de Mestrado em Informática. |
| 6/1995 - 9/1995 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Sistemas de Computação II |
| 7/1994 - 6/1995 | Atividades de Participação em Projeto, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. |
|
Projetos de pesquisa O Problema de Codificação Booleana: métodos e ferramentas |
| 3/1994 - 5/1995 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Informática Teórica |
| 1/1994 - 12/1994 | Direção e administração, Faculdade de Informática, Centro de Informática. |
| Cargo ou função Coordenador do Centro de Informática. |
| 3/1994 - 7/1994 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Programação de Sistemas (Curso de Especialização) |
| 3/1994 - 5/1994 | Ensino, Ciência da Computação, Nível: Pós-Graduação. |
| Disciplinas ministradas Sistemas de Engenharia |
| 11/1993 - 3/1994 | Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação. |
| Cargo ou função Membro da Comissão de Implantação do Programa de Mestrado em Informática. |
| 8/1986 - 12/1988 | Ensino, Bacharelado Em Informática, Nível: Graduação. |
| Disciplinas ministradas Organização de Computadores |
| Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. |
| Vínculo institucional |
| 1988 - 1989 | Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro Pesquisador, Carga horária: 40 |
| Vínculo institucional |
| 1985 - 1988 | Vínculo: Colaborador, Enquadramento Funcional: Assistente de Pesquisa, Carga horária: 20 |
| Vínculo institucional |
| 1980 - 1984 | Vínculo: Colaborador, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20 |
| Atividades |
| 3/1988 - 3/1989 | Serviços técnicos especializados , Instituto de Informática, Departamento de Informática Aplicada. |
|
Serviço realizado Projeto SID-Microeletrônica - Desenvolvimento de CAD para CIs. |
| 9/1985 - 3/1988 | Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. |
|
Linhas de pesquisa Microeletrônica |
| 3/1982 - 3/1984 | Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. |
|
Linhas de pesquisa Microeletrônica |
| 9/1980 - 3/1982 | Pesquisa e desenvolvimento , Centro de Processamento de Dados, Núcleo de Atendimento Ao Usuário Nau. |
|
Linhas de pesquisa Projeto NAVSAT Navegação por Satélite - Marinha do Brasil |
| Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul, FAPERGS, Brasil. |
| Vínculo institucional |
| 1999 - 2002 | Vínculo: Colaborador, Enquadramento Funcional: Membro de Comitê Assessor, Carga horária: 1 |
| Atividades |
| 12/1999 - 3/2002 | Serviços técnicos especializados , Conselho Técnico Administrativo, Comitê de Matemática, Estatística e Computação. |
|
Serviço realizado Membro de Comitê Assessor. |
| Digitel S A Indústria Eletrônica, DIGITEL, Brasil. |
| Vínculo institucional |
| 1985 - 1985 | Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento, Carga horária: 30 |
| Vínculo institucional |
| 1984 - 1984 | Vínculo: Estagiário, Enquadramento Funcional: Estagiário de Pesquisa e Desenvolvimento, Carga horária: 20 |
| Atividades |
| 1/1985 - 9/1985 | Serviços técnicos especializados , Pesquisa e Desenvolvimento, Grupo de Videotexto. |
|
Serviço realizado Desenvolvimento de Equipamento de Videotexto. |
| 4/1984 - 12/1984 | Estágios , Pesquisa e Desenvolvimento, Grupo de Videotexto. |
|
Estágio realizado Desenvolvimento de Equipamento de Videotexto. |
Linhas de Pesquisa
| 1. | Sistemas Digitais e Sistemas Embarcados |
| Objetivos: Desnvolver métodos e técnicas de projeto de circuitos e sistemas integrados, implementar e validar tais sistemas e empregar os mesmos na construção de aplicações de áreas selecionadas. Aplicar técnicas específicas para projetar e construir sistemas embarcados em áreas selecionadas.. Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos / Especialidade: Microeletrônica. Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações. Palavras-chave: Sistemas Digitais; Sistemas Embarcados; Circuitos Assíncronos; Circuitos Digitais. |
| 2. | Projeto NAVSAT Navegação por Satélite - Marinha do Brasil |
| 3. | Microeletrônica |
| 4. | Microeletrônica |
Projetos de Pesquisa
| 2011 - 2015 | MRM - Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis |
| Descrição: O presente projeto de pesquisa endereça três dos múltiplos eixos de pesquisa necessários à manutenção do passo de evolução da sociedade da informação. Primeiro, pesquisa-se o processo de projeto e verificação de dispositivos eletrônicos complexos. Segundo, aborda-se o desenvolvimento de abstrações de uma certa classe, a de aplicações de realidade aumentada. Terceiro, investiga-se a usabilidade de produtos móveis dotados de sistemas integrados multiprocessados (em inglês, multiprocessor systems on chip ou MPSoCs) e executando aplicações de realidade virtual.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 36) / Mestrado acadêmico ( 28) / Doutorado ( 15) . Integrantes: César Augusto Missio Marcon - Integrante / Fabiano Passuelo Hessel - Integrante / Guido Costa Souza de Araújo - Integrante / Fernando Gehm Moraes - Integrante / Sandro Rigo - Integrante / Marcio Sarroglia Pinho - Integrante / Milene Selbach Silveira - Integrante / Renata Vieira - Integrante / Rodolfo Jardim de Azevedo - Integrante / Alberto Barbosa Raposo - Integrante / Clarisse Sieckenius de Souza - Integrante / Hugo Fuks - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra.. |
| 2011 - 2013 | ASGARD: Pesquisa e Desenvolvimento de Circuitos Assíncronos e Sistemas GALS |
| Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Mestrado acadêmico ( 4) / Doutorado ( 3) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.Número de orientações: 7. |
| 2011 - 2013 | Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação |
| Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.
. Situação: Em andamento; Natureza: Desenvolvimento. Alunos envolvidos: Graduação ( 5) . Integrantes: Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Teracom Telemática Ltda. - Datacom (nome fantasia) - Cooperação.. |
| 2011 - 2012 | Termo Aditivo PARKS/PUCRS/TA01/2011 - LACP |
| Descrição: O projeto em questão consiste na pesquisa e no desenvolvimento, em linguagem C, do protocolo LACP (Link Aggregation Control Protocol), para ser utilizado nos produtos de rede da Parks SA Comunicações Digitais. Este protocolo, como o próprio nome descreve, tem por objetivo permitir a agregação de dois ou mais links físicos ethernet em um único link lógico. Através deste mecanismo, é possível aumentar a largura de banda total de uma conexão, bem como prover redundância (proteção) na eventualidade de falha de algum dos links físicos. O protocolo é definido na norma 802.3ad do IEEE e é principalmente utilizado em switches ethernet de média a grande capacidade. Não há uma especificação formal de sua implementação, o que justifica este trabalho de pesquisa.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 5) . Integrantes: César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro.Número de orientações: 2. |
| 2011 - 2012 | ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos |
| Descrição: Este trabalho propõe o domínio do processo de projeto de componentes específicos para o projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar um fluxo de projeto pré-estabelecido para estender a biblioteca ASCEnD para uma nova tecnologia, mais avançada que aquela empregada anteriormente, STMicroelectronics 65nm. Essa biblioteca consiste de um conjunto de células que habilitam o projeto mais eficiente de circuitos integrados assíncronos. Diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 1) / Doutorado ( 1) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 1. |
| 2011 - 2012 | DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos |
| Descrição: Este trabalho propõe o domínio do processo de especificação de códigos DI para uso no projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado consiste em estudar tais códigos em abrangência e em profundidade. Para um conjunto selecionado de códigos DI voltados para um conjunto específico de aplicações alvo, criar-se-ão projetos de circuitos de base para a geração, detecção e decodificação de palavras de código DI. Realizar-se-á uma avaliação extensiva dos compromissos de desempenho associados a cada código estudado, envolvendo itens como a eficiência dos códigos selecionados, a área de circuito exigida pelos processos de geração, detecção e decodificação, a latência destes processos de manipulação de palavras de código e a potência associada ao uso dos códigos DI.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 1) / Doutorado ( 1) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.. |
| 2011 - 2011 | Geração Automática de Redes Intrachip GALS no Ambiente ATLAS |
| Descrição: O presente projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de geração automática de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados. O trabalho proposto está vinculado a projeto anterior (2010), onde se identificaram as necessidades de desenvolvimento de software e se fez um estudo, seguido do projeto da estrutura de software a implementar.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 2) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa. Número de produções C, T & A: 1 / Número de orientações: 1. |
| 2010 - 2015 | Modelagem Abstrata de MPSoCs e Exploração do Espaço de Soluções de Projeto |
| Descrição: O presente projeto investiga o contexto de pesquisa e desenvolvimento de métodos e ferramentas para o projeto, verificação e implementação de MPSoCs com multiprocessamento homogêneo baseados em arquiteturas de comunicação intrachip do tipo NoC.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 1) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 2. |
| 2010 - 2014 | Sistemas Multiprocessados Integrados: Sincronização, Confiabilidade e Adaptabilidade - CAPES-COFECUB |
| Descrição: O presente projeto compreende três objetivos específicos: (i) o estabelecimento de uma infra-estrutura de MPSoCs e sincronização; (ii) a investigação de mecanismos de detecção e correção de erros em dados que trafegam em NoCs; e (iii) a pesquisa sobre a auto-adaptabilidade de tarefas em MPSoCs.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico ( 10) Doutorado ( 8) . Integrantes: Marcelo Soares Lubaszewski - Integrante / Fernanda Lima Kastensmidt - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.Número de orientações: 3. |
| 2010 - 2012 | Redução de Potência em Sistemas Globalmente Assíncronos Localmente Síncronos Baseados em NoCs |
| Descrição: Este trabalho propõe a investigação, proposta e avaliação de mecanismos de redução de potência em sistemas GALS que utilizam NoCs como infraestrutura de comunicação. Discute-se ainda nesta Seção trabalhos relacionados e a infraestrutura disponível e já desenvolvida no escopo deste trabalho, seja no mestrado de um dos envolvidos, seja durante o primeiro ano de pesquisa do doutorado do mesmo.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 1) . Integrantes: Julian José Hilgemberg Pontes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 2 / Número de orientações: 3. |
| 2010 - 2011 | PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011. |
| Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. Situação: Concluído; Natureza: Desenvolvimento. Alunos envolvidos: Graduação ( 5) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.Número de orientações: 1. |
| 2010 - 2011 | BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA |
| Descrição: Este trabalho propõe o domínio do processo de projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar a ambiente Balsa de projeto de circuitos assíncronos. Trata-se de um ambiente elaborado pelo grupo de pesquisa em circuitos assíncronos da Universidade de Manchester (Inglaterra) ao longo de várias décadas, conforme detalhado no corpo do documento. Em um primeiro momento, diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico. Para efetivar a conexão entre as descrições de alto nível do ambiente BALSA e as bibliotecas de células necessárias a implementar o circuito integrado, empregar-se-á uma biblioteca de componentes específicos para o projeto de circuitos assíncronos, um trabalho já iniciado pelo grupo de pesquisa do proponente deste projeto. Esta biblioteca será integrada ao ambiente Balsa.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 1) / Doutorado ( 1) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 3 / Número de orientações: 1. |
| 2010 - 2010 | ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas |
| Descrição: O projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de projeto e verificação de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Doutorado ( 1) . Integrantes: Ismael Luís Heinen - Integrante / Ney Laert Vilar Calazans - Coordenador. . |
| 2009 - 2012 | ACÁCIA - Arquiteturas e Circuitos Assíncronos: Comunicação, Infra-estrutura e Aplicações |
| Descrição: Este trabalho tem como alvo o estudo de sistemas não-síncronos em geral, o estudo de
comunicação intrachip em particular e a aplicação dos conceitos desenvolvidos à resolução de problemas práticos. O contexto da pesquisa proposta envolve, além de (i) sistemas digitais não-síncronos, (ii) a modelagem e implementação de SoCs multiprocessados (em inglês, Multiprocessor Systems on Chip ou MPSoCs) e (iii) projeto e desenvolvimento de aplicações de áreas específicas. Duração: de Março/2009 a Fevereiro/2012.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Mestrado acadêmico ( 5) / Doutorado ( 3) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 8 / Número de orientações: 12. |
| 2008 - 2013 | Sistemas Embarcados Críticos: Aplicações em Segurança e Agricultura |
| Descrição: Projeto Submetido ao CNPq Edital N º 15/2008 MCT/CNPq/FNDCT/CAPES/FAPEMIG/FAPERJ/FAPESP - INSTITUTOS NACIONAIS DE CIÊNCIA E TECNOLOGIA. A criação de um Instituto de Sistemas Embarcados Críticos é proposta neste projeto. O objetivo geral desse instituto é elevar o nível de conhecimento, competência e qualidade no país sobre o desenvolvimento desse tipo de sistema, considerando que se trata de tecnologia importante para apoiar o desenvolvimento de áreas estratégicas do país, como a do meio ambiente, a de segurança e defesa e a de agricultura. Duração: de Dezembro/2008 a Novembo/2013. O projeto inclui 66 professores pesquisadores de diversas instituições. Apenas alguns destes são listados aqui.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 12) / Mestrado acadêmico ( 76) / Doutorado ( 40) . Integrantes: Eduardo Augusto Bezerra - Integrante / César Augusto Missio Marcon - Integrante / Fabiano Passuelo Hessel - Integrante / Avelino Francisco Zorzo - Integrante / José Carlos Maldonado - Coordenador / Eduardo do Valle Simões - Integrante / Eduardo Marques - Integrante / Fernando Santos Osório - Integrante / Soraia Raupp Musse - Integrante / Isabel Harb Mansour - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Ministério da Ciência e Tecnologia - Auxílio financeiro.. |
| 2008 - 2010 | PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010 |
| Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. Situação: Concluído; Natureza: Desenvolvimento. Alunos envolvidos: Graduação ( 5) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro.. |
| 2007 - 2009 | Projeto FINEP X10GIGA - Transponder OTN 10.7Gbps |
| Descrição: Com a crescente demanda por canais de comunicação de banda-larga, os provedores de serviço e as empresas desenvolvedoras de equipamentos precisam gerar soluções que suportem cada vez mais banda com um menor custo. Os enlaces de fibra ótica devem suportar taxas de 10Gbps ou superiores, e novas técnicas são necessárias para suprir esta expectativa e seu crescimento futuro. O projeto visa desenvolver um transponder capaz de transmitir sinais SDH e Gigabit Ethernet sobre redes do tipo Open Transport Network (OTN) com enlaces óticos de longas distâncias. O transponder será utilizado como um equipamento complementar ou integrado aos produtos da TERACOM, agregando funcionalidades que atualmente dependem da importação de equipamentos complementares. Através de um trabalho com múltiplas Instituições Científicas e Tecnológicas (ICTs), pretende-se desenvolver e dominar as tecnologias de: (1) Funções para transporte de sinais Gigabit Ethernet (GbE) e SDH sobre redes OTN, conforme recomendação G.709 do ITU-T e empregando tecnologia de FPGAs; (2) Transceptores óticos 10Gbps com amplificador de potência integrado; (3) Software embarcado para gerência de redes OTN. O valor total do projeto é de R$ 1.057.773,08. A FINEP aporta para este projeto o valor de R$ 717.773,08 (parcela inicial de R$ 537.880,00, e segunda parcela de 179.893,08), e a TERACOM R$ 340.000,00. Participam deste projeto a empresa TERACOM Telemática Ltda., a ICT executora, Pontifícia Universidade do Rio Grande do Sul PUCRS, coordenado pelo Professor Fernando Gehm Moraes, e as ICTs co-executoras: Instituto Atlântico (Fortaleza CE) e a Universidade Federal do Ceará UFC/DETI/LESC. A duração do projeto é de 24 meses.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 8) / Mestrado acadêmico ( 2) . Integrantes: Guilherme Montez Guindani - Integrante / Carlos Alberto Petry - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática Ltda. - Datacom (nome fantasia) - Auxílio financeiro.. |
| 2007 - 2008 | Complementos do Projeto X10GIGA |
| Descrição: Termo Aditivo TA01/2007 estabelecido dentro do dentro do Convênio celebrado entre a PUCRS e a TERACOM TELEMÁTICA Ltda em 24 de abril de 2002. Termo Aditivo coordenado por Ney Laert Vilar Calazans. Financiamento da TERACOM TELEMÁTICA Ltda de R$168.000,00. Duração de Jan/2007 a Dez/2008.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) . Integrantes: Jeferson Camargo de Oliveira - Integrante / Roberto Germani Paiva - Integrante / Frederico Ferlini - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Teracom Telemática Ltda. - Datacom (nome fantasia) - Auxílio financeiro.. |
| 2007 - 2008 | Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. Projeto de Bolsa IC financiada pela FAPERGS. Duração: de Ago/2007 a Jul/2009. |
| Descrição: O projeto possui como objetivos estratégicos: (1) contribuir para a pesquisa em NOCs em geral. tais como a implementação de NoCs não-síncronas. (2) disponibilizar ao grupo de pesquisa GAPH um conjunto coerente de conhecimentos sobre o desenvolvimento de sistemas GALS e circuitos assíncronos em geral e sobre NoCS usando os princípios de tais sistemas em particular. (3) também, visa-se disponibilizar métodos e ferramentas que dêem suporte ao desenvolvimento de sistemas GALS, bem como um conjunto de quantificações que possam justificar o emprego destas abordagens.
Projeto vinculado a bolsa BIC da FAPERGS, prestando apoio a trabalhos de mestrado e doutorado em andamento.Duração de Ago/2007 a Jul/2009.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Mestrado acadêmico ( 1) / Doutorado ( 2) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Número de produções C, T & A: 2 / Número de orientações: 4. |
| 2006 - 2009 | Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA |
| Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. Situação: Concluído; Natureza: Desenvolvimento. Alunos envolvidos: Graduação ( 8) / Mestrado acadêmico ( 4) . Integrantes: Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Teracom Telemática Ltda. - Datacom (nome fantasia) - Auxílio financeiro. Número de produções C, T & A: 2. |
| 2006 - 2008 | Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste |
| Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 495/06. O objetivo estratégico é estabelecer uma cooperação entre o CPGCC (PUCRS), PPGC (UFRGS) e o PPGEE (UFRGS) com o LIRMM da Universidade de Montpellier (França), no período 2006-2008. A finalidade desta cooperação é implantar um programa de pesquisa e de formação de recursos humanos no campo prioritário da Microeletrônica, mais particularmente no campo de projeto de sistemas computacionais complexos - SoCs. São quatro são os objetivos específicos a serem atingidos: (1) Estabelecimento de uma rede temática de grupos de pesquisa na área de reconfiguração e teste de SoCs interconectados por redes intra-chip (NoCs). Visa-se a pesquisa de técnicas para o atendimento à qualidade de serviço em NoCs, e satisfazer requisitos de tráfego típicos das atuais aplicações - alta vazão e paralelismo. No tema de reconfiguração o objetivo é prover mecanismos de reconfiguração de grão-grande, de forma a prover mecanismos de substituição de núcleos em tempo de execução, possibilitando reduzir a área em silício, e por conseqüência o seu custo. No tema de teste o objetivo é desenvolver técnicas de teste de sistemas embarcados, que tenham a conexão entre os seus núcleos feita por uma rede intra-chip. (2) Identificação de competências, recursos e talentos associados aos quatro grupos. (3) Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc. (4) Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 4) . Integrantes: Fabiano Passuelo Hessel - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Sergio Bampi - Integrante / Marcelo Soares Lubaszewski - Integrante / Michel Renovell - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Érika Fernandes Cota - Integrante / Gilles Sassatelli - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.. |
| 2003 - 2006 | RICHA - Redes de Interconexão Intra-Chip em Hardware |
| Descrição: CTINFO / Chamada 11/2002 - Programa de Pesquisa e Desenvolvimento para Capacitação de Pequenos Grupos Acadêmicos - PDPG - TI - Processo CNPq no. 55.0009/03-5
Os objetivos do projeto são: (i) pesquisar e desenvolver técnicas de projeto de núcleos de propriedade intelectual; (ii) pesquisar e desenvolver redes de conexão parametrizáveis para os núcleos.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 4) / Especialização ( 0) / Mestrado acadêmico ( 2) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Aline Vieira de Mello - Integrante / Leandro Heleno Möller - Integrante / Vitor Moscon da Rosa - Integrante / Thiago Wustro Wertonge - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro. Número de produções C, T & A: 6 / Número de orientações: 1. |
| 2003 - 2006 | Brazil-IP - Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s) |
| Descrição: Projeto submetido originalmente à Chamada Conjunta SEPIN/MCT-FINEP-CNPq 1/2002. Número do Processo CNPq 552078/02-6. O principal objetivo deste projeto é o estabelecimento de uma metodologia bem definida para o projeto de núcleos de propriedade intelectual (IPs) e o aumento da divulgação para a comunidade acadêmica, sobretudo para estudantes de graduação e pós-graduação, dos temas do projeto. Estes incluem o projeto a validação, a síntese e a prototipação de IPs. Este esforço está sendo realizado no contexto de um consórcio que inclui 8 instituições brasileiras, com o suporte do MCT e do CNPq. Além de prover treinamento na tecnologia de IPs, o consórcio irá disponibilizar módulos IP, e a plataforma Fênix, voltada para servir de base à implementação de aplicações sem fio.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 4) / Especialização ( 0) / Mestrado acadêmico ( 2) / Mestrado profissionalizante ( 0) / Doutorado ( 1) . Integrantes: Ricardo Pezzuol Jacobi - Integrante / Edna Natividade da Silva Barros - Coordenador / Manoel Eusébio de Lima - Integrante / Edson Ifarraguirre Moreno - Integrante / Luigi Carro - Integrante / Altamiro Amadeu Susin - Integrante / Wang Jiang Chau - Integrante / Taciano Ares Rodolfo - Integrante / Alessandro Noriaki Ide - Integrante / Guido Costa Souza de Araújo - Integrante / Elmar Uwe Kurt Melcher - Integrante / Diógenes Cecílio da Silva Jr - Integrante / Cristiano Coral Riva - Integrante / Giovani Zucolotto - Integrante / Karine de Pinho Peralta - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro. Número de produções C, T & A: 28 / Número de orientações: 2. |
| 2002 - 2003 | APSI - Ambiente de Projeto para Sistemas Integrados |
| Descrição: Edital 003/2001 PROADI - processo FAPERGS no.
Os objetivos específicos deste projeto são:
1. Desenvolver uma arquitetura alvo e um modelo de representação de projeto que permita a concepção modular, escalar e flexível afim de permitir a síntese de sistemas multiprocessadores em um único chip.
2. Definir um fluxo de projeto que permita sintetizar uma sistema heterogêneo especificado no nível sistema e gerar uma arquitetura multiprocessador em um único o chip.
3. Definir e implementar um conjunto de métodos e ferramentas que realizem a metodologia proposta.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Fabiano Passuelo Hessel - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro. Número de produções C, T & A: 4. |
| 2001 - 2004 | Prototipação, Verificação e Teste de Sistemas Eletrônicos em Silício |
| Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 337/01.
Quatro são os objetivos principais a serem atingidos por este projeto de cooperação:
1. Estabelecimento de uma rede temática de grupos de pesquisa na área de projeto, verificação e teste de sistemas eletrônicos em silício.
2. Identificação de competências, recursos e talentos associados aos quatro grupos de forma a evidenciar as possíveis sinergias da cooperação.
3. Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área científica acima definida, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc.
4. Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais destinadas a facilitar a transferência de tecnologia para a indústria e serviços deste importante setor econômico. . Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Renato Perez Ribas - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Marcelo Soares Lubaszewski - Coordenador / Vladimir Castro Alves - Integrante / Federico Gálvez-Durand Besnard - Integrante / Michel Renovell - Integrante / Yves Bertrand - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Christian Dufaza - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro. Número de produções C, T & A: 7 / Número de orientações: 2. |
| 2001 - 2002 | Protótipos de módulos de hardware para ATM - TA 003/01 |
| Descrição: Projeto em Cooperação com a Empresa PARKS S/A.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico ( 2) . Integrantes: Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro. Número de produções C, T & A: 3 / Número de orientações: 3. |
| 2000 - 2004 | PRATA - Prototipação Rápida de Sistemas Digitais: Métodos, Ferramentas e Aplicações |
| Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Os objetivos específicos do projeto são: (i) desenvolver estudos de caso de implementação de sistemas computacionais embarcados (software e hardware, usando técnicas de projeto integrado destas entidades) para as produtos de telecomunicações, processamento gráfico e arquitetura de computadores, em função de convênios e projetos de pesquisa com parceiros acadêmicos e industriais do GAPH e da FACIN;(ii) avaliar quantitativamente a qualidade e o desempenho dos protótipos desenvolvidos em relação a implementações distintas dos mesmos sistemas, tais como implementações de software apenas e/ou implementações de hardware apenas; (iii) estabelecer a partir dos protótipos e de sua avaliação quantitativa uma metodologia de desenvolvimento de sistemas embarcados para áreas de aplicação específicas capaz de permitir metodicamente implementar e avaliar os ditos sistemas embarcados; (iv) desenvolver ferramentas de software de apoio ao projeto e prototipação de sistemas computacionais embarcados, ferramentas estas responsáveis por iniciar a automatização da metodologia desenvolvida.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 4) / Especialização ( 0) / Mestrado acadêmico ( 6) / Mestrado profissionalizante ( 0) / Doutorado ( 1) . Integrantes: Guilherme Antônio Anzilago Tesser - Integrante / Juliano Cardoso Vacaro - Integrante / Taciano Ares Rodolfo - Integrante / Frederico Bartz Möller - Integrante / Daniel Borges - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 31 / Número de orientações: 11. |
| 2000 - 2002 | DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS |
| Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e
Parks/FACIN/TA002/02.
Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.
. Situação: Concluído; Natureza: Desenvolvimento. Alunos envolvidos: Graduação ( 3) / Especialização ( 0) / Mestrado acadêmico ( 4) / Mestrado profissionalizante ( 0) / Doutorado ( 1) . Integrantes: Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Parks S A Comunicações Digitais - Auxílio financeiro / Parks S A Comunicações Digitais - Bolsa. Número de produções C, T & A: 6 / Número de orientações: 3. |
| 2000 - 2001 | Multiplexadores digitais de alta velocidade para equipamentos de comunicação de dados - TA 001/00 |
| Descrição: Projeto em Cooperação com a Empresa PARKS S/A.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 2) / Mestrado acadêmico ( 2) . Integrantes: Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante. Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio financeiro. Número de produções C, T & A: 1. |
| 1999 - 2001 | Projeto SOMASIM - Um Simulador para Sistemas de Monitoração e Controle de Transportes Coletivos Urbanos |
| Descrição: Projeto Multiinstitucional PADCT PUCRS/EPTC/PROCEMPA - Processo PADCT no. 03-CE-01/98-02/02-54.
O objetivo principal do projeto é o desenvolvimento de um simulador para sistemas de monitoração de tráfego de transportes coletivos, baseado sobretudo na experiência pregressa em curso na EPTC de Porto Alegre. Este simulador deve permitir o ensaio dos desdobramentos de alterações/ampliações no sistema atualmente empregado, visando a redução dos custos para que o mesmo evolua.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Paulo Henrique Lemelle Fernandes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 1. |
| 1999 - 1999 | ADC-SHRIMP - Avaliação de Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign |
| Descrição: Programa BIC - Processo FAPERGS no. 98/50970-6.
Os objetivos específicos deste projeto envolvem a avaliação de desempenho da comunicação entre o computador hospedeiro plataformas de prototipação, e são os seguintes: (i) obter modelos genéricos e/ou específicos para avaliar formalmente o desempenho de plataformas de prototipação reconfiguráveis; (ii) iIdentificar os gargalos de processamento na comunicação de plataformas de prototipação em geral e da plataforma SHRIMP-I em particular com o computador hospedeiro, a partir dos resultados da avaliação de desempenho; (iii) obter formas de melhorar o desempenho da plataforma SHRIMP-I a partir da identificação dos gargalos de processamento desta; (iv) identificar a viabilidade/inviabilidade de avaliar os diferentes subsistemas de uma plataforma de hardware/software reconfigurável, tais como processador, hierarquia de memória, conexão plataforma/hospedeiro, subsistema de E/S, a partir da experiência com a avaliação de desempenho realizada.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Daniel Carvalho Liedke - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa. Número de produções C, T & A: 2 / Número de orientações: 3. |
| 1998 - 2001 | SHRIMP-I - Implementação e Avaliação de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware |
| Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Os objetivos específicos nesta classe de atividades são: (i) implementar uma plataforma de prototipação rápida d hardware denominada SHRIMP-I (UCP+memória+hardware dedicado); (ii) garantir que o módulo pode interagir física e logicamente com pelo menos um tipo de computador hospedeiro, tipicamente computadores pessoais e/ou estações de trabalho, através de uma conexão padrão de alto desempenho; (iii) demonstrar a validade da conexão do módulo a pelo menos um dispositivo externo de entrada e/ou saída, tal como câmeras ou vídeos RGB, interfaces de rede, ou processadores de áudio;(iv) mostrar que o módulo pode ser usado em conjunção com outros de igual natureza para implementar sistemas multiprocessados.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 4) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Paulo Henrique Lemelle Fernandes - Integrante / Marcos Stemmer - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro. Número de produções C, T & A: 5 / Número de orientações: 6. |
| 1997 - 1999 | HARDPRO: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados |
| Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5.
O principal objetivo deste projeto é a construção de um laboratório distribuído de prototipação de sistemas computacionais dedicados, onde serão colocados à disposição das comunidades industrial, de ensino e de pesquisa, diversos métodos de prototipação e teste de hardware de sistemas computacionais.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 4) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Flávio Rech Wagner - Integrante / Ricardo Pezzuol Jacobi - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / João Baptista dos Santos Martins - Integrante / Sergio Bampi - Integrante / Fernando Rosa Nascimento - Integrante / Juergen Rochol - Integrante / Fabian Luis Vargas - Integrante / Carlos Eduardo Pereira - Integrante / Alexandre Junqueira - Integrante / Raul Ceretta Nunes - Integrante / Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Cooperação. Número de produções C, T & A: 5 / Número de orientações: 7. |
| 1997 - 1999 | KROC-PC: compilador occam2 para computadores padrão IBM-PC |
| Descrição: Programa PIBIC - Processo CNPq no. 105490/98-9.
O projeto tem como objetivos específicos: (i) realizar um estudo do ambiente KROC de desenvolvimento de software paralelo, de forma a melhor identificar os módulos que necessitam alteração; (ii) fortalecer os conhecimentos, das pessoas envolvidas, sobre as famílias de processadores envolvidos (transputer, Sparc, 80x86); (iii) realizar as devidas alterações no núcleo do KROC de forma a possibilitar sua execução em IBM-PC; (iv) realizar estudo aprofundado dos demais módulos do sistema, documentando o que é necessário realizar na continuidade do projeto; (v) adaptar o ambiente KROC para processadores DSP.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Eduardo Augusto Bezerra - Integrante / Felipe Barp Neuwald - Integrante / Giovani Ragazzon - Integrante / Sandro Augusto Cardoso - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2. |
| 1996 - 1998 | BOOLE - Codificação Booleana e FPGAs |
| Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Este projeto visa desenvolver técnicas de codificação Booleana e aplicá-las à solução de problemas de síntese de sistemas digitais.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Eduardo Augusto Bezerra - Integrante / Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro. Número de produções C, T & A: 5 / Número de orientações: 4. |
| 1996 - 1997 | Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação |
| Descrição: Projeto BIC FAPERGS - Processo no. 95/50506.4
O objetivo geral do projeto é avaliar o desempenho da abordagem de projeto de colunas de destilação baseadas em síntese versus a abordagem baseada em simulação.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Mára Lúcia Fernandes Carneiro - Integrante / Marco Antonio Ghidini - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2. |
| 1995 - 1997 | PISH: Projeto Integrado de Software/Hardware |
| Descrição: Programa PROTEM-CC - Processo CNPq no. 680.074/94-5.
Os objetivos do projeto são: (i) explorar o espaço de projetos de sistemas compostos por hardware e software; (ii) propor técnicas de particionamento corretas por construção para sistemas compostos por software e hardware; (iii) garantir uma conexão entre etapas de projeto de altos níveis de abstração e níveis inferiores, em particular a prototipação de sistemas de hardware e software.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Especialização ( 0) / Mestrado acadêmico ( 2) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Ricardo Pezzuol Jacobi - Integrante / Eduardo Augusto Bezerra - Integrante / Guilherme Saueressig - Integrante / Edna Natividade da Silva Barros - Coordenador / Fabiano Passuelo Hessel - Integrante / Ney Laert Vilar Calazans - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 3 / Número de orientações: 2. |
| 1995 - 1996 | Análise de Desempenho de Métodos Computacionais de Otimização de Projeto de Processos Químicos |
| Descrição: Projeto BIC FAPERGS
O objetivo deste projeto é avaliar o desempenho de métodos computacionais de otimização aplicados ao projeto de processos químicos.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Mára Lúcia Fernandes Carneiro - Integrante / Paulo Cesar Ramos da Silva - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa. Número de produções C, T & A: 1 / Número de orientações: 1. |
| 1994 - 1996 | Estudo e Implementação de Ferramentas de Síntese Lógica de FPGAs |
| Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5.
Trata-se aqui de um projeto para desenvolver ferramentas de síntese automática ou semi-automática para FPGAs, visando atender a necessidades de otimização específicas para tais dispositivos.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 7) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: André Duque Madeira - Integrante / Luciano Barbosa Cardoso - Integrante / Luciano Soares Minuzzi - Integrante / Liliane Lisboa Paim - Integrante / Mauro Cristiano P da Silva - Integrante / Rodrigo da Silva Radaieski - Integrante / Rodrigo Rafael Villarreal Goulart - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa. Número de produções C, T & A: 5 / Número de orientações: 2. |
| 1994 - 1996 | Síntese Lógica Seqüencial para FPGAs |
| Descrição: Projeto Integrado - Processo CNPq no. 520.523/94-6.
Os objetivos específicos deste projeto compreendem: (i) estudar as características das mais difundidas famílias de FPGA existentes no mercado e sua evolução; (ii)Desenvolver ferramentas de síntese lógica seqüencial para FPGAs; tais ferramentas deverão considerar funções custo especificamente destinadas a medir o grau de otimização de uma personalização de FPGA; (iii) Implementar as ferramentas propostas no item anterior de forma portável e passíveis de serem integradas em sistemas de CAD para circuitos integrados VLSI disponíveis em ambientes acadêmico e industrial, notadamente em sistemas abertos e "frameworks".
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 2) / Especialização ( 1) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante / Ney Laert Vilar Calazans - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração. Número de produções C, T & A: 2. |
| 1994 - 1995 | O Problema de Codificação Booleana: métodos e ferramentas |
| Descrição: Auxílio Recém Doutor (ARD) - Processo FAPERGS no. 94/1340.3
Os objetivos específicos do presente projeto compreendem: (i) identificar novas aplicações da teoria geral de codificação Booleana proposta na tese do autor; (ii) caso seja necessário, estender a teoria geral para acomodar tais aplicações; (iii) refinar as ferramentas e técnicas de codificação sugeridas na tese do autor;(iv) desenvolver novas técnicas e ferramentas para lidar com o problema geral de codificação Booleana em ramos diversos da Ciência da Computação; (v) validar as novas técnicas e ferramentas através da resolução de problemas práticos de codificação Booleana.
. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) . Integrantes: Ney Laert Vilar Calazans - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro. Número de produções C, T & A: 1. |
Revisor de periódico
| 2007 - 2008 | Periódico: ACM Transactions on Embedded Computing Systems |
| 2004 - 2004 | Periódico: IEEE Design and Test of Computers |
| 2006 - 2006 | Periódico: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Syste |
| 2004 - 2004 | Periódico: IEEE Transactions on Computers |
| 2001 - 2002 | Periódico: IEEE Transactions on Education |
| 2005 - 2005 | Periódico: JICS. Journal of Integrated Circuits and Systems |
| 2008 - Atual | Periódico: Microelectronics Journal |
| 2011 - 2011 | Periódico: Electronics Letters (Online) |
Áreas de atuação
| 1. | Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos /
Especialidade: Microeletrônica. |
| 2. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação /
Especialidade: Hardware. |
| 3. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação /
Especialidade: Arquitetura de Sistemas de Computação. |
| 4. | Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações /
Especialidade: Sistemas de Telecomunicações. |
Idiomas
| Inglês | Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. |
| Francês | Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. |
| Espanhol | Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente. |
Prêmios e títulos
| 2010 | Seleção dos Best Papers do SBCCI'10 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC. |
| 2008 | Seleção dos Best Papers do SBCCI'07 (Co-Autor de dois dos artigos selecionados), SBC. |
| 2008 | Seleção dos Best Papers do SBCCI'08 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC. |
| 2006 | Seleção dos Best Papers do VLSI-SoC'07, IFIP. |
| 2005 | Best Conceptual Design in the DATE´2005 Designers Forum, European Community Europractice. |
| 2005 | II Xilinx Student Contest - First Place, Xilinx Inc.. |
| 2005 | Seleção dos Best Papers do VLSI-SoC'05, IFIP. |
| 2004 | I Xilinx Student Contest - First Place, Xilinx Inc.. |
| 2002 | Outstanding paper in its subject area in the SBCCI 2002, SBC - SBMICRO. |
Produção em C,T & A
| Produção bibliográfica |
| Artigos completos publicados em periódicos |
| 1. |   Marcon, César ; Calazans, Ney ; MORENO, Edson ; Hessel, Fabiano ; Susin, Altamiro . CAFES: A framework for intrachip application modeling and communication architecture design. Journal of Parallel and Distributed Computing (Print) , v. 71, p. 714-728, 2011. |
| 2. | SOARES, Rafael Iankowski ; Calazans, Ney ; LOMNE, V. ; DEHBAOUI, A. ; MAURINE, P. ; TORRES, Lionel . A GALS Pipeline DES Architecture to Increase Robustness against CPA and CEMA Attacks. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 6, p. 25-34, 2011. |
| 3. | Soares, Rafael ; Calazans, Ney ; Moraes, Fernando ; Maurine, Philippe ; TORRES, Lionel . <![CDATA[A Robust Architectural Approach for Cryptographic Algorithms Using GALS Pipelines]]>. IEEE Design & Test of Computers (Print), v. 28, p. 62-71, 2011. |
| 4. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Dynamic Task Mapping for MPSoCs. IEEE Design & Test of Computers (Print), v. 27, p. 26-35, 2010. |
| 5. | LOMNE, V. ; DEHBAOUI, A. ; ORDAS, Thomas ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. ; MORAES, F. G. . Secure Triple Track Logic Robustness against Differential Power and Electromagnetic Analyses. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 4, p. 20-28, 2009. |
| 6. | TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Buffer Sizing for Multimedia Flows in Packet-Switching NoCs. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 3, p. 146-156, 2008. |
| 7. | CARARA, Everton Alceu ; CALAZANS, N. L. V. ; MORAES, F. G. . A New Router Architecture for High-Performance Intrachip Networks. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 3, p. 123-131, 2008. |
| 8. | MARCON, César Augusto Missio ; MORENO, Edson ; CALAZANS, N. L. V. ; MORAES, F. G. . Comparison of network-on-chip mapping algorithms targeting low energy consumption. IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online)), v. 2, p. 471-482, 2008. |
| 9. | MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; MORAES, F. G. . Design and Prototyping of an SDH-E1 Mapper Soft-core. Revista da Sociedade Brasileira de Telecomunicações, Campinas, v. 20, n. 2, p. 74-82, 2005. |
| 10. | PALMA, J. C. S. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Core Communication Interface for FPGAs. JICS. Journal of Integrated Circuits and Systems, Porto Alegre, v. 1, n. 1, p. 44-51, 2004. |
| 11. | MORAES, F. G. ; CALAZANS, N. L. V. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. . HERMES: an infrastructure for low area overhead packet-switching networks on chip. Integration (Amsterdam. Print), Amsterdam, v. 38, n. 1, p. 69-93, 2004. |
| 12. | CAPPELATTI, Ewerton Artur ; MORAES, F. G. ; CALAZANS, N. L. V. ; OLIVEIRA, Leandro Augusto de . Barramento de alto desempenho para interação software/hardware. Revista Tecnologia e Tendências, Novo Hamburgo - RS, v. 3, n. 1, p. 7-18, 2004. |
| 13. | MORAES, F. G. ; CALAZANS, N. L. V. ; MARCON, César Augusto Missio ; MESQUITA, Daniel ; PALMA, J. C. S. ; BLAUTH, Vitor Hugo . Design and prototyping of an E1 Drop_Insert soft core. IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print)), Londres, v. 150, n. 4, p. 239, 2003. |
| 14. | CALAZANS, N. L. V. ; MORAES, F. G. . Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses. IEEE Transactions on Education, Piscataway, v. 44, n. 2, p. 109-119, 2001. |
| 15. | CALAZANS, N. L. V. ; MORAES, F. G. ; TOROK, D. L. ; ANDREOLI, A. V. . Projeto para Prototipação de um IP Soft Core MAC Ethernet. Revista de Informática Teórica e Aplicada, Porto Alegre, v. 8, n. 1, p. 23-41, 2001. |
| Livros publicados/organizados ou edições |
| 1. | CALAZANS, N. L. V. . Projeto Lógico Automatizado de Sistemas Digitais Seqüenciais. 1. ed. Rio de Janeiro: Imprinta Gráfica e Editora Ltda - UFRJ, 1998. 342 p. |
| Capítulos de livros publicados |
| 1. | CALAZANS, N. L. V. . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Jih-Sheng Shen and Pao-Ann Hsiung. (Org.). Dynamic Reconfigurable Network-on-chip Design: Innovation for Computational Processing and Communication. Hershey, PA: IGI Global, 2010, v. , p. -. |
| 2. | MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Rate-based Scheduling Police for QoS Flows in Networks on Chip. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on a Chip. Dordrecht: Springer, 2009, v. 291, p. 109-130. |
| 3. | MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; MORAES, F. G. ; SUSIN, Altamiro Amadeu ; REIS, Ricardo Augusto da Luz . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: Ricardo Augusto da Luz Reis, Adam Osseiran, Hans-Joerg Pfleiderer. (Org.). VLSI-SoC: From Systems to Silicon. Dordrecht: Springer, 2007, v. 240, p. 179-194. |
| 4. | MORAES, F. G. ; CALAZANS, N. L. V. ; MÖLLER, Leandro Heleno ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza . Dynamic and Partial Reconfiguration in FPGA SoCs: requirements tools and a case study. In: Patrick Lysaght; Wolfgang Rosenstiel. (Org.). New Algorithms, Architectures and Applications for Reconfigurable Computing. Dordrecht: Springer, 2005, v. 1, p. 157-168. |
| 5. | MORAES, F. G. ; CALAZANS, N. L. V. ; FERREIRA, Ewerton Hofler ; LIEDKE, D. C. . Implementação Eficiente de uma Arquitetura Load/Store em VHDL. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 2-13. |
| 6. | CALAZANS, N. L. V. ; MORAES, F. G. ; QUINTANS, K. B. ; NEUWALD, F. B. . Accelerating Sorting through the Use of Reconfigurable Hardware. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 30-35. |
| Trabalhos completos publicados em anais de congressos |
| 1. | BENFICA, J. ; POEHLS, L. B. ; VARGAS, Fabian Luis ; LIPOVETZKY, J. ; LUTENBERG, A. ; GARCÍA, S. ; GATTI, E. ; HERNANDEZ, F. ; Calazans, N. . Configurable Platform for IC Combined Tests of Total-Ionizing Dose Radiation and Electromagnetic Immunity. In: IEEE Latin-American Test Workshop (LATW), 2011, Porto de Galinhas. 12th LATW, 2011. |
| 2. | MORENO, Edson ; MARCON, César Augusto Missio ; Calazans, N. ; MORAES, F. G. . Arbitration and Routing Impact on NoC Design. In: IEEE International Symposium on Rapid System Prototyping (RSP), 2011, Karlsruhe. RSP'11, 2011. |
| 3. | ROSA, T. R. da ; GUINDANI, G. M. ; CARDOSO, D. ; CALAZANS, N. L. V. ; MORAES, F. G. . A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. In: Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa. SBCCI2011. New York : ACM Press, 2011. v. 1. p. 203-208. |
| 4. | MOREIRA, M. T. ; OLIVEIRA, B. S. ; PONTES, Julian José Hilgemberg ; CALAZANS, N. L. V. . A 65nm Standard Cell Set and Flow Dedicated to Automated Asynchronous Circuits Design. In: 24th IEEE International SoC Conference, 2011, Taipei. SOCC'11. Los Alamitos, CA : IEEE Computer Society, 2011. v. 1. p. 99-104. |
| 5. | MOREIRA, M. T. ; OLIVEIRA, B. S. ; PONTES, Julian José Hilgemberg ; MORAES, F. G. ; CALAZANS, N. L. V. . Adapting a C-Element Design Flow for Low Power. In: IEEE International Conference on Electronics, Circuits, and Systems, 2011, Beirut. (ICECS'11), 2011. v. 1. p. 45-48. |
| 6. | PONTES, Julian José Hilgemberg ; CALAZANS, N. L. V. ; VIVET, P. . An Accurate Single Event Effect Digital Design Flow for Reliable System Level Design. In: Design, Automation and Test in Europe, 2011, Dresden. DATE'12, 2011. |
| 7. | PEREZ, T. D. ; CALAZANS, N. L. V. ; ROSE, C. A. F. . A Preliminary Study on System-level Impact of Persistent Main Memory. In: International Symposium on Quality Electronic Design, 2011, Santa Clara. ISQED, 2011. |
| 8. | MOREIRA, M. T. ; OLIVEIRA, B. S. ; PONTES, Julian José Hilgemberg ; MORAES, F. G. ; CALAZANS, N. L. V. . Impact of C-Elements in Asynchronous Circuits. In: International Symposium on Quality Electronic Design, 2011, Santa Clara. ISQED, 2012. |
| 9. | HECK, G. ; GUAZZELLI, R. ; SOARES, Rafael Iankowski ; MORAES, F. G. ; Calazans, N. . HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping. In: VIII Southern Programmable Logic Conference, 2011, Bento Gonçalves. SPL'2012, 2012. v. 1. |
| 10. | SOARES, Rafael Iankowski ; CALAZANS, N. L. V. ; LOMNE, V. ; DEHBAOUI, A. ; MAURINE, P. ; TORRES, Lionel . A GALS Pipeline DES Architecture to Increase Robustness against DPA and DEMA Attacks. In: 23rd Symposium on Integrated Circuits and Systems Design, 2010, São Paulo. SBCCI'10. New York : ACM Press, 2010. v. 1. p. 115-120. |
| 11. | TEDESCO, Leonel Pablo ; ROSA, T. G. da ; CALAZANS, N. L. V. ; CLERMIDY, F. ; MORAES, F. G. . Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip. In: 23rd Symposium on Integrated Circuits and Systems Design, 2010, São Paulo. SBCCI'10. New York : ACM Press, 2010. v. 1. p. 91-96. |
| 12. | PONTES, Julian José Hilgemberg ; MOREIRA, M. T. ; MORAES, F. G. ; CALAZANS, N. L. V. . Hermes-A - An Asynchronous NoC Router with Distributed Routing. In: International Workshop on Power and Timing Modeling, Optimization and Simulation, 2010, Grenoble. PATMOS 2010. Heidelberg : Springer, LNCS 6448, 2010. p. 150-159. |
| 13. | PONTES, Julian José Hilgemberg ; MOREIRA, M. T. ; MORAES, F. G. ; CALAZANS, N. L. V. . Hermes-AA A 65nm Asynchronous NoC Router with Adaptive Routing. In: 23rd IEEE International SoC Conference, 2010, Las Vegas. SOCC'10. Los Alamitos : IEEE Computer Society, 2010. v. 1. p. 493-498. |
| 14. | LOMNE, V. ; ORDAS, Thomas ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. . Evaluation on FPGA of Triple Rail Logic Robustness Against DPA and DEMA. In: Design, Automation and Test in Europe, 2009, Nice. DATE´09, 2009. v. 1. p. 634-639. |
| 15. | CARARA, Everton Alceu ; Oliveira, R. P. ; CALAZANS, N. L. V. ; MORAES, F. G. . HeMPS - A Framework for Noc-Based MPSoC Generation. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2009, Taipei. ISCAS, 2009. |
| 16. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Investigating Runtime Task Mapping for NoC-based Multiprocessor SoCs. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009, Florianópolis. VLSI-SoC, 2009. |
| 17. | CARARA, Everton Alceu ; CALAZANS, N. L. V. ; MORAES, F. G. . Managing QoS Flows at Task Level in NoC-Based MPSoCs. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009, Florianópolis. VLSI-SoC, 2009. |
| 18. | RODOLFO, Taciano Ares ; CALAZANS, N. L. V. ; MORAES, F. G. . Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun.
Reconfig´09. Los Alamitos, CA :
IEEE Computer Society, 2009. v. 1. p. 24-29. |
| 19. | GUINDANI, G. M. ; CALAZANS, N. L. V. ; MORAES, F. G. . A 10 Gbps OTN Framer Implementation Targeting FPGA Devices. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun.
Reconfig´09. Los Alamitos, CA :
IEEE Computer Society, 2009. v. 1. p. 30-35. |
| 20. | CARVALHO, Ewerson Luiz de Souza ; MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. . Evaluation of Static and Dynamic Task Mapping Algorithms in NoC-Based MPSoCs. In: International Symposium on System-on-Chip, 2009, Tampere. SOC'09, 2009. v. 1. p. 87-90. |
| 21. | PONTES, Julian José Hilgemberg ; MOREIRA, M. T. ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. . Hermes-GLP: A GALS Network on Chip Router with Power Control Techniques. In: IEEE Computer Society Annual Symposium on VLSI Design, 2008, Montpellier. ISVLSI 2008. Los Alamitos : IEEE Computer Society, 2008. v. 1. p. 347-352. |
| 22. | MORENO, Edson Ifarraguirre ; POPOVICI, K. ; CALAZANS, N. L. V. ; JERRAYA, A. A. . Integrating Abstract NoC Models within MPSoC Design. In: 18th Annual IEEE/IFIP International Symposium on Rapid Systems Prototyping, 2008, Monterrey.
RSP 2008, 2008. p. 65-71. |
| 23. | MORAES, F. G. ; CARARA, Everton Alceu ; PIGATTO, D. V. ; CALAZANS, N. L. V. . MOTIM an Industrial Application Using NOCs. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado.
SBCCI 2008. New York :
ACM, 2008. v. 1. p. 182-187. |
| 24. | SOARES, Rafael Iankowski ; LOMNE, V. ; TORRES, Lionel ; MAURINE, P. ; CALAZANS, N. L. V. ; ROBERT, Michel . Prototyping a Triple Track Logic Robustness against DPA. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado.
SBCCI 2008. Ney York :
ACM, 2008. v. 1. p. 193-198. |
| 25. | LOMNE, V. ; ORDAS, Thomas ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. . Triple Rail Logic Robustness against DPA. In: 2008 International Conference on ReConFigurable Computing and FPGAs, 2008, Cancun. IEEE Computer Society. Los Alamitos : IEEE Computer Society, 2008. v. 1. p. 415-420. |
| 26. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Heuristics for Dynamic Task Mapping in NoC-based Heterogeneous MPSoCs. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre.
RSP 2007. Los Alamitos, California :
IEEE Computer Society Conference Publishing Services, 2007. v. 1. p. 34-40. |
| 27. | CARUSO, Luís Carlos Mieres ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; CALAZANS, N. L. V. ; MORAES, F. G. . SPP-NIDS - A Sea of Processors Platform for Network Intrusion Detection Systems. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre.
RSP2007. Los Alamitos, California :
IEEE Computer Society Conference Publishing Services, 2007. p. 27-33. |
| 28. | TEDESCO, Leonel Pablo ; MORAES, F. G. ; CALAZANS, N. L. V. . Buffer Sizing for QoS Flows in Wormhole Packet Switching NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, Rio de Janeiro. SBCCI 2007. New York : ACM Press, 2007. v. 1. p. 99-104. |
| 29. | MARCON, César Augusto Missio ; MORENO, Edson Ifarraguirre ; CALAZANS, N. L. V. ; MORAES, F. G. . Evaluation of Algorithms for Low Energy Mapping onto NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, New Orleans.
ISCAS 2007, 2007. v. 1. p. 389-392. |
| 30. | MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Rate-based Scheduling Policy for QoS Flows in Networks on Chip. In: 15th Annual IFIP International Conference on Very Large Scale Integration, 2007, Atlanta.
IFIP VLSI-SOC 2007, 2007. v. 1. p. 140-145. |
| 31. | CARARA, Everton Alceu ; CALAZANS, N. L. V. ; MORAES, F. G. . Router Architecture for High-Performance NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, Rio de Janeiro. SBCCI 2007. New York : ACM Press, 2007. v. 1. p. 111-116. |
| 32. | PONTES, Julian José Hilgemberg ; SOARES, Rafael Iankowski ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; CALAZANS, N. L. V. . SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. In: XXV IEEE International Conference on Computer Design, 2007, Lake Tahoe.
ICCD´07. Los Alamitos :
IEEE, 2007. v. 1. p. 541-546. |
| 33. | MÖLLER, Leandro Heleno ; GREHS, Ismael ; CARVALHO, Ewerson Luiz de Souza ; SOARES, Rafael Iankowski ; CALAZANS, N. L. V. ; MORAES, F. G. . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Reconfigurable Communication-centric SoCs, 2007, Montpellier. ReCoSoC´07, 2007. p. 23-30. |
| 34. | MÖLLER, Leandro Heleno ; GREHS, Ismael ; CALAZANS, N. L. V. ; MORAES, F. G. . Reconfigurable Systems Enabled by a Network-on-Chip. In: 16th International Conference on Field Programmable Logic and Applications, 2006, Madri.
FPL 2006. Piscataway, NJ :
IEEE, 2006. p. 857-860. |
| 35. | TEDESCO, Leonel Pablo ; MELLO, Aline Vieira de ; GIACOMET, Leonardo Luigi ; CALAZANS, N. L. V. ; MORAES, F. G. . Application Driven Traffic Modeling for NoCs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto.
19th SBCCI. New York :
ACM, 2006. p. 62-67. |
| 36. | MÖLLER, Leandro Heleno ; SOARES, Rafael Iankowski ; CARVALHO, Ewerson Luiz de Souza ; GREHS, Ismael ; CALAZANS, N. L. V. ; MORAES, F. G. . Infrastructure for Dynamic Reconfigurable Systems: Choices and Trade-offs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto.
19th SBCCI. New York :
ACM, 2006. p. 44-49. |
| 37. | MELLO, Aline Vieira de ; TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Evaluation of Current Mechanisms Employed to Provide QoS in Networks on Chip. In: International Symposium on System-on-Chip, 2006, Tampere.
ISSoC´2006. Piscataway :
IEEE, 2006. v. 1. p. 115-118. |
| 38. | OST, L. C. ; MELLO, Aline Vieira de ; PALMA, J. C. S. ; MORAES, F. G. ; CALAZANS, N. L. V. . MAIA - A Framework for Networks on Chip Generation and Verification. In: Asia South Pacific Design Automation Conference, 2005, Beijing. ASP-DAC 2005, 2005. v. 1. p. 49-52. |
| 39. | MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. ; SUSIN, Altamiro Amadeu ; REIS, Igor Maicá ; HESSEL, Fabiano Passuelo . Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique.
DATE 05. Piscataway :
IEEE Computer Society, 2005. v. 1. p. 502-507. |
| 40. | MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. ; MORAES, F. G. . MultiNoC: A Multiprocessing System Enabled by a Network on Chip. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique.
DATE 2005 Designers Forum Proceedings, 2005. v. 1. p. 234-239. |
| 41. | CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio ; PALMA, J. C. S. . Design, Validation and Prototyping of the EMS SDH STM-1 Mapper Soft-core. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador. LATW 2005, 2005. v. 1. p. 313-318. |
| 42. | KREUTZ, Márcio ; MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; SUSIN, Altamiro Amadeu . Energy and Latency Evaluation of NoC Topologies. In: 2005 IEEE Symposium on Circuits and Systems, 2005, Kobe.
ISCAS 2005, 2005. v. 1. p. 5866-5869. |
| 43. | MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Processadores Reconfiguráveis: estado da arte. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 110-113. |
| 44. | MELLO, Aline Vieira de ; TEDESCO, Leonel Pablo ; CALAZANS, N. L. V. ; MORAES, F. G. . Virtual Channels in Networks on Chip: Implementation and Evaluation on Hermes NoC. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis.
18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York :
ACM Press, 2005. v. 1. p. 178-183. |
| 45. | PALMA, J. C. S. ; MARCON, César Augusto Missio ; MORAES, F. G. ; CALAZANS, N. L. V. ; REIS, Ricardo Augusto da Luz ; SUSIN, Altamiro Amadeu . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis.
18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York :
ACM, 2005. v. 1. p. 196-201. |
| 46. | TEDESCO, Leonel Pablo ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Traffic Generation and Performance Evaluation for Mesh-based NoCs. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis.
18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York :
ACM Press, 2005. v. 1. p. 184-189. |
| 47. | MARCON, César Augusto Missio ; KREUTZ, Márcio ; SUSIN, Altamiro Amadeu ; CALAZANS, N. L. V. . Models for Embedded Application Mapping onto NoCs: Timing Analysis. In: 16th IEEE International Workshop on Rapid System Prototyping, 2005, Montreal.
RSP 2005, 2005. v. 1. p. 17-23. |
| 48. | MARCON, César Augusto Missio ; PALMA, J. C. S. ; CALAZANS, N. L. V. ; SUSIN, Altamiro Amadeu ; REIS, Ricardo Augusto da Luz ; MORAES, F. G. . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: 13th Annual IFIP International Conference on Very Large Scale Integration, 2005, Perth. IFIP VLSI-SOC 2005, 2005. v. 1. p. 391-396. |
| 49. | CARUSO, Luís Carlos Mieres ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; CALAZANS, N. L. V. ; MORAES, F. G. . Arquitetura Mar de Processadores para Detecção de Intrusão em Redes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 247-250. |
| 50. | MARCON, César Augusto Missio ; AMORY, Alexandre Morais ; LUBASZEWSKI, M. S. ; SUSIN, Altamiro Amadeu ; CALAZANS, N. L. V. ; MORAES, F. G. . Applying Memory Test to Embedded Systems. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW 2004, 2004. v. 1. p. 43-48. |
| 51. | MORENO, Edson Ifarraguirre ; RODOLFO, Taciano Ares ; CALAZANS, N. L. V. . Modelagem e Descrição de SOCs em Diferentes Níveis de Abstração. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 1-11. |
| 52. | CARVALHO, Ewerson Luiz de Souza ; MÖLLER, Frederico Bartz ; MORAES, F. G. ; CALAZANS, N. L. V. . Controle de Configurações em Sistemas Dinâmica e Parcialmente Reconfiguráveis. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 435-445. |
| 53. | MELLO, Aline Vieira de ; MORAES, F. G. ; PALMA, J. C. S. ; OST, L. C. ; CALAZANS, N. L. V. . NOCGEN - Uma Ferramenta para Geração de Redes Intra-Chip Baseada na Infra-Estrutura HERMES. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 210-216. |
| 54. | BRIÃO, Eduardo Wenzel ; CAMOZZATO, Daniel ; RIES, Luís Henrique Leal ; MORAES, F. G. ; CALAZANS, N. L. V. . Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual com Interfaces de Comunicação Padronizadas. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 30-40. |
| 55. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; BRIÃO, Eduardo Wenzel ; MORAES, F. G. . PaDReH - A Framework for the Design and Implementation of Dynamically and Partially Reconfigurable Systems. In: 17th Symposium on Integrated Circuits and Systems Design, 2004, Ipojuca. 17th Symposium on Integrated Circuits and Systems Design - SBCCI 2004. New York : ACM, 2004. v. 1. p. 10-15. |
| 56. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. ; MESQUITA, Daniel . Reconfiguration Control for Dynamically Reconfigurable Systems. In: XIX Conference on Design of Circuits and Integrated Systems, 2004, Bordeaux. DCIS´2004, 2004. v. 1. p. 405-410. |
| 57. | MESQUITA, Daniel ; MORAES, F. G. ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Remote and Partial Reconfiguration of FPGAs: Tools and Trends. In: 10th Reconfigurable Architectures Workshop, 2003, Nice.
RAW´03, 2003. v. 1. p. 1-8. |
| 58. | CALAZANS, N. L. V. ; MORENO, Edson Ifarraguirre ; HESSEL, Fabiano Passuelo ; ROSA, Vitor Moscon da ; MORAES, F. G. ; CARARA, Everton Alceu . From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a comparative case study. In: 16th Symposium on Integrated Circuits and Systems Design, 2003, São Paulo. 16th Symposium on Integrated Circuits and Systems Design - SBCCI 2003. Los Alamitos : IEEE Computer Society Press, 2003. v. 1. p. 355-360. |
| 59. | MORAES, F. G. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. ; CALAZANS, N. L. V. . A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. In: IFIP International Conference on Very Large Scale Integration, 2003, Darmstadt. IFIP VLSI-SOC 2003, 2003. v. 1. p. 318-323. |
| 60. | PALMA, J. C. S. ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Interface de Comunicação de Cores em FPGAS. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. p. 183-188. |
| 61. | MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. ; RIES, Luís Henrique Leal ; HESSEL, Fabiano Passuelo . Modelagem e Descrição de Sistemas Computacionais - um estudo de caso de comparação das linguagens VHDL e SDL. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. |
| 62. | AMORY, Alexandre Morais ; MORAES, F. G. ; OLIVEIRA, Leandro Augusto de ; HESSEL, Fabiano Passuelo ; CALAZANS, N. L. V. . Desenvolvimento de um Ambiente de Co-simulação Distribuído e Heterogêneo. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. |
| 63. | CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio . Teaching Computer Organization and Architecture with Hands-on Experience. In: 2002 Frontiers in Education Conference, 2002, Boston.
2002 Frontiers in Education Conference, 2002. v. 1. p. T2F15-T2F20. |
| 64. | BEZERRA, Eduardo Augusto ; POUCHET, M. ; CALAZANS, N. L. V. ; MORAES, F. G. ; GOUGH, M. . An Adaptable Educational Platform for Engineering and IT Laboratory Based Courses. In: 2002 Frontiers in Education Conference, 2002, Boston.
2002 Frontiers in Education Conference, 2002. v. 1. p. T1D22-T1D27. |
| 65. | MORAES, F. G. ; ZORZO, A. F. ; CALAZANS, N. L. V. . Deriving Different Computer Science Curricula from a Common Core of Disciplines. In: Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002, Florianópolis. Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002. v. 1. p. 43-49. |
| 66. | MARCON, César Augusto Missio ; CALAZANS, N. L. V. ; MORAES, F. G. . Requirements, Primitives and Models for Systems Specification. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre.
15th Symposium on Integrated Circuits and Systems Design. Los Alamitos :
IEEE Computer Society Press, 2002. v. 1. p. 323-328. |
| 67. | AMORY, Alexandre Morais ; MORAES, F. G. ; OLIVEIRA, Leandro Augusto de ; CALAZANS, N. L. V. ; HESSEL, Fabiano Passuelo . A Heterogeneous and Distributed Co-Simulation Environment. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre.
15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos :
IEEE Computer Society Press, 2002. v. 1. p. 115-120. |
| 68. | PALMA, J. C. S. ; MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Core communication interface for FPGAs. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre.
15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos :
IEEE Computer Society Press, 2002. v. 1. p. 183-188. |
| 69. | MARCON, César Augusto Missio ; HESSEL, Fabiano Passuelo ; AMORY, Alexandre Morais ; RIES, Luís Henrique Leal ; MORAES, F. G. ; CALAZANS, N. L. V. . Prototyping of Embedded Digital Systems from SDL Language: a Case Study. In: Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002, Cannes. Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002. v. 1. p. 133-138. |
| 70. | TOROK, D. L. ; CALAZANS, N. L. V. ; MORAES, F. G. ; ANDREOLI, A. V. . Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. In: VII Workshop Iberchip, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. |
| 71. | MESQUITA, Daniel ; MORAES, F. G. ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Reconfiguração Parcial e Remota de Cores FPGAs. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. |
| 72. | MORAES, F. G. ; CALAZANS, N. L. V. ; MARCON, César Augusto Missio ; MELLO, Aline Vieira de . Um Ambiente de Compilação e Simulação para Processadores Embarcados Parametrizáveis. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. |
| 73. | CAPPELATTI, Ewerton Artur ; MORAES, F. G. ; CALAZANS, N. L. V. ; OLIVEIRA, Leandro Augusto de . Barramento de Alto Desempenho para Interação Software/Hardware. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. |
| 74. | MORAES, F. G. ; AMORY, Alexandre Morais ; CALAZANS, N. L. V. ; BEZERRA, Eduardo Augusto ; PETRINI JÚNIOR, J. . Using the CAN Protocol and Reconfigurable Computing Technology For Web-Based Smart House Automation. In: 14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001, Pirenópolis.
14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001. v. 1. p. 38-43. |
| 75. | BEZERRA, Eduardo Augusto ; POUCHET, M. ; STIPIDIS, E. ; MORAES, F. G. ; CALAZANS, N. L. V. ; EINSFELDT, A. . RECKON - A reconfigurable prototyping kit for engineering and IT laboratory based courses. In: Seminário de Computação Reconfigurável - SCR´2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR´2001, 2001. |
| 76. | MESQUITA, Daniel ; MORAES, F. G. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Reconfiguração Parcial e Remota de Dispositivos Fpga da Família Virtex. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. |
| 77. | MORAES, F. G. ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. . Ambiente de Desenvolvimento de Processador Embarcado para Aplicações de Codesign. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. |
| 78. | PALMA, J. C. S. ; MORAES, F. G. ; CALAZANS, N. L. V. . Métodos para Desenvolvimento e Distribuição de IP Cores. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. |
| 79. | CALAZANS, N. L. V. ; MORAES, F. G. ; MARCON, César Augusto Missio ; BLAUTH, Vitor Hugo ; VALIATI, R. ; MANFROI, É. . Effective Industry-Academia Cooperation in Telecom: a Method, a Case Study and Some Initial Results. In: 19o. Simpósio Brasileiro de Telecomunicações, 2001, Fortaleza. 19o. Simpósio Brasileiro de Telecomunicações, 2001. v. 1. |
| 80. | CALAZANS, N. L. V. ; MORAES, F. G. . VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. In: 1999 Frontiers in Education Conference, 1999, San Juan.
1999 Frontiers in Education Conference, 1999. p. 13612-13617. |
| 81. | MARQUES, P. C. ; MORAES, F. G. ; CALAZANS, N. L. V. . PMAZE: Modelagem e roteamento para FPGAs. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 70-80. |
| 82. | MORAES, F. G. ; CALAZANS, N. L. V. ; SILVA, F. R. ; BARRIOS, M. . Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 81-90. |
| 83. | VARGAS, Fabian Luis ; MORAES, F. G. ; CALAZANS, N. L. V. ; BEZERRA, Eduardo Augusto . HardSoft: plataforma reconfigurável para caracterização sob radiação de componentes eletrônicos empregados em satélites. In: VII Simpósio de Computadores Tolerantes a Falhas - SCTF, 1997, Campina Grande. p. 139-152. |
| 84. | CALAZANS, N. L. V. ; MADEIRA, A. D. . ASSTUCE - An exploratory environment for finite state machines. In: XXIII Conferencia Latinoamericana de Informática - CLEI, 1997, Valparaiso. v. 1. p. 117-126. |
| 85. | CARNEIRO, M. L. F. ; CALAZANS, N. L. V. . Projeto automatizado de colunas de destilação baseado em otimização probabilística. In: XI Congresso Brasileiro de Engenharia Química - COBEQ, 1996, Rio de Janeiro, RJ. |
| 86. | VARGAS, Fabian Luis ; VELAZCO, R. ; AMARAL, J. N. ; CALAZANS, N. L. V. ; RODRIGUES, A. . Radiation effects on electronics: the need for ground tests. In: Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1996, Recife. 9th SBCCI. p. 105-116. |
| 87. | CALAZANS, N. L. V. . Métodos e ferramentas para o projeto de sistemas digitais. In: III Escola Regional de Informática - ERI, 1995, Caxias do Sul, RS. p. 34-53. |
| 88. | CALAZANS, N. L. V. . Considering state minimization during state assignment. In: I Ibero American Microelectronics Conference - X Congress of the Brazilian Microelectronics Society, 1995, Canela, RS. p. 49-58. |
| 89. | CALAZANS, N. L. V. . Boolean constrained encoding: a new formulation and a case study. In: International Conference on Computer-Aided Design, 1994, San Jose, CA. International Conference on Computer-Aided Design. p. 702-706. |
| 90. | CALAZANS, N. L. V. ; ZHANG, Q. ; JACOBI, R. P. ; YERNAUX, B. ; TRULLEMANS, A. M. . Advanced ordering and manipulation techniques for binary decision diagrams. In: European Design Automation Conference - EDAC, 1992, Bruxelas.
European Design Automation Conference - EDAC. p. 452-457. |
| 91. | CALAZANS, N. L. V. . State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. In: IFIP International Workshop on Application-Oriented Synthesis, 1992, Dresden. IFIP International Workshop on Application-Oriented Synthesis, 1992. |
| 92. | CALAZANS, N. L. V. ; JACOBI, R. P. ; ZHANG, Q. ; TRULLEMANS, C. . Improving BDDs manipulation through incremental reduction and enhanced heuristics. In: Custom Integrated Circuits Conference - CICC´91, 1991, San Diego.
Custom Integrated Circuits Conference, 1991. p. 1131-1135. |
| 93. | JACOBI, R. P. ; CALAZANS, N. L. V. ; TRULLEMANS, C. . Incremental reduction of binary decision diagrams. In: International Symposium on Circuits and Systems - ISCAS'91, 1991, Cingapura.
International Symposium on Circuits and Systems - ISCAS'91, 1991. p. 3174-3177. |
| 94. | CALAZANS, N. L. V. ; WEBER, T. S. . Minimização lógica para circuitos combinacionais. In: IV Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1989, Rio de janeiro. p. 52-61. |
| 95. | CALAZANS, N. L. V. ; REY, L. F. ; WAGNER, F. R. . A logic simulator for an integrated environment of digital hardware design. In: III Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1988, São Paulo. p. 385-395. |
| 96. | CALAZANS, N. L. V. . Especificação do EDGAR - um editor de máscaras para circuitos integrados do tipo gate array. In: XIV Seminário Integrado de Software e Hardware - SEMISH, 1987, Salvador. p. 117-130. |
| 97. | CALAZANS, N. L. V. ; BARONE, D. A. C. . Proposta de uma nova célula de base para circuitos pré-difundidos na metodologia CIPREDI. In: II Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1987, São Paulo. p. 212-222. |
| 98. | CALAZANS, N. L. V. ; BIER, P. J. . Análise microfotográfica da arquitetura interna do controlador de ADM AMD9517 . In: XI Seminário Integrado de Software e Hardware - SEMISH, 1984, Viçosa. p. 149-160. |
| Resumos expandidos publicados em anais de congressos |
| 1. | GUINDANI, G. M. ; REINBRECHT, C. ; RAUPP. T. ; CALAZANS, N. L. V. ; MORAES, F. G. . NoC Power Estimation at the RTL Abstraction Level. In: IEEE Computer Society Annual Symposium on VLSI Design, 2008, Montpellier. ISVLSI 2008. Los Alamitos : IEEE Computer Society, 2008. v. 1. p. 475-478. |
| 2. | BASTOS, Érico Nunes Ferreira ; CARARA, Everton Alceu ; PIGATTO, D. V. ; CALAZANS, N. L. V. ; MORAES, F. G. . MOTIM A Scalable Architecture for Ethernet Switches. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. ISVLSI 2007. Los Alamitos, California : IEEE Computer Society Conference Publishing Services, 2007. p. 451-452. |
| 3. | CARVALHO, Ewerson Luiz de Souza ; CALAZANS, N. L. V. ; MORAES, F. G. . Congestion-Aware Task Mapping in NoC-based MPSoCs with Dynamic Workload. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre.
ISVLSI 2007. Los Alamitos, California :
IEEE Computer Society Conference Publishing Services, 2007. p. 459-460. |
| 4. | MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. ; MORAES, F. G. ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; CAMOZZATO, Daniel . FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. In: FPL - The International Conference on Field Programmable Logic and Applications, 2004, Antuérpia. FPL'04. Berlin : Springer-Verlag, 2004. v. 1. p. 1042-1046. |
| 5. | MORENO, Edson Ifarraguirre ; CARARA, Everton Alceu ; HESSEL, Fabiano Passuelo ; MORAES, F. G. ; CALAZANS, N. L. V. ; ROSA, Vitor Moscon da . A Comparison of Different Levels of Abstraction using VHDL and SystemC. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. v. 1. p. 86-90. |
| 6. | CAMOZZATO, Daniel ; BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . A generic Model of Embedded System to Enable Dynamic Self-Reconfigurable Applications. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 98-104. |
| 7. | BRIÃO, Eduardo Wenzel ; CARVALHO, Ewerson Luiz de Souza ; MORAES, F. G. ; MÖLLER, Frederico Bartz ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Controlling Configurations on Dynamic Reconfigurable Systems. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 114-119. |
| 8. | MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Routing Algorithms on Mesh Based NoCs. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 134-138. |
| 9. | MORAES, F. G. ; MESQUITA, Daniel ; PALMA, J. C. S. ; MÖLLER, Leandro Heleno ; CALAZANS, N. L. V. . Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. In: Design, Automation and Test in Europe Conference and Exhibition - DATE´03, 2003, München.
DATE´03, 2003. v. 1. p. 1122-1123. |
| Resumos publicados em anais de congressos |
| 1. | CARARA, Everton Alceu ; MELLO, Aline Vieira de ; CALAZANS, N. L. V. ; MORAES, F. G. . Canais Virtuais em Redes Intra-chip - Implementação na Rede Hermes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 320-321. |
| Produção técnica |
| Softwares sem registro de patente |
| 1. | MELLO, Aline Vieira de ; MORAES, F. G. ; CALAZANS, N. L. V. . Atlas - An Environment for NoC Generation and Evaluation. 2006. |
| 2. | CALAZANS, N. L. V. ; MADEIRA, A. D. . Asstuce - An exploratory environment for finite state machines. 1996. |
| Trabalhos técnicos |
| 1. | CALAZANS, N. L. V. ; MORAES, F. G. ; PIGATTO, D. V. . Complementos do Projeto X10GIGA. 2007. |
| 2. | CALAZANS, N. L. V. . Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. 2007. |
| 3. | MORAES, F. G. ; CALAZANS, N. L. V. ; TODT, E. ; PIGATTO, D. V. . X10GIGA: Transponder OTN 10.7 Gbps. 2006. |
| 4. | BASTOS, Érico Nunes Ferreira ; SOCCOL, Celso ; CALAZANS, N. L. V. . Projeto e Implementação da Arquitetura de Comunicação MERCURY: uma rede intra-chip com topologia toro, filas centrais compartilhadas e modo de chaveamento virtual-cut-through. 2005. |
| 5. | CALAZANS, N. L. V. ; MORAES, F. G. ; PIGATTO, D. V. . TETHA: Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH. 2005. |
| 6. | MELLO, Aline Vieira de ; OST, L. C. ; MORAES, F. G. ; CALAZANS, N. L. V. . Evaluation of Routing Algorithms in Mesh Based NoCs. 2004. |
| 7. | CARVALHO, Ewerson Luiz de Souza ; MÖLLER, Frederico Bartz ; MORAES, F. G. ; CALAZANS, N. L. V. . Design Frameworks and Configuration Controllers for Dynamic And Partial Reconfiguration. 2004. |
| 8. | BRIÃO, Eduardo Wenzel ; CALAZANS, N. L. V. . Tutoriais Sobre Reconfiguração Parcial e Dinâmica usando o Fluxo do Projeto Modular sobre a Plataforma Insight V2MB1000. 2003. |
| 9. | MORAES, F. G. ; CALAZANS, N. L. V. ; MELLO, Aline Vieira de ; MÖLLER, Leandro Heleno ; OST, L. C. . HERMES: an Insfrastructure for Low Area Overhead Packet-switching Networks on Chip. 2003. |
| 10. | CALAZANS, N. L. V. ; IDE, Alessandro Noriaki ; MORENO, Edson Ifarraguirre ; RODOLFO, Taciano Ares ; MORAES, F. G. . Tutorial e Diretivas para Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC. 2003. |
| 11. | MÖLLER, Leandro Heleno ; MORAES, F. G. ; CALAZANS, N. L. V. . Ferramentas de Configuração Parcial, Remota e Dinâmica de FPGAs Virtex. 2003. |
| 12. | CALAZANS, N. L. V. . Projeto Integrado de software e hardware para aplicações específicas. 2000. |
| 13. | CALAZANS, N. L. V. . SHRIMP-I - Uma plataforma de prototipação rápida reconfigurável de sistemas digitais. 2000. |
| 14. | MORAES, F. G. ; FERREIRA, Ewerton Hofler ; CALAZANS, N. L. V. . Implementação de uma arquitetura load/store em um ambiente de prototipação. 2000. |
| 15. | CALAZANS, N. L. V. . ADC-SHRIMP - Avaliação do Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign. 1999. |
| 16. | CALAZANS, N. L. V. ; MORAES, F. G. ; FERNANDES, P. H. L. ; STEMMER, M. . SHRIMP I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware. 1998. |
| 17. | CALAZANS, N. L. V. . KROC-DSP: Compilador occam2 para processador de sinais. 1998. |
| 18. | WAGNER, F. R. ; CALAZANS, N. L. V. ; MORAES, F. G. ; VARGAS, Fabian Luis . HardPro: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados. 1997. |
| 19. | CALAZANS, N. L. V. . KROC-PC: Compilador occam2 para computadores padrão IBM-PC. 1997. |
| 20. | CALAZANS, N. L. V. . BOOLE - Codificação Booleana e FPGAs. 1996. |
| 21. | CALAZANS, N. L. V. . Síntese Lógica Seqüencial para FPGAs. 1994. |
| 22. | BARROS, E. N. S. ; CORREIA, M. B. ; WEBER, T. S. ; SAMPAIO, A. ; QUEIROZ, J. ; SANTOS, L. C. V. ; LIMA, M. E. ; CALAZANS, N. L. V. ; JACOBI, R. P. . PISH: Projeto Integrado de Software e Hardware. 1994. |
| 23. | CALAZANS, N. L. V. . O problema da codificação Booleana: métodos e ferramentas. 1994. |
| 24. | CALAZANS, N. L. V. ; LIMA, V. L. S. ; OLIVEIRA, F. M. ; BECKER, K. . Estudo e implementação de ferramentas de síntese lógica para FPGAs. 1994. |
| Demais tipos de produção técnica |
| 1. | CALAZANS, N. L. V. . Circuitos Não-Síncronos. 2011. (Curso de curta duração ministrado/Outra). |
| 2. | Calazans, Ney . SystemC: Uma Linguagem para Modelagem Abstrata, Modelagem Concreta e Apoio à Validação de Sistemas Digitais Embarcados. 2009. (Curso de curta duração ministrado/Outra). |
| 3. | CALAZANS, N. L. V. . Tecnologias Modernas para Projeto e Implementação de SoCs. 2003. (Curso de curta duração ministrado/Outra). |
Bancas
| Participação em bancas examinadoras |
| Dissertações |
| 1. | AMORY, Alexandre Morais; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Eduardo Wächter. Integração de Novos Processadores em Arquiteturas MPSoC: Um estudo de caso. 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 2. | REIS, A. I.; LUBASZEWSKI, M. S.; CALAZANS, N. L. V.; KASTENSMIDT, F. L.. Participação em banca de Samuel Nascimento Pagliarini. Veasy: um Conjunto de Ferramentas Direcionado aos Desafios da Verificação Funcional. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. |
| 3. | Calazans, Ney; MARTINS, J. B. S.; BAGGIO, J. E.. Participação em banca de Guilherme Perin. Arquiteturas de Criptografia de Chave Pública: Análise de desempenho e robustez. 2011. Dissertação (Mestrado em Informática) - Universidade Federal de Santa Maria. |
| 4. | AMORY, Alexandre Morais; CALAZANS, N. L. V.; MARCON, César Augusto Missio; MORAES, F. G.. Participação em banca de Samuel dos Santos Marczak. Implementação de uma Infraestrutura de Monitoramento para Avaliação de Plataformas MPSoC Baseada em NoC. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 5. | MORAES, F. G.; CARRO, L.; MARCON, César Augusto Missio; CALAZANS, N. L. V.. Participação em banca de Guilherme Montez Guindani. Estimativa e Redução da Dissipação de Potência em Redes Intra-Chip com Chaveamento por Pacotes. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 6. | MARCON, César Augusto Missio; CALAZANS, N. L. V.; MORAES, F. G.. Participação em banca de Odair Moreira. Implementação e Avaliação de Desempenho de um MPSoC Homogêneo Interconectado por NoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 7. | ZEFERINO, Cesar Albenes; SUSIN, Altamiro Amadeu; CALAZANS, N. L. V.; MORAES, F. G.. Participação em banca de Everton Alceu Carara. Estratégias para Otimização de Desempenho em Redes Intra-chip. 2008. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 8. | CALAZANS, N. L. V.; SUSIN, Altamiro Amadeu; ZORZO, A. F.; MORAES, F. G.. Participação em banca de Cristiane Raquel Woszezenki. Alocação de Tarefas e Comunicação entre Tarefas em MPSoCs. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 9. | KASTENSMIDT, F. L.; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Carlos Adail Scherer Junior. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: projeto, geração e avaliação. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 10. | MARCON, César Augusto Missio; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Rosana Perazzolo Disconzi. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 11. | HESSEL, Fabiano Passuelo; FRÖLICH, Antonio Augusto Medeiros; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Melissa Schwanz Vetromille. Co-projeto de Sistemas Operacionais: Implementação Hardware/Software de Funcionalidade para Suporte a Aplicações de Tempo real. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 12. | CASTRO, Helano de Sousa; CORTEZ, Paulo Cesar; CALAZANS, N. L. V.. Participação em banca de Jarbas Ariel Nunes da Silveira. Gerenciamento SNMP com Autenticação Remota: aplicações em UPSs. 2006. Dissertação (Mestrado em Engenharia de Teleinformática) - Universidade Federal do Ceará. |
| 13. | CALAZANS, N. L. V.; MORAES, F. G.; BEZERRA, Eduardo Augusto; CÉSAR NETTO, João. Participação em banca de Luís Carlos Mieres Caruso. Proposta de Arquitetura para NIDS Acelerado por Hardware. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 14. | MORAES, F. G.; TORRES, Lionel; ZEFERINO, Cesar Albenes; DOTTI, Fernando Luís; CALAZANS, N. L. V.. Participação em banca de Leonel Pablo Tedesco. Uma Proposta de Geração de Tráfego e Avaliação de Desempenho para NoCs. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 15. | MORAES, F. G.; TORRES, Lionel; HORTA, Edson Lemos; BEZERRA, Eduardo Augusto; CALAZANS, N. L. V.. Participação em banca de Leandro Heleno Möller. Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-chip. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 16. | MORAES, F. G.; HESSEL, Fabiano Passuelo; CALAZANS, N. L. V.; CHAU, Wang Jiang. Participação em banca de Luciano Copello Ost. Redes Intrachip com Interface Padrão para Síntese em Hardware. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 17. | MORAES, F. G.; VARGAS, Fabian Luis; LUBASZEWSKI, M. S.; CALAZANS, N. L. V.. Participação em banca de Alexandre de Morais Amory. Integração e Avaliação de Técnicas de Teste Baseado em Software no Fluxo de Projeto de SOCs. 2003. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 18. | MORAES, F. G.; CALAZANS, N. L. V.; REIS, Ricardo Augusto da Luz. Participação em banca de José Carlos Sant Anna Palma. Métodos de Distribuição e Conexão de IP Cores para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 19. | MORAES, F. G.; MARTINS, J. B. S.; JOHANN, M.; CALAZANS, N. L. V.. Participação em banca de Paulo César Furlanetto Marques. Algoritmo de Roteamento Maze para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 20. | MORAES, F. G.; ROSE, C. A. F.; AZEVEDO, D. F. G.; CALAZANS, N. L. V.; RIBAS, R. P.. Participação em banca de Ewerton Artur Cappelatti. Implementação do Padrão de Barramento PCI para Interação Hardware/Software em Dispositivos Reconfiguráveis. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 21. | MORAES, F. G.; CARRO, L.; CALAZANS, N. L. V.. Participação em banca de Daniel Gomes Mesquita. Contribuições para Reconfiguração Parcial e Remota de FPGAs. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 22. | BARROS, E. N. S.; CALAZANS, N. L. V.. Participação em banca de Marcus Vinicius Duarte dos Santos. Sistema de Infusão Intravenosa: Um Estudo de Caso de Software/Hardware Codesign. 1997. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Pernambuco. |
| 23. | WAGNER, F. R.; GOLENDZINER, L. G.; CALAZANS, N. L. V.; WEBER, T. S.. Participação em banca de Sandro Neves Soares. Sistema Gerenciador de Documentação de Projeto. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 24. | SUSIN, Altamiro Amadeu; WAGNER, F. R.; CALAZANS, N. L. V.; JACOBI, R. P.. Participação em banca de Carlos Antônio Alba Pinto. Sistema de Geração de Microcontroladores para Aplicações Específicas. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 25. | WEBER, T. S.; WAGNER, F. R.; CALAZANS, N. L. V.; WEBER, R. F.. Participação em banca de Fabiano Passuelo Hessel. Descrição e Síntese de Concorrência em VHDL. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 26. | WAGNER, F. R.; PORTO, I. E. S. J.; GOLENDZINER, L. G.; CALAZANS, N. L. V.; WEBER, T. S.. Participação em banca de Gleiber Fernandes Royes. Um Gerenciador Automático para o Projeto de Sistemas Digitais. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 27. | BARONE, D. A. C.; CALAZANS, N. L. V.; WEBER, T. S.; WAGNER, T. V.. Participação em banca de Eduardo do Valle Simões. FLECHA - Uma Matriz FPGA para a Prototipação Rápida de Circuitos Integrados. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. |
| Teses de doutorado |
| 1. | MORAES, F. G.; ROBERT, Michel; STRUM, Marius; CARRO, L.; CALAZANS, N. L. V.. Participação em banca de Everton Alceu Carara. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 2. | RIGO, S.; ARAÚJO, Guido Costa Souza de; CALAZANS, N. L. V.; SANTOS, L. C. V.; CENTODUCATTE, P. C.. Participação em banca de Bruno de Carvalho Albertini. Metodologias de Suporte a Verificação e Análise de Modelos de Plataformas em Alto Nível de Abstração. 2011. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas. |
| 3. | MORAES, F. G.; CLERMIDY, F.; ZEFERINO, Cesar Albenes; CALAZANS, N. L. V.. Participação em banca de Leonel Pablo Tedesco. Monitoração e Roteamento Adaptativo para Fluxos QoS em NoCs. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 4. | NURMI, J.; BRISOLARA, L.; AMORY, Alexandre Morais; CALAZANS, N. L. V.. Participação em banca de Luciano Copello Ost. Abstract Models of NoC-based MPSoCs for Design Space Exploration. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 5. | MORAES, F. G.; MARCON, César Augusto Missio; LUBASZEWSKI, M. S.; CALAZANS, N. L. V.. Participação em banca de Ewerson Luiz de Souza Carvalho. Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos Baseados em NoC. 2009. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 6. | REIS, Ricardo Augusto da Luz; MORAES, F. G.; SUSIN, Altamiro Amadeu; COSTA, E. A. C.; CALAZANS, N. L. V.. Participação em banca de José Carlos Sant'Anna Palma. Reduzindo o Consumo de Potência em Redes Intra-Chip através de esquemas de Codificação de Dados. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 7. | STRUM, Marius; RANZINI, Edith; AMAZONAS, José Roberto de Almeida; LIMA, M. E.; CALAZANS, N. L. V.. Participação em banca de Duarte Lopes de Oliveira. Miriã: Uma Ferramenta para a Síntese de Controladores Assíncronos Multi-Rajada. 2004. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo. |
| 8. | BAMPI, S.; MONTEIRO, J. C. A. P.; CARRO, L.; CALAZANS, N. L. V.. Participação em banca de Eduardo Antonio César da Costa. Operadores Aritméticos de Baixo Consumo para Arquiteturas de Circuitos de Circuitos DSP. 2002. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul. |
| 9. | TORRES, Lionel; SUSIN, Altamiro Amadeu; CALAZANS, N. L. V.; REIS, Ricardo Augusto da Luz. Participação em banca de Rolf Fredi Molz. Uma Metodologia para o Desenvolvimento de Aplicações de Visão Computacional Utilizando Projeto Conjunto de Hardware e Software. 2001. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul. |
| Qualificações de doutorado |
| 1. | CARRO, L.; Calazans, N.; MORAES, F. G.. Participação em banca de Everton Alceu Carara. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 2. | MORAES, F. G.; JACOBI, R. P.; CALAZANS, N. L. V.; MARCON, César Augusto Missio. Participação em banca de Luciano Copello Ost. Contribuição às Técnicas de Otimização de Desempenho em MPSoCs. 2009. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 3. | SUSIN, Altamiro Amadeu; MARCON, César Augusto Missio; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Edson Ifarraguirre Moreno. Controle da Degradação da Comunicação em Redes Intrachip. 2008. |
| 4. | MORAES, F. G.; WAGNER, F. R.; CALAZANS, N. L. V.. Participação em banca de Ewerson Luiz de Souza Carvalho. Mapeamento Dinâmico de Tarefas am MPSoCs Heterogêneos baseados em NoC. 2007. Exame de qualificação (Doutorando em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 5. | CALAZANS, N. L. V.; ZEFERINO, Cesar Albenes; SUSIN, Altamiro Amadeu; REIS, Ricardo Augusto da Luz. Participação em banca de José Carlos Sant´Anna Palma. Impacto de Técnicas de Codificação de Dados sobre o Consumo de Potência em Networks-on-Chip. 2006. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. |
| 6. | WAGNER, F. R.; CALAZANS, N. L. V.; CARRO, L.; SUSIN, Altamiro Amadeu. Participação em banca de Sandro Neves Soares. T&D-Bench+ - Um ambiente de modelagem e simulação de processadores. 2003. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. |
| 7. | BAMPI, S.; SUSIN, Altamiro Amadeu; MONTEIRO, J. C. A. P.; CALAZANS, N. L. V.; REIS, Ricardo Augusto da Luz. Participação em banca de Eduardo Antonio César da Costa. Exploração Arquitetural para a Redução do Consumo de Potência em Circuitos Lógicos. 2001. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. |
| 8. | ENGEL, P. M.; MORAES, F. G.; SUSIN, Altamiro Amadeu; CARRO, L.; CALAZANS, N. L. V.. Participação em banca de Rolf Fredi Molz. Proposta de um Sistema Configurável para o Desenvolvimento de Aplicações de Visão Computacional em Tempo Real. 2000. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. |
| 9. | SUSIN, Altamiro Amadeu; WAGNER, F. R.; CALAZANS, N. L. V.; REIS, Ricardo Augusto da Luz; WEBER, T. S.. Participação em banca de Luigi Carro. Ambiente e Algoritmos para o Desenvolvimento de Sistemas Computacionais. 1994. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. |
| Trabalhos de Conclusão de Curso de graduação |
| 1. | MORENO, Edson; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Bruno Fin Ferreira e Ismael Luís Heinen. HNPlus - A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 2. | POEHLS, L. B.; CALAZANS, N. L. V.; MORAES, F. G.. Participação em banca de Jeferson Santiago da Silva. Infraestrutura para Controle de Projetos em FPGAs Através do Protocolo Ethernet. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 3. | MORAES, F. G.; CALAZANS, N. L. V.; MARCON, César Augusto Missio. Participação em banca de Adelcio Biazi e Douglas Maciel Cardoso. Comunicação entre Emuladores em FPGAs e Redes Ethernet. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 4. | MORAES, F. G.; MARCON, César Augusto Missio; CALAZANS, N. L. V.. Participação em banca de Diego Cezar Molina. Estudo e Implementação do Protocolo de Controle de Agregação de Enlaces (LACP). 2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 5. | AGUIAR, A.; MORENO, Edson Ifarraguirre; CALAZANS, N. L. V.. Participação em banca de Ivan Junior dos Santos Quadros e Yan Ghidini de Souza. Projeto, Validação e Avaliação de Uma Arquitetura de Rede Intrachip 3D. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 6. | CALAZANS, N. L. V.; MORAES, F. G.; MARCON, César Augusto Missio. Participação em banca de Lucas Bondan, Rodrigo Celso Gobbi e Vinicius Morais Fochi. O Protocolo de Agregação de Enlaces LACP: Um Simulador e o Protocolo de Marcação de Pacotes. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 7. | MORAES, F. G.; CALAZANS, N. L. V.; MORENO, Edson Ifarraguirre. Participação em banca de Douglas Maldaner Zanchin e Matheus dos Santos Oleiro. Desenvolvimento de um Webservice para Monitoramento Remoto de Sistemas Digitais Implementados em FPGA. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 8. | MARCON, César Augusto Missio; MORENO, Edson Ifarraguirre; CALAZANS, N. L. V.. Participação em banca de Giuliano Bruno Martins Guarese. Arquitetura Híbrida de Comunicação para Ambientes de Automação Industrial: Protocolos IEEE 802.15.4 e Modbus RTU sobre RS485. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 9. | MORENO, Edson Ifarraguirre; CALAZANS, N. L. V.; MORAES, F. G.. Participação em banca de Guilherme Machado de Castilhos, Leonardo Luigi Simões Pires. Emulação de Sistemas Digitais Síncronos em Dispositivos FPGAs. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 10. | CALAZANS, N. L. V.; MORAES, F. G.; TERROSO, A.. Participação em banca de Matheus Trevisan Moreira. Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 11. | CALAZANS, N. L. V.; MARCON, César Augusto Missio; MORAES, F. G.. Participação em banca de Roberto Port de Oliveira. Desenvolvimento do Protocolo IGMP para Switches Ethernet. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 12. | CALAZANS, N. L. V.; POEHLS, L. B.; MORENO, Edson Ifarraguirre. Participação em banca de Valter Toffolo. Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 13. | MORAES, F. G.; CALAZANS, N. L. V.; MARCON, César Augusto Missio. Participação em banca de Guilherme Montez Guindani & Hugo Arthur Weber Schmitt. PrimeSec: Sistema de Detecção de Intrusão em Redes de Computadores sobre uma Plataforma Multiprocessada. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 14. | CALAZANS, N. L. V.; MORAES, F. G.. Participação em banca de Everton Alceu Carara. Arquiteturas para Roteadores de Redes Intra-chip. 2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 15. | MORAES, F. G.; ZORZO, A. F.; CALAZANS, N. L. V.. Participação em banca de Adriano S. R. Roza/Carlos E. D. Brum/Leonardo S. Silva. Compilador Configurável para Processadores Embarcados. 2001. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 16. | MORAES, F. G.; MARCON, César Augusto Missio; CALAZANS, N. L. V.. Participação em banca de Alexandre Amory/Juracy Petrini Jr.. Sistema Integrado e Multiplataforma para Controle Remoto de Residências. 2000. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 17. | BEZERRA, Eduardo Augusto; MORAES, F. G.; CALAZANS, N. L. V.. Participação em banca de Aguinaldo Fagundes Jr., Gustavo L. C. Borges. C2I - Controlador de Infusão Intravenosa: Uma Implementação Distribuída de Baixo Custo deo Sistema IVICS. 1998. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 18. | BEZERRA, Eduardo Augusto; CALAZANS, N. L. V.. Participação em banca de Cleverson Borges Sutil, Paulo Ricardo Lopes. Protótipo de um Terminal de Decodificação de Código de Barras para Utilização em Ambiente de Redes. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 19. | TODT, E.; CALAZANS, N. L. V.. Participação em banca de Daniel Antonio Callegari. Sistema Experimental Fuzzy Logic: Carregador Rápido de Baterias NiCd. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 20. | OLIVEIRA, J. B.; CALAZANS, N. L. V.. Participação em banca de Eduardo V. Zago, Gustavo E. Baptista, Ivan Santa Maria Filho. Manipulador Simbólico de Expressões Algébricas - Simplificação e Cálculo de Gradientes. 1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| 21. | BECKER, B. F.; NAVAUX, P. O. A.; CALAZANS, N. L. V.. Participação em banca de Rafael Ramos dos Santos. Projeto de um Sistema de Entrada e Saída para uma Arquitetura Matricial. 1994. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. |
| Participação em bancas de comissões julgadoras |
| Professor titular |
| 1. | GALUP MONTORO, C.; PIMENTA, T. C.; CALAZANS, N. L. V.. UFABC - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Titular da carreira de Magistério Superior da UFABC, EDITAL 12/2010, Área de Microeletrônica. 2010. Universidade Federal do ABC. |
| Concurso público |
| 1. | FABRIS, E. E.; SILVA, I. S.; CALAZANS, N. L. V.. UFRGS - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Adjunto da carreira de Magistério Superior da UFRGS, EDITAL 01/2011, Área de Eletrônica Analógica e Digital e Teoria de Circuitos Elétricos. 2011. Universidade Federal do Rio Grande do Sul. |
| 2. | FAINA, L. F.; MESQUITA, Daniel; CALAZANS, N. L. V.. UFU - Concurso para provimento de um cargo na categoria de Professor Adjunto 40h/DE. 2010. Universidade Federal de Uberlândia. |
| 3. | CALAZANS, N. L. V.; FERNANDEZ, F. J. R.; MALDONADO, J. C.; NAVAUX, P. O. A.; ZUFFO, J. A.. USP-São Carlos - Concurso para provimento de um cargo na categoria de Professor Doutor. 2008. Universidade de São Paulo. |
| Outras participações |
| 1. | SCHUCK JÚNIOR, Adalberto; CALAZANS, N. L. V.; LAGES, Walter Fetter. UFRGS - Comissão de avaliação da defesa da produção intelectual do Prof. Alberto Bastos do Canto Filho. 2006. Universidade Federal do Rio Grande do Sul. |
| 2. | ANDRADE, Gilberto Keller de; CALAZANS, N. L. V.; GIRAFFA, Lúcia Martins. PUCRS - Comissão responsável pela organização e condução do processo de promoção de professores da Faculdade de Informática da PUCRS. 2003. Pontifícia Universidade Católica do Rio Grande do Sul. |
Eventos
| Participação em eventos |
| 1. | Symposium on Integrated Circuits and Systems Design.A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. 2011. (Simpósio). |
| 2. | Workshop Interno do INCT-SEC. 2011. (Oficina). |
| 3. | EMICRO 2011 - 13th. Microelectronics School.EMICRO 2011. 2011. (Outra). |
| 4. | 24th IEEE International SoC Conference.A 65nm Standard Cell Set and Flow Dedicated to Automated Asynchronous Circuits Design. 2011. (Outra). |
| 5. | 23rd Symposium on Integrated Circuits and Systems Design.Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip. 2010. (Simpósio). |
| 6. | Design, Automation and Test in Europe.Evaluation on FPGA of Triple Rail Logic Robustness against DPA and DEMA. 2009. (Congresso). |
| 7. | International Conference on ReConFigurable Computing and FPGAs.Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. 2009. (Simpósio). |
| 8. | 21st Symposium on Integrated Circuits and Systems Design. 2008. (Simpósio). |
| 9. | XXV IEEE International Conference on Computer Design.SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. 2007. (Congresso). |
| 10. | 20th Symposium on Integrated Circuits and Systems.Evaluation of Algorithms for Low Energy Mapping onto NoCs. 2007. (Simpósio). |
| 11. | 16th International Conference on Field Programmable Logic and Applications.Reconfigurable Systems Enabled by a Network-on-Chip. 2006. (Congresso). |
| 12. | Design, Automation and Test in Europe Conference and Exhibition.Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. 2005. (Congresso). |
| 13. | 18th Symposium on Integrated Circuits and Systems Design.Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. 2005. (Simpósio). |
| 14. | 17th Symposium on Integrated Circuits and Systems Design.PaDReH - A Framework for the Design and Implementation of Dynamically and Partially Reconfigurable Systems. 2004. (Simpósio). |
| 15. | 16th Symposium on Integrated Circuits and Systems Design.From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a comparative case study. 2003. (Simpósio). |
| 16. | 15th Symposium on Integrated Circuits and Systems Design. 2002. (Simpósio). |
| 17. | 19o. Simpósio Brasileiro de Telecomunicações.19o. Simpósio Brasileiro de Telecomunicações. 2001. (Simpósio). |
| 18. | 14th Symposium on Integrated Circuits and Systems Design. 2001. (Simpósio). |
| 19. | VII Workshop Iberchip.Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. 2001. (Oficina). |
| 20. | 1999 Frontiers in Education Conference.VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. 1999. (Congresso). |
| 21. | V Workshop Iberchip.Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. 1999. (Oficina). |
| 22. | XXIII Conferencia Latinoamericana de Informática - CLEI.ASSTUCE - An exploratory environment for finite state machines. 1997. (Congresso). |
| 23. | International Conference on Computer-Aided Design.Boolean constrained encoding: a new formulation and a case study. 1994. (Congresso). |
| 24. | European Design Automation Conference - EDAC.Advanced ordering and manipulation techniques for binary decision diagrams. 1992. (Congresso). |
| 25. | IFIP International Workshop on Application-Oriented Synthesis.State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. 1992. (Oficina). |
| Organização de eventos |
| 1. | Calazans, Ney ; HÜBNER, M. . 25th Symposium on Integrated Circuits and Systems Design - SBCCI 2012. (Program co-Chairs). 2011. (Congresso). |
| 2. | CALAZANS, N. L. V. ; HUERTAS, J. L. ; REIS, Ricardo Augusto da Luz . 15th Symposium on Integrated Circuits and Systems Design - SBCCI2002 (Program co-Chairs). 2002. (Congresso). |
Orientações
| Orientações em andamento |
| Dissertação de mestrado |
| 1. | Matheus Trevisan Moreira. Investigação de Métodos de Projeto de Circuitos Assíncronos. Início: 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). |
| 2. | Leandro Sehnem Heck. Projeto de Circuitos Assíncronos para Baixo Consumo. Início: 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| 3. | Raffael Bottoli Schemmer. Modelagem e avaliação de redes intrachip não-síncronas. Início: 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| 4. | Guilherme Heck. Adaptação de Infraestruturas de Comunicação Não Síncronas para uso em MPSoCs. Início: 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| Tese de doutorado |
| 1. | Carlos Alberto Petry. Modelagem e validação abstrata de MPSoCs.
Início: 2009. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). |
| 2. | Julian José Hilgemberg Pontes. Mecanismos de Redução de Potência em Sistemas Globalmente Assíncronos Localmente Síncronos.
Início: 2008. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| 3. | Juliano D'Ornelas Benfica. Interferência Eletromagnética e Circuitos Assíncronos: Técnicas, Medidas e Controle.
Início: 2008. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). |
| Iniciação científica |
| 1. | Ricardo Aquino Guazzelli. Geração Automática de Redes Intrachip GALS no Ambiente ATLAS. Início: 2011. Iniciação científica (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). |
| 2. | Matheus Gibiluka. DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos. Início: 2011. Iniciação científica (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. (Orientador). |
| 3. | Wagner Santos Siqueira Prates. Porte da Biblioteca ASCEnD de Componentes Assíncronos para Diferentes Tecnologias. Início: 2011. Iniciação científica (Graduando em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| Supervisões e orientações concluídas |
| Dissertação de mestrado |
| 1. | Taciano Ares Rodolfo. Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 2. | Adilson Arthur Mohr. PMEMD-HW: Simulação por Dinâmica Molecular Usando Hardware Reconfigurável.
2010.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 3. | Jeronimo Cunha Bezerra. Verificação e Prototipação de Redes Intrachip: O estudo de caso Hermes-TB.
2009.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 4. | Maicon Aparecido Sartin. Uma API de Comunicação para Aceleração por Hardware de Simuladores Moleculares.
2009.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado de Mato Grosso. Orientador: Ney Laert Vilar Calazans. |
| 5. | Carlos Alberto Petry. Modelagem Abstrata para Hardware de MPSoC.
2009.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 6. | Julian José Hilgemberg Pontes. Projeto e Prototipação de Interfaces e Redes Intrachip Não-Síncronas em FPGAs.
2008. 0 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 7. | Carlos Adail Scherer Junior. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: Projeto, Geração e Avaliação.
2007. 0 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 8. | Rosana Perazzolo Disconzi. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental. 2007. 0 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 9. | Érico Nunes Ferreira Bastos. Mercury: Uma Rede Intra-chip com Topologia Toro 2D e Roteamento Adaptativo.
2006. 148 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 10. | Rafael Iankowski Soares. Infra-estrutura e Implementação de Controle de Configurações em Software para Hardware Reconfigurável.
2005. 126 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 11. | Eduardo Wenzel Brião. Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual.
2004. 134 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 12. | Edson Ifarraguirre Moreno. Modelagem, Descrição e Validação de Redes Intra-chip no Nível de Transação. 2004. 111 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 13. | Ewerson Luiz de Souza Carvalho. RSCM - Controlador de Configurações para Sistemas de Hardware Reconfigurável.
2004. 150 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 14. | Sheila Moreira Souza. Camadas de Adaptação ATM para Transferência de Dados e Voz. 2003. 151 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 15. | Leonardo Dutra Castanheira. Geração de Tráfego Genérica com Aplicação em Redes ATM. 2003. 138 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 16. | Delfim Luiz Torok. Projeto Visando a Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet.
2001. 134 f.
Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| 17. | Mára Lúcia Fernandes Carneiro. Síntese Automatizada de Colunas de Destilação: uma abordagem alternativa ao processo de projeto. 1996. 108 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. |
| Tese de doutorado |
| 1. | Edson Ifarraguirre Moreno.
Mapeamento e Adaptação de Rotas de Comunicação em Redes em Chip.
2010. 0 f. Tese
(Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 2. | Rafael Iankowski Soares.
Arquiteturas GALS Pipeline para Criptografia Robusta a Ataques DPA e DEMA.
2010. 0 f. Tese
(Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 3. | César Augusto Missio Marcon. Modelos para o Mapeamento de Aplicações em Infra-estruturas de Comunicação Intrachip. 2005. 176 f. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Co-Orientador: Ney Laert Vilar Calazans. |
| Trabalho de conclusão de curso de graduação |
| 1. | Bruno Fin Ferreira e Ismael Luís Heinen. HNPlus A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 2. | Lucas Bondan, Rodrigo Celso Gobbi e Vinícius Morais Fochi. O PROTOCOLO DE AGREGAÇÃO DE ENLACES LACP: Um Simulador e o Protocolo de Marcação de Pacotes. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 3. | Augusto Lange, Vinicius P. Bohrer e Vinícius S. da Silva. Adaptando Sistemas para Operar com Redes Intrachip: Decodificador M-JPEG/HERMES. 2010. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 4. | Roberto Port de Oliveira. Desenvolvimento do Protocolo IGMP para Switches Ethernet. 2010. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 5. | Valter Toffolo. Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos. 2010. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 6. | Matheus Trevisan Moreira. Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs. 2010. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 7. | Celso Marasca Soccol & Giovani Zucolotto. Implementação do GNU Chess em uma Plataforma Multiprocessada com Arquitetura de Comunicação baseada em Rede Intrachip. 2006. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 8. | Marcelo Sarmento. Arquiteturas Auto-reconfiguráveis em Sistemas Digitais. 2001. 97 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 9. | André Duque Madeira. Coloração de Grafos: teoria a aplicações à síntese VLSI. 1998. 129 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 10. | Luciano Barbosa Cardoso. COFECO: Conjunto de Ferramentas para o Projeto Integrado de Software e Hardware. 1997. 47 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 11. | Fábio Clever Vencato. Xasstuce: Uma Interface Gráfico-Textual para o Ambiente Exploratório de Máquinas de Estados Finitas Asstuce. 1996. 0 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 12. | Guilherme Saueressig. MEMCE: Um Algoritmo de Minimização de Estados para o Ambiente Asstuce. 1996. 133 f. Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| Iniciação Científica |
| 1. | Bruno Scherer Oliveira. BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA. 2010. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 2. | Ismael Luís Heinen. ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas. 2010. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 3. | Carlos Rafael Batista Santos. Circuitos Assíncronos para comunicação Intrachip. 2009. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 4. | Marco Túlio Gonçalves Martins. Inserção de NoCs Não-Síncronas no Ambiente ATLAS. 2008. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 5. | Matheus Trevisan Moreira. Projeto de Sistemas Digitais utilizando a Metodologia GALS. 2007. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 6. | Gerson Scartezzini. Integração do Fluxo de Projeto de Redes com Topologia Toro no Arcabouço Atlas. 2006. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. |
| 7. | William Losina Brandão. Implementação da Rede Intra-chip Hermes em Circuito Integrado e Integração à Plataforma Fênix. 2005. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 8. | Celso Marasca Soccol. Implementação de "wrappers" de comunicação entre IPs e a rede intrachip Hermes. 2005. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 9. | Giovani Zucolotto. Um ambiente de verificação para uma NoC 3x3 e testes da NoC. 2005. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 10. | Rafael Rauter Herescu. Suporte ao desenvolvimento da NoC Hermes: cossimulação e certificação de interfaces OCP-IP. 2005. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 11. | Taciano Ares Rodolfo. Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC. 2004. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 12. | Frederico Bartz Möller. Design Frameworks and Configuration Controllers for Dynamic and Partial Reconfiguration. 2004. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 13. | Karine de Pinho Peralta. Integração da ferramenta NoCGen ao ambiente Maia de redes intrachip. 2004. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 14. | Rodrigo Wustro Wertonge. Projeto, prototipação e implementação de redes de comunicação intra-chip para a plataforma Fênix. 2004. Iniciação Científica. (Graduando em Engenharia de Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 15. | Daniel Borges. Administração de recursos computacionais do laboratório GAPH. 2002. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 16. | Luís Henrique Leal Ries. Projeto de Sistemas deTelecomunicação - Especificação, Validação e Prototipação. 2001. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 17. | Luís Henrique Leal Ries. SDL - Uma Linguagem de Especificação de Sistemas. 2001. 35 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 18. | Guilherme Antônio Anzilago Tesser. Prototipação de um IP Soft Core MAC Ethernet. 2001. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 19. | Juliano Cardoso Vacaro. Prototipação de um IP Soft Core MAC Ethernet. 2001. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 20. | Katherine Beserra Quintans. A implementação de algoritmos de classificação em hardware: o estudo de caso quicksort. 2000. 0 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 21. | Patrick Renan Bernardes Maestri. Implementação e Comparação de Processadores em Hardware Reconfigurável. 2000. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 22. | Daniel Carvalho Liedke. Ferramentas de apoio ao desenvolvimento de software básico para processadores hipotéticos. 1999. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 23. | Katherine Beserra Quintans. SHRIMP-I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware . 1999. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 24. | Daniel Carvalho Liedke. Implementação da Arquitetura Cleópatra na Plataforma de Prototipação XS40 - XStend. 1999. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 25. | Giovani Ragazzon. KROC-DSP: compilador occam2 para processador de sinais. 1999. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 26. | Felipe Barp Neuwald. KROC-DSP: compilador occam2 para processador de sinais. 1999. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 27. | Giovani Ragazzon. KROC-DSP: compilador occam2 para processador de sinais. 1998. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 28. | Luciano Soares Minuzzi. Implementação de Circuitos Digitais Assíncronos sobre FPGAs. 1997. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 29. | André Duque Madeira. Decomposição Funcional de ISFSMs para Implementação sobre FPGAs. 1997. 1 f. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 30. | Sandro Augusto Cardoso. KROC-PC: compilador occam2 para computadores padrão IBM-PC. 1997. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 31. | Marco Antonio Ghidini. Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação. 1996. 1 f. Iniciação Científica. (Graduando em Engenharia Química) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| 32. | Cícero Zanoni. Síntese Lógica Seqüencial para FPGAs. 1995. Iniciação Científica. (Graduando em Engenharia elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 33. | Andréa Biazus Fagherazzi. Sintese Lógica Seqüencial com BDDs. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 34. | Luciano Soares Minuzzi. Occam, o simulador Spoc e o compilador Kroc. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 35. | Luciano Barbosa Cardoso. Extensão do Programa Asstuce para um Codificador Booleano Geral e Implementação de Circuitos Protótipos. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 36. | Liliane Lisboa Paim. Integração de Ferramentas em Frameworks e Desenvolvimento de Interface Gráfica para o Programa Asstuce. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 37. | Mauro Cristiano Pinheiro da Silva. Desenvolvimento de Interface Gráfica para o Programa Asstuce. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 38. | Rodrigo Rafael Villarreal Goulart. Desenvolvimento, Aperfeiçoamento e Comparação de Ferramentas de Projeto Sequencial Lógico para FPGAs. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 39. | Rodrigo da Silva Radaieski. Ferramentas de Projeto Sequencial Lógico para FPGAs. 1995. Iniciação Científica. (Graduando em Bacharelado Em Informática) - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. |
| 40. | Paulo Cesar Ramos da Silva. Análise de Desempenho de Métodos Computacionais de Otimização no Projeto de Processo Químicos. 1994. 1 f. Iniciação Científica. (Graduando em Engenharia Química) - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans. |
| Página gerada pelo Sistema Currículo Lattes em 08/02/2012 às 17:05:43 |