Luiz Cláudio Villar dos Santos

  • Endereço para acessar este CV: http://lattes.cnpq.br/7115792628126490
  • Última atualização do currículo em 08/07/2018


É Professor Titular da Universidade Federal de Santa Catarina, onde atua em dois Programas de Pós-Graduação: Ciência da Computação (PPGCC) e Engenharia de Automação e Sistemas (PPGEAS). Possui graduação em Engenharia Elétrica pela Universidade Federal do Paraná (1986), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1990) e doutorado em Ciência da Computação pela Eindhoven University of Technology, Holanda (1998). Suas atividades de ensino e pesquisa têm ênfase em Arquitetura de Sistemas de Computação, atuando principalmente em: ARQUITETURA DE COMPUTADORES, ALGORITMOS PARA AUTOMAÇÃO DE PROJETO ELETRÔNICO (CAD/EDA) e SISTEMAS EMBARCADOS. Costuma concentrar sua produção científica em eventos e periódicos da IEEE e ACM (DAC, DATE, ICCAD, ICCD, ISPD, etc) e periódicos (TCAD, TVLSI, TODAES). (Texto informado pelo autor)


Identificação


Nome
Luiz Cláudio Villar dos Santos
Nome em citações bibliográficas
SANTOS, L. C. V.;Santos, L.;DOS SANTOS, LUIZ C. V.;SANTOS, LUIZ C. V.;DOS SANTOS, L. C. V.;SANTOS, LUIZ;SANTOS, LUIZ C. V. DOS;DOS SANTOS, LUIZ C.V.

Endereço


Endereço Profissional
Universidade Federal de Santa Catarina, Centro Tecnológico, Departamento de Informática e de Estatística.
INE/CTC/UFSC, Campus Universitário, Sala INE-414
Trindade
88010970 - Florianópolis, SC - Brasil - Caixa-postal: 476
Telefone: (48) 37217549
Fax: (48) 37219770
URL da Homepage: http://www.inf.ufsc.br/~santos


Formação acadêmica/titulação


1994 - 1998
Doutorado em Information and Communication Systems.
Eindhoven University of Technology, TU/e, Holanda.
Título: Exploiting instruction-level parallelism : a constructive approach, Ano de obtenção: 1998.
Orientador: Jochen Jess.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: EDA; CAD; High-Level Synthesis; Architectural Synthesis; instruction-level parallelism; Digital systems.
Grande área: Ciências Exatas e da Terra
1987 - 1990
Mestrado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Um Sistema Digital Monolítico para a Implementação de um Algoritmo de Equalização Adaptativa,Ano de Obtenção: 1990.
Orientador: Altamiro Amadeu Suzim.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: ASIC; Computer Architecture; Microelectronics; Adaptive Equalization; Digital systems.
Grande área: Ciências Exatas e da Terra
1982 - 1986
Graduação em Engenharia Elétrica.
Universidade Federal do Paraná, UFPR, Brasil.




Atuação Profissional



Universidade Federal de Santa Catarina, UFSC, Brasil.
Vínculo institucional

1993 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Titular (classe E), Regime: Dedicação exclusiva.

Atividades

03/2009 - Atual
Pesquisa e desenvolvimento , Programa de Pós-Graduação em Engenharia de Automação e Sistemas, .

Linhas de pesquisa
Sistemas Embarcados
08/1999 - Atual
Pesquisa e desenvolvimento , Programa de Pós-Graduação em Ciência da Computação, .

Linhas de pesquisa
Sistemas embarcados
4/1999 - Atual
Ensino, Ciências da Computação, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Sistemas Computacionais Embarcados (5 trimestres)
Circutos e Sistemas Integrados (4 trimestres)
Modelagem, Síntese e Otimização de Sistemas Computacionais (4 trimestres)
Sistemas Embarcados (7 trimestres e 2 semestres)
Tópicos Especiais em Automação de Projeto (6 trimestres)
5/1993 - Atual
Ensino, Ciência da Computação, Nível: Graduação

Disciplinas ministradas
Arquitetura de Computadores (5 semestres)
Circuitos e Sistemas Integrados (2 semestres)
Introdução à Ciência da Computação (3 semestres)
Organização de Computadores (37 semestres)
Sistemas Embarcados (10 semestres)

Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

1991 - 1992
Vínculo: Outro, Enquadramento Funcional: Pesquisador associado, Regime: Dedicação exclusiva.

Atividades

5/1991 - 12/1992
Pesquisa e desenvolvimento , Instituto de Informática, .

5/1991 - 12/1992
Serviços técnicos especializados , Instituto de Informática, .

Serviço realizado
Gerência de ferramentas de CAD.

Université Catholique de Louvain, UCL, Bélgica.
Vínculo institucional

1990 - 1991
Vínculo: Outro, Enquadramento Funcional: Pesquisador livre, Regime: Dedicação exclusiva.

Atividades

5/1990 - 5/1991
Pesquisa e desenvolvimento , Faculté Des Sciences Appliquées, .



Linhas de pesquisa


1.
Projeto de circuitos integrados
2.
Projeto de Circuitos Integrados
3.
Sistemas Embarcados
4.
Sistemas embarcados


Projetos de pesquisa


2017 - Atual
Otimização de Eficiência Energética para SoCs e Verificação de Hardware para CMP
Descrição: Este projeto visa contribuir com novas técnicas de automação de projeto eletrônico (EDA) compatíveis com a futura plataforma de TI e que, portanto, sejam capazes de auxiliar no projeto dos principais artefatos computacionais: CMP, SoC e sensores inteligentes. Como uma abrangência muito ampla prejudicaria a profundidade da investigação, o escopo da proposta restringe-se a contribuições que auxiliem a atingir três objetivos: 1) A verificação de hardware paralelo para CMP, 2) A otimização de eficiência energética em SoCs, 3) A otimização de eficiência energética em sensores inteligentes. Para atingi-los, a proposta aborda a resolução de quatro classes de problemas genéricos: Classe 1 - A verificação automática dos componentes do hardware paralelo afetados pelo modelo de memória compartilhada adotado para CMP, Classe 2.1- A síntese física energeticamente eficiente para SoCs, Classe 2.2 ? A otimização de software embarcado para SoCs, Classe 3 ? A otimização de arquivos binários para a eficiência energética de sensores inteligentes. Na abordagem da Classe 1, pretende-se explorar a maior observabilidade de representações executáveis do sistema de CMP para conceber técnicas mais eficientes e eficazes que os checkers do estado-da-arte, os quais, por reusarem técnicas originalmente desenvolvidas para o teste de memórias, acabam limitados pela restrita observabilidade inerente às técnicas reusadas. Para promover a eficiência energética ao abordar a Classe 2.1, pretende-se conceber técnicas de posicionamento incremental de standard cells que sejam conscientes da árvore de relógio (um dos principais consumidores de energia). Ao abordar a Classe 2.2 e a Classe 3, pretende-se explorar o uso computacionalmente eficiente de memórias como vetor de eficiência energética (já que a memória é um dos principais consumidores de energia do sistema). Diante da crescente importância da segurança computacional na transição para a futura plataforma de TI, o desenvolvimento de técnicas para a Classe 2.2 e para a Classe 3 terá seu foco na implementação energeticamente eficiente de segurança para promover um compromisso entre o consumo de energia e a resiliência a ataques via Internet ou IoT, através da escolha apropriada de cifradores, ajuste energético de algoritmos criptográficos e melhoria da eficiência energética do processamento de rotinas de segurança. Para a Classe 2.2, pretende-se contribuir na geração automática e energeticamente consciente de código para produzir arquivos binários que induzam maior eficiência energética no acesso às memórias cache, beneficiando assim diferentes camadas de software tipicamente integradas em plataformas para SoCs (firmware, middleware e sistema operacional). Para a Classe 3, pretende-se contribuir na modificação automática e energeticamente consciente de código para editar arquivos binários de tal forma a induzir melhor eficiência energética (via alocação em scratchpad), beneficiando as camadas de software que utilizam bibliotecas pré-compiladas ou arquivos binários protegidos por propriedade intelectual..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Doutorado: (2) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Gabriel Arthur Gerber Andrade - Integrante / Marleson Graf - Integrante / Nicolas Pfeifer - Integrante / João Paulo Taylor Ienczak Zanette - Integrante / Felipe Leivas Teixeira - Integrante.
Número de produções C, T & A: 1 / Número de orientações: 6
2013 - 2016
SoC - 4 - IoT: Entre a Nuvem e as Coisas: o impacto dos semicondutores na futura plataforma de TI
Descrição: Partindo da atual plataforma de TI (dispositivos pessoais móveis como portas de acesso à Computação em Nuvem), das promessas das redes de sensores e dos recentes progressos nas tecnologias de fabricação de circuitos integrados, esta proposta ampara-se na visão de reconhecidos centros de pesquisa e em roadmaps de empresas de alta tecnologia para delinear a futura plataforma de TI, cuja periferia se caracterizará por bilhões de sensores inteligentes conectados pela Internet das Coisas (IoT), pelo uso de tranceptores sem fio de alta eficiência energética e pela operação em ultra-baixas tensões em tecnologias de menor custo. A proposta aborda duas classes de problemas, A VERIFICAÇÃO DE HARDWARE E A OTIMIZAÇÃO DE SOFTWARE EMBARCADO, através da avaliação do impacto dos semicondutores sobre a EFICIÊNCIA ENERGÉTICA no cenário de TRANSIÇÃO PARA A FUTURA PLATAFORMA DE TI. O foco da proposta é a exploração do uso computacionalmente eficiente de MEMÓRIAS como vetor de eficiência energética. As principais instâncias dos problemas abordados são: 1) VERIFICAÇÃO AUTOMÁTICA DOS COMPONENTES DO HARDWARE PARALELO afetados pelo modelo de consistência de memória adotado em um MPSoC; 2) GERAÇÃO AUTOMÁTICA E ENERGETICAMENTE CONSCIENTE DE CÓDigo para produzir arquivos binários que induzam eficiência energética, beneficiando assim diferentes camadas de software tipicamente integradas em plataformas para SoCs (firmware, middleware e sistema operacional); 3) MODIFICAÇÃO AUTOMÁTICA E ENERGETICAMENTE CONSCIENTE DE CÓDIGO para editar arquivos binários de tal forma a induzir melhor eficiência energética, beneficiando as camadas de software que utilizam bibliotecas pré-compiladas ou arquivos binários protegidos por propriedade intelectual; 4) IMPLEMENTAÇÃO ENERGETICAMENTE EFICIENTE DE SEGURAnça para promover um compromisso entre o consumo de energia e a resiliência a ataques via Internet ou IoT, através da escolha apropriada de cifradores, ajuste de algoritmos criptográficos e melhoria da eficiência energética do processamento de rotinas de segurança. São os seguintes os objetivos da proposta: 1) APERFEIÇOAMENTO E CONSOLIDAÇÃO DE TÉCNICAS DE VERIFICAÇÃO DE CONSISTÊNCIA DE MEMÓRIA (já em desenvolvimento pelo pesquisador), avaliando sua adequação à escala de multiprocessamento em chip requerida por dispositivos pessoais móveis fabricados em tecnologias de processo atuais (45nm, 32nm, 22nm) e futuras (16nm e 10nm); 2) CONCEPÇÃO DE NOVAS TÉCNICAS PARA AUMENTAR A EFICIÊNCIA ENERGÉTICA E A SEGURANÇA DE DISPOSITIVOS PESSOAIS MÓVEIS BASEADOS EM MPSoCs e sua avaliação para tecnologias de processo atuais e futuras; 3) PROPOSTA DE NOVAS TÉCNICAS PARA AUMENTAR A EFICIÊNCIA ENERGÉTICA E A SEGURANÇA DO ENXAME DE NODOS CONECTADOS VIA IoT e sua avaliação em tecnologias de baixo custo operando em ultra-baixas tensões..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) / Doutorado: (2) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Olav P. Henschel - Integrante / Gabriel Arthur Gerber Andrade - Integrante / FREITAS, LEANDRO S. - Integrante / Vinicius dos Santos Livramento - Integrante.Financiador(es): Universidade Federal de Santa Catarina - Bolsa.
2012 - 2015
Brazil IP (Fase II): MFBM: Projeto e prototipagem de um IP-core configurável para block matching em codificação de vídeo
Descrição: Este projeto visa o desenvolvimento de um IP-core capaz de realizar o cálculo de similaridade para block matching para codificação de vídeo em diversos padrões (e.g., MPEG-1/2/4, H.264/AVC, VP8 e HEVC). Para tanto, o IP-core deve ser configurável com relação à métrica de similaridade utilizada (SAD - Sum of Squared Differences, SSD - Sum of Squared Differences e SATD - Sum of Absolute Transformed Differences) e quanto à taxa de amostragens (todas as amostras, subamostragem 2:1 ou subamostragem 4:1). Finalmente, o desenvolvimento da arquitetura do IP-core leva em conta os requisitos de desempenho e as restrições de consumo de energia associadas aos dispositivos pessoais alimentados por bateria, quando executando aplicações multimídia típicas..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (2) .
Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Coordenador / Vinicius dos Santos Livramento - Integrante / Bruno George Moraes - Integrante / Eduardo Spyrides Boabaid Pimentel Gonçalves - Integrante / André Beims Bräscher - Integrante / Rodrigo Travessini - Integrante / Matheus Valente da Silva - Integrante / Ismael Seidel - Integrante.
2011 - 2014
Computação Omnivalente: dos limites do silício aos compiladores conscientes de ambiente e tecnologia
Descrição: Este projeto norteia-se por essa visão de transição tecnológica, sob quatro diretrizes complementares: a primeira procura capturar propriedades da interação do computador embarcado com o ambiente onde foi inserido, através da modelagem de sensores e atuadores, independentemente de sua tecnologia de implementação; a segunda procura explorar as possibilidades da tecnologia CMOS nanométrica até limites que não comprometam os requisitos de disponibilidade e robustez; a terceira tenta encontrar garantias para o requisito de correção que sejam relativamente independentes da tecnologia de implementação; a quarta parte do princípio de que o requisito de ubiquidade está fortemente relacionado à capacidade de se produzir software consciente de propriedades do ambiente e de restrições das tecnologias de implementação adotadas para os diferentes componentes do sistema em um dado cenário de hibridização tecnológica, uma vez que tais propriedades e restrições afetam a confiabilidade e a escalabilidade. A cada uma dessas diretrizes corresponde uma das seguintes linhas de trabalho: Linha 1 ? Modelagem integrada de sensores, atuadores e computadores; Linha 2 ? Garantias de disponibilidade e confiabilidade com o uso de circuitos CMOS nanométricos de ultra-baixo consumo de energia; Linha 3 ? Garantias de correção de sistemas através de verificação semiformal; Linha 4 - Garantias de disponibilidade de sistemas através da produção de software embarcado consciente do ambiente e da tecnologia..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (4) / Doutorado: (1) .
Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Integrante / Carlos Galup Montoro - Coordenador / Márcio C Schneider - Integrante / Fernando Rangel de Souza - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2011 - 2011
Co-Verificação Semiformal de Sistemas Embarcados
Descrição: Este projeto aborda o desenvolvimento de novas metodologias de co-verificação semiformal de módulos de software e hardware em sistemas embarcados críticos. Seus principais objetivos são: Identificar formas de extrair modelos simuláveis e formais de módulos de hardware e software (firmware) em sistemas embarcados de tempo real; pesquisar e desenvolver novas alternativas para a verificação de módulos de hardware e software em sistemas embarcados; implementar as alterações necessárias no fluxo de verificação, a fim de habilitar uma comunicação eficiente entre o verificador baseado em modelos ("model checker") e a verificação baseada em simulação ("testbench"); desenvolver métricas de cobertura visando uma melhor quantificação da funcionalidade do sistema embarcado; validar as metodologias desenvolvidas a partir de estudos de caso, através de projetos de cooperação com indústrias regionais e nacionais na área de sistemas embarcados; avaliar a eficiência da solução proposta para a identificação de classes de erros em co-projeto de hardware e software; consolidar a metodologia, através de proposições para a inovação e a modernização de tecnologias da indústria brasileira com base nas análises dos resultados obtidos; estabelecer projetos de cooperação internacional com instituições universitárias e empresa(s) de EDA, visando transferência de tecnologia na área de verificação..
Situação: Concluído; Natureza: Pesquisa.
2010 - 2015
Otimização de Software Embarcado para Melhoria de Eficiência Energética e Garantias de Tempo Real: o Impacto do Subsistema de Memória
Descrição: Através de estimativas precisas e eficientes de energia, tempo de execução de melhor caso (BCET) e tempo de execução de pior caso (WCET), o objetivo deste projeto é o de desenvolver técnicas, a serem aplicadas em tempo de compilação, para maximizar a eficiência energética e as chances de satisfazer restrições de tempo real. A inserção das técnicas em infra-estrutura de compilação pré-existente, resultará em um compilador consciente de energia e temporização, através da caracterização de propriedades temporais e energéticas do hardware para tecnologias-alvo de 90nm, 65nm, 45 nm e 32nm..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Doutorado: (1) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Jean-Marie Farines - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2010 - 2013
APISCE2 - Automação, Projeto e Integração de Sistemas Computacionais Embarcados
Descrição: A motivação deste projeto reside: 1-na necessidade de representações executáveis eficientes; 2-na extensão do escopo tradicional da verificação funcional; 3-no impacto da organização de memória sobre o consumo de energia; 4-no impacto da organização da memória sob a viabilidade de multiprocessamento em chip; 5-nas dificuldades de verificação funcional de MPSoCs sob memória compartilhada; 6-na necessidade de novas arquiteturas para sistemas de comunicação móvel. Os OBJETIVOS do projeto foram o desenvolvimento de representações executáveis eficientes em níveis de abstração compatíveis com ESL, a proposta de novas técnicas de modelagem, otimização e verificação de componentes de hardware e software no contexto de MPSoCs..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (5) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Emilio Wuerges - Integrante / Daniel Pereira Volpato - Integrante / Gabriel Arthur Gerber Andrade - Integrante / Rafael Westphal - Integrante / FREITAS, LEANDRO S. - Integrante / RAMBO, EBERLE A. - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2010 - 2012
Automação de Projeto em ESL: Verificação Pós-Particionamento
Descrição: Aborda o desenvolvimento de uma ferramenta computacional de apoio ao projeto em nível de sistema eletrônico (ESL: "electronic system level"), a partir da extensão e generalização de uma técnica de verificação funcional de co-autoria do proponente, publicada em evento internacional qualificado (A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors, Proceedings of the ACM/IEEE Design Automation Conference, pp. 448-453). A técnica-base (que reformula o problema de verificação pós-particionamento como um emparelhamento em grafos partidos estendido com restrições de precedência temporal) será comparada com uma técnica convencional bastante popular ("scoreboards") e estendida com mecanismo de garantia de cobertura..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (1) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Leandro da Silva Freitas - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2009 - 2015
INCT-Namitec - Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos (A2.4 - Circuitos e Sistemas Digitais)
Descrição: O Instituto Nacional de Ciência e Tecnologia de Sistemas Micro e Nanoeletrônicos - INCT NAMITEC - é uma rede que reúne as principais instituições que desenvolvem nano e microeletrônica no Brasil. São ao todo 23 centros de pesquisa e universidades, espalhados por 13 estados nas cinco regiões do pais. Com 124 pesquisadores, o NAMITEC tem uma atuação ampla em micro e nanoeletrônica, com pesquisas e ações no estudo de redes de sensores sem fio, sistemas embarcados, projeto de circuitos integrados, estudos de dispositivos, materiais e técnicas de fabricação e formação de recursos humanos, com aplicação em áreas como: -Tecnologia da Informação e Comunicação -Instrumentação Biomédica e Vida Assistida - Redes Veiculares- Ambientes Inteligentes -Indústria Automotiva e Aeroespacial -Produção, Distribuição e Uso de Energia -Ecologia No contexto do INCT NAMITEC, a tarefa A2.4 tem por objetivo o desenvolvimento e o uso de técnicas de projeto, otimização, validação e caracterização de circuitos e sistemas digitais integrados dedicados à detecção e classificação de sons específicos de determinada espécie (por exemplo, espécie de aves, espécie de anuros etc), cujos sons permitem monitorar variáveis ambientais. Para atingir este objetivo, a atividade em questão desenvolve algoritmos, suas implementações e protótipos dos seguintes circuitos digitais: SAD (?Sound Activity Detection?), front end (responsável pela conversão da forma de onda do sinal de áudio no domínio do tempo para um conjunto de características), classificador (baseado em Suport Vector Machines - SVM) e codificação do sinal de áudio (usando técnicas como ADPCM e codificação ?lossless?)..
Situação: Concluído; Natureza: Pesquisa.
2008 - 2012
Brazil IP (Fase I): Concepção, prototipagem e teste de um IP-core para o cálculo da DCT-2D
Descrição: Este projeto trata da concepção, prototipagem e teste de um IP-core denominado DCT-2D, dedicado à codificação de imagens em formato JPEG. O IP-core proposto poderá ser usado em codificadores de imagens no formato JPEG, um dos mais utilizados em aplicações multimídia, como, por exemplo, em câmeras digitais, PDAs e palm-tops. Na primeira etapa, o desenvolvimento do projeto está orientado à prototipagem do IP-core em FPGA e à criação de um demonstrativo de uso. A segunda etapa consiste na síntese com fluxo standard cell e a sua prototipagem em silício..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (4) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Leandro da Silva Freitas - Integrante / José Luís Almada Güntzel - Integrante / Vinicius dos Santos Livramento - Integrante / Brunno Abner Machado - Integrante / Bruno George Moraes - Integrante / Daniel Pereira Volpato - Integrante / Eduardo Spyrides Boabaid Pimentel Gonçalves - Integrante / Fernando Petters - Integrante / Jucemar Luis Monteiro - Integrante.
2007 - 2010
APISCE- Automação, Projeto e Integração de Sistemas Computacionais Embarcados
Descrição: O principal objetivo é a elaboração de técnicas inovadoras para a automação de três aspectos do projeto de SoCs em nível de sistema: ? Exploração de arquiteturas de sistema, ? Gerenciamento de plataforma, ? Desenvolvimento de software dependente de hardware. Para se atingir o objetivo principal, os seguintes objetivos auxiliares deverão ser alcançados: ? Implementação das técnicas concebidas na forma de ferramentas de EDA; ? Realização de estudos de casos e de implementações de plataformas, através de protótipos virtuais ou protótipos em lógica reconfigurável, para viabilizar a validação experimental; ? Desenvolvimento de uma biblioteca de componentes de plataforma (IPs) para amparar a prototipação..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (4) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Otávio Carlomagno Filho - Integrante / Roberto de Oliveira Leão - Integrante / Daniel C Casarotto - Integrante / Olinto Jose Varela Furtado - Integrante / Max Rubem de Oliveira Schultz - Integrante / Alexandre Keunecke Ignácio de Mendonça - Integrante / Felipe Guimarães Carvalho - Integrante / Luiz Fernando Penkal Santos - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2007 - 2009
Tecnologias para Computação Ubíqua: do CMOS nanométrico
Descrição: Este projeto propõe um cenário de transição tecnológica para Sistemas Ubíquos, através da hibridização de tecnologias, com os seguintes objetivos: 1) MEMÓRIAS ROBUSTAS E DE ULTRA-BAIXO CONSUMO DE ENERGIA: modelagem, síntese e cararacterização de SRAMs em tecnologias CMOS nanométricas; estimativa de eficiência energética ao executar software embarcado através de macromodelagem; 2) SENSORES MOLECULARES BASEADOS EM COMPOSTOS ORGÂNICOS SIMPLES: síntese e caracterização de sensores de pressão e de presença de gases. O foco em tecnologias de suporte à Computação Ubíqua requer pesquisadores de áreas de conhecimento complementares, tais como Computação, Engenharia Elétrica e Física. Por isso, este projeto envolve 6 pesquisadores do Núcleo Interdepartamental de Microeletrônica (NIME), órgão supra-departamental da UFSC voltado ao desenvolvimento de sensores, circuitos e sistemas. Este projeto enquadra-se em dois dos Grandes Desafios da Computação: 1) Impacto para a área de Computação da transição do silício para novas tecnologias; 2) Desenvolvimento tecnológico de qualidade: sistemas disponíveis, corretos, seguros, escaláveis, persistentes e ubíquos..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (0) .
Integrantes: Luiz Cláudio Villar dos Santos - Integrante / José Luís Almada Güntzel - Integrante / Carlos Galup Montoro - Coordenador / Márcio Cherem Schneider - Integrante / Carlo Requião da Cunha - Integrante / André Avelino Pasa - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2005 - 2009
Automação de Projeto de Sistemas Dedicados usando uma Linguagem de Descrição de Arquiteturas
Descrição: A crescente demanda por dispositivos eletrônicos incorporados em uma grande variedade de produtos trouxe um grande crescimento à complexidade dos projetos desenvolvidos na indústria eletrônica ao longo dos últimos anos. Conseqüentemente, metodologias de projeto de sistemas eletrônicos onde o hardware é desenvolvido e depois seguido pelo software não são mais adequadas. A principal razão é que esse modelo de projeto não possibilita o desenvolvimento de um novo produto dentro do time-to-market necessário para aproveitar as janelas de mercado dos dias de hoje. A grande variabilidade de aplicações leva cada vez mais ao aparecimento de arquiteturas especializadas, tornando evidente a necessidade de modelos flexíveis para simulação, possibilitando ao projetista a adaptação do conjunto de instruções de um processador a uma dada aplicação. Linguagens de Descrição de Arquiteturas (ADL) foram introduzidas para satisfazer essas necessidades. Este projeto tem como objetivos a ampliação e o aprimoramento das ferramentas da ADL ArchC voltadas à automação de projeto, tais como geradores de simuladores, gerador de montadores, interfaces de depuração, interfaces de comunicação e integração com sistemas operacionais e técnicas de síntese automática de modelos em SystemC RTL (usando ferramentas de Behavioral Synthesis orientadas à exploração do espaço de projeto). ArchC vem sendo desenvolvida por integrantes das equipes da UNICAMP e da UFSC como uma ferramenta de domínio público para a geração de modelos de processadores escritos em SystemC..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (10) / Especialização: (0) / Mestrado acadêmico: (10) / Mestrado profissional: (0) / Doutorado: (0) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / José Otávio Carlomagno Filho - Integrante / Daniel Carlos Casarotto - Integrante / Roberto de Oliveira Leão - Integrante / Gabriel Renaldo Laureano - Integrante / Carlos Rodrigo Tofoli Fernandes - Integrante / Gabriel Maicon Marcílio - Integrante / Olinto Jose Varela Furtado - Integrante / Luis Fernando Friedrich - Integrante / Max Rubem de Oliveira Schultz - Integrante / Paulo Fernando Kuss - Integrante / Evandro Neuwald Silva - Integrante / Emílio Wuerges - Integrante / Alexandre Keunecke Ignácio de Mendonça - Integrante / André Luiz Cardoso - Integrante / Daniel Pereira Volpato - Integrante / Felipe Guimarães Carvalho - Integrante / Fernando Henrique Billo - Integrante / Guilherme Quentel Melo - Integrante / Leonardo Luiz Ecco - Integrante / Luiz Fernando Penkal Santos - Integrante / Rodrigo Serviuc Pavezzi - Integrante / Sandro Rogério Silva de Carvalho - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
Número de produções C, T & A: 17 / Número de orientações: 9
2001 - 2004
DESERT: Desenvolvimento de Ferramentas para Sistemas Embarcados sob Restrições de Tempo Real
Descrição: Este projeto buscou desenvolver ferramentas baseadas em grafos para a análise de factibilidade de restrições de timing em sistemas embarcados..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (2) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Carlos Henrique Corrêa Tolentino - Integrante / Valter Monteiro Oliveira Júnior - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2001 - 2003
OASIS: Modelagem, Síntese e Otimização de Arquiteturas para Sistemas Digitais
Descrição: Este projeto aborda técnicas de CAD para a modelagem, a síntese e a otimização de arquiteturas. O problema consiste na geração automática da arquitetura de um sistema a partir da especificação de seu comportamento. Embora existam abordagem clássicas para o problema, a emergência de sistemas computacionais embutidos ("embedded systems") criou novos e desafiadores requisitos, tais como restrições de tempo real, restrições impostas pelo ambiente, restrições de tamanho de (micro) código, combinação de fluxo de dados intensivo com fluxo de controle complexo, etc. Como estes requisitos não são tratados eficientemente por técnicas clássicas, um novo paradigma parece mandatório. Entretanto, a maior parte dos sistemas de síntese comerciais são baseados na extensão de técnicas clássicas, postergando a troca de paradigma, devido a pressões de mercado. Este projeto tem por objetivo desenvolver um novo paradigma para suportar os requisitos de sistemas embutidos. A metodologia seguirá 3 diretrizes interdisciplinares: definir um modelo integrado de comportamento e restrições de projeto; orientar as técnicas de CAD para a exploração automática de soluções alternativas; incorporar às técnicas de CAD os progressos obtidos em compiladores avançados ("instruction-level parallelism"). Com o uso de um novo paradigma e de algoritmos eficientes, espera-se obter resultados de melhor qualidade que as técnicas clássicas, mantendo competitivo o tempo computacional..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (3) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Rogerio Xavier de Azambuja - Integrante / Egeu Eduardo Berni Soares - Integrante / Dione Jonathan Ferrari - Integrante.
1999 - 2001
Modelagem, Síntese e Otimização de Arquiteturas para Sistemas digitais
Descrição: Este projeto abordou técnicas de síntese de arquiteturas de sistemas digitais, ou seja, a geração automática da arquitetura de um sistema digital a partir de uma especificação algoritmica do comportamento do sistema. Tal arquitetura consiste de unidades funcionais, registradores, memórias, barramentos e controlador. Este projeto também abordou técnicas de otimização, ou seja, métodos que buscam minimizar custos associados a um sistema digital..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Felipe Vieira Klein - Integrante / Flávio de Carvalho Meurer - Integrante.


Projetos de desenvolvimento


2002 - 2005
UI/UIS Test Automation
Descrição: Este projeto abordou a automação de testes de funcionalidade de telefones celulares, através das seguintes atividades principais: 1) definição e desenvolvimento de vocábulos de teste ou TVs (test verbs), 2) definição e o desenvolvimento de casos de teste automático ou ATCs (automated test cases) a partir dos TVs e 3) integração a um framework de fefrramentas de auxílio à automação de testes. O projeto caracterizou-se exclusivamente pelo desenvolvimento de programas, seja na forma de vocábulos de teste, casos de teste ou de melhorias no framework do sistema de teste. Portanto, o projeto enquadra-se como desenvolvimento de software específico para a automação do teste de funcionalidade de celulares. O projeto foi executado com base em Termo de Convênio entre Motorola Industrial Ltda e Universidade Federal de Santa Catarina(UFSC) com a interveniência da Fundação FEESC..
Situação: Concluído; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (7) / Mestrado acadêmico: (7) .
Integrantes: Luiz Cláudio Villar dos Santos - Coordenador / Ricardo Pereira e Silva - Integrante / Sérgio Peters - Integrante / André Knabben - Integrante / Fabio Zadrozny - Integrante / Douglas Nascimento Rechia - Integrante / Pricilla Padaratz - Integrante / Thiago Robert Claudino dos Santos - Integrante / Carlos Alexandre Matias - Integrante / Cleyton Andre Pires - Integrante / Eduardo Afonso Billo - Integrante / Marcos Aurelio Dias - Integrante / Ricardo Joselino Winck - Integrante / Debora Cabral - Integrante / Denise Bendo Demetrio - Integrante / Vanessa Costa - Integrante / Fabiano Castro Pereira - Integrante.


Membro de corpo editorial


2017 - Atual
Periódico: DESIGN AUTOMATION FOR EMBEDDED SYSTEMS


Revisor de projeto de fomento


2015 - Atual
Agência de fomento: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior
1999 - Atual
Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.
Holandês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco.


Prêmios e títulos


2017
Orientador de tese premiada em 3o. lugar no CTD da SBC (Vinicius Livramento), Sociedade Brasileira de Computação.
2017
Orientador de tese premiada em 1o. lugar no CTD da SBMICRO (Vinicius Livramento), Sociedade Brasileira de Microeletrônica.
2017
Patrono da Turma de 2017.2, Curso de Ciências da Computação da UFSC.
2015
Co-autor de trabalho indicado a BEST PAPER no ISPD 2015 (International Symposium on Physical Design), Association for Computer Machinery (ACM).
2015
Membro da equipe vencedora do 2015 ICCAD Contest (Incremental Timing-driven Placement), 2015 International Conference on Computer-Aided Design.
2015
Paraninfo da turma de 2015.2, Curso de Ciência da Computação da UFSC.
2014
Paraninfo da Turma de 2014.1, Curso de Ciência da Computação da UFSC.
2014
Membro da equipe classificada em 5o. lugar no 2014 CAD Contest, 2014 International Conference on Computer-Aided Design.
2014
Paraninfo da Turma de 2014.2, Curso de Ciência da Computação da UFSC.
2013
Paraninfo da Turma de 2013.1, Curso de Ciência da Computação da UFSC.
2012
Orientador de uma das 3 dissertações finalistas do WSCAD-CTD (Eberle Rambo), Sociedade Brasileira de Computação, CE-ACPAD.
2012
Paraninfo da Turma de 2012.2, Curso de Ciência da Computação da UFSC.
2011
Orientador de uma das 10 dissertações finalistas no SBC-CTD (Alexandre Mendonça), Sociedade Brasileira de Computação.
2011
Menção honrosa no WSCAD-CTD (coorientador da dissertação de Daniel P. Volpato), Sociedade Brasileira de Computação, CE-ACPAD.
2011
Patrono da Turma de 2011.2, Curso de Ciência da Computação da UFSC.
2008
Patrono da Turma de 2008.2, Curso de Ciência da Computação da UFSC.
2006
Patrono da Turma de 2005.2, Curso de Ciência da Computação da UFSC.
2005
Professor Homenageado da Turma de 2005.1, Curso de Ciência da Computação da UFSC.
2004
Professor Homenageado da Turma de 2004.1, Curso de Ciência da Computação da UFSC.
2004
Professor Homenageado da Turma de 2004.2, Curso de Ciência da Computação da UFSC.
2003
Professor Homenageado da Turma de 2003.1, Curso de Ciência da Computação da UFSC.
2002
Paraninfo da Turma de 2002.1, Curso de Ciência da Computação da UFSC.
2001
Professor Nome da Turma de 2001.2, Curso de Ciência da Computação da UFSC.
2001
Professor Nome da Turma de 2001.1, Curso de Ciência da Computação da UFSC.
1986
Medalha de Prata por ter concluído seu curso classificado em segundo lugar, Setor de Tecnologia da Universidade Federal do Paraná.


Produções



Produção bibliográfica
Citações

SCOPUS
Total de trabalhos:56
Total de citações:60

Artigos completos publicados em periódicos

1.
LIVRAMENTO, V. S.2017 LIVRAMENTO, V. S. ; LIU, D. ; Chowdhury, S. ; Yu, B. ; Xu, X. ; PAN, D. Z. ; GUNTZEL, J. L. ; DOS SANTOS, LUIZ C.V. . Incremental Layer Assignment Driven by an External Signoff Timing Engine. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 36, p. 1126-1139, 2017.

2.
LIVRAMENTO, V.2016 LIVRAMENTO, V. ; NETTO, R. ; GUTH, C. ; GUNTZEL, J. L. ; DOS SANTOS, L. C. V. . Clock-Tree-Aware Incremental Timing-Driven Placement. ACM Transactions on Design Automation of Electronic Systems, v. 21, p. 1-27, 2016.

3.
Klein, F.2009 Klein, F. ; Leao, R. ; Araujo, G. ; SANTOS, L. C. V. ; Azevedo, R. . A Multi-Model Engine for High-Level Power Estimation Accuracy Optimization. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print), v. 17, p. 660-673, 2009.

4.
BALDASSIN, Alexandro2008BALDASSIN, Alexandro ; CENTODUCATTE, Paulo ; RIGO, Sandro ; CASAROTTO, Daniel ; SANTOS, L. C. V. ; SCHULTZ, Max ; FURTADO, Olinto Jose Varela . An open-source binary utility generator. ACM Transactions on Design Automation of Electronic Systems, v. 13, p. 27:1-27:17, 2008.

5.
SANTOS, L. C. V.;Santos, L.;DOS SANTOS, LUIZ C. V.;SANTOS, LUIZ C. V.;DOS SANTOS, L. C. V.;SANTOS, LUIZ;SANTOS, LUIZ C. V. DOS;DOS SANTOS, LUIZ C.V.2000 SANTOS, L. C. V.; HEIJLIGERS, M. ; EIJK, K. V. ; EIJNDHOVEN, J. V. ; JESS, J. A. G. . A Code-Motion Pruning Technique for Global Scheduling. ACM Transactions on Design Automation of Electronic Systems, New York, v. 05, n.01, p. 01-38, 2000.

Livros publicados/organizados ou edições
1.
RIGO, Sandro ; AZEVEDO, Rodolfo Jardim de ; SANTOS, L. C. V. . Electronic System Level Design: An Open-Source Approach. 1. ed. New York: Springer, 2011. v. 1. 146p .

2.
SANTOS, L. C. V.. Exploiting instruction-level parallelism: a constructive approach. Eindhoven, The Netherlands: Technishe Universiteit Eindhoven Drukkerij (ISBN 90-386-0490-4), 1998. 147p .

Capítulos de livros publicados
1.
SANTOS, L. C. V.. A Síntese de Alto Nível na Automação do Projeto de Sistemas Computacionais. In: Sociedade Brasileira de Computação. (Org.). VIII Escola de Informática da SBC Sul. Porto Alegre: Editora da UFRGS, 2000, v. , p. 211-232.

2.
SANTOS, L. C. V.. Noções Básicas de Síntese de Alto Nível. In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales: Síntese Física de Circuitos Integrados. 1ed.: CYTED - Ediciones Uniandes, 2000, v. , p. 209-231.

3.
SANTOS, L. C. V.. Noções Básicas de Síntese de Alto Nível. In: Ricardo Augusto da Luz Reis, Gilberto Fernances Marchioro, José Luís A. Güntzel. (Org.). Livro Texto da II Escola de Microeletrônica da SBC-Sul. 1ed.Porto Alegre: Instituto de Informática da UFRGS, 2000, v. , p. 9-28.

Trabalhos completos publicados em anais de congressos
1.
ANDRADE, G. A. G. ; GRAF, M. ; PFEIFER, N. ; DOS SANTOS, LUIZ C.V. . Steep Coverage-Ascent Directed Test Generation for Shared-Memory Verification of Multicore Chips. In: IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2018, San Diego. Proceedings of the IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2018. p. 8p.

2.
NETTO, R. ; LIVRAMENTO, V. ; GUTH, C. ; GUNTZEL, J. L. ; SANTOS, L. C. V. . Evaluating the Impact of Circuit Legalization on Incremental Optimization Techniques. In: Symposium on Integrated Circuits and System Design, 2016, Belo Horizonte, Brazil. Proceedings of the Symposium on Integrated Circuits and System Design, 2016.

3.
PIOVEZAN, FELIPE ; CROCOMO, TARCISIO E. M. ; DOS SANTOS, LUIZ C. V. . Cache sizing for low-energy Elliptic Curve Cryptography. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1.

4.
NETTO, RENAN ; LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; SANTOS, LUIZ C. V. DOS ; GUNTZEL, JOSE LUIS . Speeding up Incremental Legalization with Fast Queries to Multidimensional Trees. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 36-6.

5.
ANDRADE, GABRIEL A. G. ; GRAF, MARLESON ; DOS SANTOS, LUIZ C. V. . Chain-based pseudorandom tests for pre-silicon verification of CMP memory systems. In: 2016 IEEE 34th International Conference on Computer Design (ICCD), 2016, Scottsdale. 2016 IEEE 34th International Conference on Computer Design (ICCD). p. 552-8.

6.
GUTH, CHRYSTIAN ; LIVRAMENTO, VINICIUS ; NETTO, RENAN ; FONSECA, RENAN ; GÜNTZEL, JOSÉ LUÍS ; SANTOS, LUIZ . Timing-Driven Placement Based on Dynamic Net-Weighting for Efficient Slack Histogram Compression. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD '15. p. 141-148.

7.
LIVRAMENTO, VINICIUS ; GUTH, CHRYSTIAN ; NETTO, RENAN ; GUNTZEL, JOSE LUIS ; DOS SANTOS, LUIZ C.V. . Exploiting non-critical Steiner tree branches for post-placement timing optimization. In: 2015 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2015, Austin. 2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). p. 528.

8.
FREITAS, LEANDRO S. ; RAMBO, EBERLE A. ; DOS SANTOS, LUIZ C. V. . On-the-fly Verification of Memory Consistency with Concurrent Relaxed Scoreboards. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2013. New Jersey: IEEE Conference Publications. p. 631.

9.
WUERGES, Emilio ; DE OLIVEIRA, ROMULO S. ; DOS SANTOS, LUIZ C. V. . Reconciling real-time guarantees and energy efficiency through unlocked-cache prefetching. In: the 50th Annual Design Automation Conference, 2013, Austin. Proceedings of the 50th Annual Design Automation Conference on - DAC '13. New York: ACM Press. p. 1.

10.
HENSCHEL, OLAV P. ; DOS SANTOS, LUIZ C. V. . Pre-silicon verification of multiprocessor SoCs: The case for on-the-fly coherence/consistency checking. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS). p. 843.

11.
RAMBO, E. A. ; HENSCHEL, O. P. ; DOS SANTOS, LUIZ C. V. . On ESL verification of memory consistency for system-on-chip multiprocessing. In: 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE 2012), 2012, Dresden. 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE). p. 9-14.

12.
FREITAS, LEANDRO S. ; ANDRADE, GABRIEL A. G. ; DOS SANTOS, LUIZ C. V. . Efficient verification of out-of-order behaviors with relaxed scoreboards. In: 2012 IEEE 30th International Conference on Computer Design (ICCD 2012), 2012, Montreal. 2012 IEEE 30th International Conference on Computer Design (ICCD). p. 510.

13.
FREITAS, LEANDRO S. ; ANDRADE, GABRIEL A. G. ; DOS SANTOS, LUIZ C. V. . A template for the construction of efficient checkers with full verification guarantees. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 280-283.

14.
WESTPHAL, RAFAEL ; GUNTZEL, JOSE LUIS ; SANTOS, LUIZ C. V. . Energy-efficient multi-task computing on MPSoCs: A case study from a memory perspective. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 905-908.

15.
VOLPATO, Daniel Pereira ; MENDONÇA, Alexandre Keunecke Ignácio de ; GÜNTZEL, José Luís Almada ; SANTOS, L. C. V. . Cache-tuning-aware scratchpad allocation from binaries. In: 24th Symposium on Integrated Circuits and Systems Design (SBCCI 2011), 2011, João Pessoa. Proceedings of the 24th Symposium on Integrated Circuits and Systems Design (SBCCI 2011). New York: ACM Press, 2011. p. 1-6.

16.
RAMBO, E. A. ; HENSCHEL, O. P. ; SANTOS, L. C. V. . Automatic Generation of Memory Consistency Tests for Chip Multiprocessing. In: 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2011, Beirute, Libano. Proceedings of the 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2011), 2011. p. 542-545.

17.
WUERGES, Emilio ; Oliveira, R. S. ; SANTOS, L. C. V. . Fast Estimation of Memory Consumption for Energy-Efficient Compilers. In: 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS, 2011, Beirute. Proceedings of the 18th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2011), 2011. p. 719-722.

18.
VOLPATO, Daniel Pereira ; MENDONÇA, Alexandre Keunecke Ignácio de ; SANTOS, L. C. V. ; GÜNTZEL, José Luís Almada . A Post-compiling Approach that Exploits Code Granularity in Scratchpads to Improve Energy Efficiency. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia, Grécia. Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2010). Washington, DC: IEEE Computer Society, 2010. p. 127-132.

19.
MARCÍLIO, Gabriel Maicon ; SANTOS, L. C. V. ; ALBERTINI, B. ; RIGO, Sandro . A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors. In: 46th ACM/IEEE Design Automation Conference, 2009, San Francisco, USA. Proceedings of the 46th ACM/IEEE Design Automation Conference (DAC 2009). New York, NY, USA: ACM, 2009. p. 448-453.

20.
MENDONÇA, Alexandre Keunecke Ignácio de ; VOLPATO, Daniel Pereira ; GÜNTZEL, José Luís Almada ; SANTOS, L. C. V. . Mapping Data and Code into Scratchpads from Relocatable Binaries. In: IEEE Computer Society Annual Symposium on VLSI, 2009, Tampa, USA. Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2009), 2009. p. 157-162.

21.
WUERGES, Emilio ; SANTOS, L. C. V. ; FURTADO, Olinto José Varela ; RIGO, Sandro . An Early Real-Time Checker for Retargetable Compile-Time Analysis. In: 22nd Symposium on Integrated Circuits and Systems Design, 2009, Natal. Proceedings of the 22nd Symposium on Integrated Circuits and Systems Design (SBCCI 2009), 2009. p. 341-346.

22.
KAWAKAMI, Luiz ; KNABBEN, André ; RECHIA, Douglas ; BASTOS, Denise ; PEREIRA, Otávio ; SILVA, Ricardo Pereira e ; SANTOS, L. C. V. . A Test Automation Framework for Mobile Phones. In: 8th IEEE Latin American Test Workshop, 2007, Cuzco. Proceedings of the 8th IEEE Latin American Test Workshop (LATW 2007), 2007.

23.
KAWAKAMI, Luiz ; KNABBEN, André ; RECHIA, Douglas ; BASTOS, Denise ; PEREIRA, Otávio ; SILVA, Ricardo Pereira e ; SANTOS, L. C. V. . An Object-Oriented Framework for Improving Software Reuse on Automated Testing of Mobile Phones. In: 19th IFIP International Conference on Testing of Communicating Systems (TESTCOM 2007), 2007, Tallinn. Proceedings of the 19th TESTCOM / Lecture Notes on Computer Science. Berlin Heichelbert: Springer-Verlag, 2007. v. 4581. p. 199-211.

24.
BALDASSIN, Alexandro ; CENTODUCATTE, Paulo ; RIGO, Sandro ; CASAROTTO, Daniel ; SANTOS, LUIZ C. V. ; SCHULTZ, Max ; FURTADO, OLINTO . Automatic Retargeting of Binary Utilities for Embedded Code Generation. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. Proceedings of the IEEE Computer Society Annual Symposium on VLSI. p. 253-258.

25.
KLEIN, Felipe ; ARAUJO, Guido ; AZEVEDO, Rodolfo ; LEÃO, Roberto ; SANTOS, L. C. V. . On the Limitations of Power Macromodeling Techniques. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2007), 2007, Porto Alegre. Proceedings fo the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2007). Piscataway, NJ, USA: IEEE Computer Society Conference Publishing Services, 2007. p. 395-400.

26.
MELO, Guilherme Quentel ; SANTOS, L. C. V. . Modelagem Funcional e com Precisão de Ciclos do Processador Nios2. In: 13th Iberchip Workshop (IWS 2007), 2007, Lima. Proceedings ofthe 13th Iberchip Workshop, 2007. p. 40-45.

27.
CARLOMAGNO FILHO, José Otávio ; SANTOS, Luiz Fernando Penkal ; SANTOS, L. C. V. . An Automatically-Retargetable Time-Constraint-Driven Instruction Scheduler for Post-Compiling Optimization of Embedded Code. In: International Workshop on Systems, Architectures, Modeling, and Simulation (SAMOS VII), 2007, Samos. Proceedings of the SAMOS Workshop, 2007. p. 86-95.

28.
SCHULTZ, Max Ruben de Oliveira ; MENDONÇA, Alexandre Keunecke Ignácio de ; CARVALHO, Felipe Guimarães ; FURTADO, Olinto José Varela ; SANTOS, L. C. V. . A Model-Driven Automatically-Retargetable Debug Tool for Embedded Systems. In: International Workshop on Systems, Architectures, Modeling, and Simulation (SAMOS VII), 2007, Samos. Proceedings of the SAMOS VII Workshop. Berlin Heichelberg: Springer-Verlag, 2007. p. 13-23.

29.
CARLOMAGNO FILHO, José Otávio ; SANTOS, Luiz Fernando Penkal ; SANTOS, L. C. V. . A Retargetable Instruction Scheduler for Embedded Code Optimization under Real-Time Constraints. In: 9th Workshop on Real-Time Systems, 2007, Belém, PA. Prooceedings of the 9th Workshop on Real-Time Systems (WTR 2007), 2007.

30.
KLEIN, Felive Vieira ; AZEVEDO, Rodolfo Jardim de ; LEÃO, Roberto de Oliveira ; SANTOS, L. C. V. . A Multi-Model Power Estimation Engine for Accuracy Optimization. In: 6th IEEE/ACM International Symposium on Low Power Electronics and Design, 2007, Portland. Prooceedings of the 6th IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED 2007). New York, NY, USA: ACM, 2007. p. 280-285.

31.
SCHULTZ, Max Ruben de Oliveira ; MENDONÇA, Alexandre Keunecke Ignácio de ; CARVALHO, Felipe Guimrães ; FURTADO, Olinto José Varela ; SANTOS, L. C. V. . Automatically-Retargetable Model-Driven Tools for Embedded Code Inspection in SoCs. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal, Canada. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007/ INEWCAS 2007), 2007. p. 245-248.

32.
CARLOMAGNO FILHO, José Otávio ; SANTOS, Luiz Fernando Penkal ; SANTOS, L. C. V. . A Retargetable Embedded Code Scheduler for SoC Design Space Exploration Under Real-Time Constraints. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007 / NEWCAS 2007), 2007. p. 233-236.

33.
KLEIN, Felipe Vieira ; ARAÚJO, Guido ; AZEVEDO, Rodolfo ; LEÃO, Roberto de Oliveira ; SANTOS, L. C. V. . An Efficient Framework for High-Level Power Exploration. In: 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems, 2007, Montreal. Proceedings of the 50th IEEE International Midwest Symposium on Circuits and Systems/5th IEEE International Northeast Workshop on Circuits and Systems (MWSCAS 2007 / NEWCAS 2007), 2007. p. 1046-1049.

34.
CASAROTTO, Daniel Carlos ; SANTOS, L. C. V. . Automatic Link-Editor Generator for Embedded CPU Cores. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 246-249.

35.
CASAROTTO, Daniel Carlos ; SANTOS, L. C. V. . Automatic Link Editor Generation for Embedded CPU Cores. In: 4th Internation IEEE-NEWCAS Conference, 2006, Gatineau, Canadá. Proceedings of the 4th International IEEE-NEWCAS Conference. Piscataway, NJ, USA: IEEE Press, 2006. p. 121-124.

36.
MENDONÇA, Alexandre Keunecke Ignácio de ; CAMARGO, Felipe Guimarães ; SCHULTZ, Max Ruben de Oliveira ; SANTOS, L. C. V. ; FURTADO, Olinto José Varela . Automatic ADL-Based Generation of Disassembling Tools. In: Microelectronics Student Forum (SFM 2006), 2006, Ouro Preto. Proceedings of the Microelectronics Student Forum, 2006.

37.
TAGLIETTI, Leonardo ; CARLOMAGNO FILHO, José Otávio ; CASAROTTO, Daniel Carlos ; FURTADO, Olinto José Varela ; SANTOS, L. C. V. . Automatically Retargetable Pre-Processor and Assembler Generation for ASIPs. In: 3rd International IEEE Northeast Workshop on Circuits and Systems, 2005, Quebec City. Conference Proceedings of NewCAS 2005. Piscataway, NJ, USA: IEEE Press, 2005. v. 1. p. 215-218.

38.
TAGLIETTI, Leonardo ; CARLOMAGNO FILHO, José Otávio ; CASAROTTO, Daniel C ; FURTADO, Olinto José Varela ; SANTOS, L. C. V. . Automatically ADL-Based Assembler Generation for ASIP Programming Support. In: SAMOS V: Embedded Computer Systems: Architectures, Modeling, and Simulation Workshop, 2005, Samos. Lecture Notes in Computer Science. Berlin Heichelberg: Springer-Verlag, 2005. v. SamosV. p. 262-268.

39.
SANTOS, L. C. V.; OLIVEIRA JÚNIOR, Valter Monteiro ; TOLENTINO, Carlos Henrique Corrêa . Escalonamento e Otimização sob Restrições de Recursos. In: X Workshop IBERCHIP, 2004, Cartagena de Índias, Colômbia. Anais do X Workshop IBERCHIP, 2004. v. 1.

40.
SANTOS, L. C. V.; TOLENTINO, Carlos Henrique Corrêa . Uma técnica para Análise de Restrições de Tempo no Escalonamento em Síntese de Alto Nível. In: VI Workshop de Tempo Real, 2004, Gramado, RS. Anais do VI Workshop de Tempor Real, 2004. v. 1. p. 155-162.

41.
SANTOS, L. C. V.; KLEIN, Felipe Vieira ; Flávio de C. Meurer ; AZAMBUJA, R. X. . Towards Global Scheduling and Register Allocation Using Predicated Execution. In: IX Workshop Iberchip, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003.

42.
SANTOS, L. C. V.; AZAMBUJA, R. X. ; FERRARI, D. J. . Automatic Exploration Approach for Scheduling and Register Optimization in High-Level Synthesis. In: IX Workshop IBERCHIP, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003.

43.
SANTOS, L. C. V.; FERRARI, D. J. ; AZAMBUJA, R. X. . Aplicação de Loop Pipelining e Loop Unrolling à Síntese de Alto Nível. In: IX Wokshop IBERCHIP, 2003, Havana, Cuba. Anais do IX Workshop IBERCHIP, 2003.

44.
SANTOS, L. C. V.; AZAMBUJA, R. X. . Global Scheduling and Register Allocation Based on Predicated Execution. In: IEEE International Symposium on Circuits and Systems, 2003, Bangkok, Tailândia. Proceedings of the ISCAS 2003, 2003. v. III. p. 232-235.

45.
SANTOS, L. C. V.; KLEIN, Felipe Vieira ; Flávio de C. Meurer . A Paradigm for Back-End Compilation from Real-Time High-Level Languages. In: Workshop de Tempo Real, 2001, Florianópolis. Anais do Workshop de Tempo Real, 2001. p. 8p..

46.
SANTOS, L. C. V.; JESS, J. A. G. . Exploiting State Equivalence on the Fly while applying Code Motion and Speculation. In: ACM/IEEE Design, Automation and Test in Europe Conference, 1999, Munich, Germany. Proceedings of the ACM/IEEE Design, Automation and Test in Europe Conference (DATE 1999). Los Alamitos, CA, USA: IEEE Computer Society Press, 1999. p. 609-614.

47.
SANTOS, L. C. V.; JESS, J. A. G. . A Reordering Technique for Efficient Code Motion. In: ACM/IEEE 36th Design Automation Conference, 1999, New Orleans, USA. Proceedings of 36th ACM/IEEE Design Automation Conference (DAC 1999). New York, USA: ACM Publications Department, 1999. p. 296-299.

48.
SANTOS, L. C. V.. Modeling speculative execution and availability analysis with Boolean expressions. In: Workshop on Circuits, Systems and Signal Processing, 1998, Mierlo, The Netherlands. Proceedings of the CSSP'98. Utrecht, The Netherlands: STW Technology Foundation, 1998. p. 485-491.

49.
SANTOS, L. C. V.. A method to control compensation code during global scheduling. In: Workshop on Circuits, Systems and Signal Processing, 1997, Mierlo, The Netherlands. Proceedings of CSSP'97. Utrecht, The Netherlands: STW Technology Foundation, 1997. p. 527-534.

50.
SANTOS, L. C. V.; EIJNDHOVEN, J. V. ; EIJK, K. V. . Combining Code Motion and Scheduling. In: Workshop on Circuits, Systems and Signal Processing, 1996, Mierlo, The Netherlands. Proceedings of the CSSP'96. Utrecht, The Netherlands: STW Technology Foundation, 1996. p. 279-284.

51.
SANTOS, L. C. V.; HEIJLIGERS, M. ; EIJK, K. V. ; EIJNDHOVEN, J. V. ; JESS, J. A. G. . A Constructive Method for Exploiting Code Motion. In: 9th ACM/IEEE International Symposium on System Synthesis, 1996, La Jolla, San Diego, USA. Proceedings of the 9th ACM/IEEE International Symposium on System Synthesis (ISSS 1996). Los Alamitos, CA, USA: IEEE Computer Society Press, 1996. p. 51-56.

52.
SANTOS, L. C. V.; WAGNER, T. V. ; GETHS, F. . DIGImodem - an ASIC for a family of high-speed modems. In: European Design and Test Conference (ED&TC'95), 1995, Paris, France. Proceedings of the User's Forum, 1995. p. 87-90.

53.
SANTOS, L. C. V.; CLETO, L. D. ; DOSSA, M. K. . DD3X - A 3-Axis Direction Discriminator/Encoder Interface. In: European Design and Test Conference (ED&TC'94), 1994, Paris, France. Proceedings of the User's Forum, 1994. p. 13-15.

54.
SANTOS, L. C. V.; SUZIM, A. A. . An Adaptive Equalizer Integrated Circuit. In: VI Simpósio Brasileiro de Concepção de Cirlcuitos Integrados, 1991, Jaguariúna, SP. Anais do VI SBCCI, 1991. p. 160-169.

55.
SANTOS, L. C. V.; SUZIM, A. A. . Um Microcircuito para Equalização Adaptativa. In: V Congresso Brasileiro de Microeletrônica, 1990, Campinas, SP. Anais do V SBMICRO, 1990. p. 199-208.

Resumos expandidos publicados em anais de congressos
1.
MENDONÇA, Alexandre Keunecke Ignácio de ; GÜNTZEL, José Luís Almada ; SANTOS, L. C. V. . Alocação de Dados e de Código em Memórias Embarcadas: Uma Abordagem Pós-Compilação. In: XXIV Concurso de Teses e Dissertações, 2011, Natal. Anais do XXIV Concurso de Teses e Dissertações, 2011. p. 1-6.

2.
FERNANDES, Carlos Rodrigo Tofoli ; LAUREANO, Gabriel Renaldo ; SANTOS, Luiz Fernando Penkal ; SANTOS, L. C. V. . CriptoCore: Design, Validation and Prototyping of an IP for Cryptographic Applications. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 350-351.

3.
SCHULTZ, Max Rubem de Oliveira ; KUSS, Paulo Fernando ; FURTADO, Olinto Jose Varela ; FRIEDRICH, Luis Fernando ; SANTOS, L. C. V. . Modelagem Funcional do Modo Thumb do Processador ARM. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 320-321.

4.
MARCÍLIO, Gabriel Maicon ; WUERGES, Emílio ; SANTOS, L. C. V. . VoiceRecorder: Projeto, validação e prototipação de um IP para compressão de áudio. In: XII Workshop IBERCHIP, 2006, San Jose, Costa Rica. Anais do XII Workshop IBERCHIP, 2006. p. 279-280.

5.
SANTOS, L. C. V.; CARLOS, Vinícius Almeida ; DAVILA, Eduardo Koerich . Metodologia baseada em ADLpara Núcleos de ASIP extensíveis: um estudo de caso. In: XI Workshop Iberchip, 2005, Salvador, BA, Brasil. Anais do XI Workshop Iberchip, 2005. v. 1. p. 297-298.

6.
SANTOS, L. C. V.; TAGLIETTI, Leonardo ; LAUREANO, Gabriel Renaldo ; FERNANDES, Carlos Rodrigo Tofoli . Modelagem do Microcontrolador PIC16F84 para Projeto Baseado no Reuso de IPs. In: XI Workshop Iberchip, 2005, Salvador, BA, Brasil. Anais do XI Workshop Iberchip, 2005. v. 1. p. 303-304.



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
CASTRO, M. B.; FREITAS, H. C.; MEHAUT, J.; Oliveira, R. S.; SANTOS, LUIZ C. V. DOS; PILLA, L. L.. Participação em banca de Pedro Henrique de Mello Morado Penna. BinLPT: A Workload-aware Parallel Loop Scheduler for Large-Scale Multicore Platforms. 2017. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

2.
GÜNTZEL, José Luís Almada; L. V. Agostini; DOS SANTOS, L. C. V.; LETTNIN, D. V.. Participação em banca de Ismale Seidel. Análise do Impacto de PEL Decimation na Codificação de Vídeos de Alta Resolução. 2014. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

3.
GÜNTZEL, José Luís Almada; CASTRO, A. R.; DOS SANTOS, LUIZ C. V.; LETTNIN, D. V.. Participação em banca de Edson SoratoU. Classificação Automática de Modulações Digitais Usando Histogramas e Máquinas de Vetores de Suporte. 2014. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

4.
GUNTZEL, J. L. A.; LUBASZEWSKI, M. S.; JOHANN, M. O.; SANTOS, L. C. V.; LETTNIN, D. V.. Participação em banca de Vinícius dos Santos Livramento. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

5.
CAMPONOGARA, E.; PENNA, S.; SANTOS, L. C. V.. Participação em banca de Leonardo de Magalhães Malta. Um modelo para o cálculo do pior caso exato de atraso de transmissão de fluxos esporádicos na rede AFDX usando programação matemática. 2012. Dissertação (Mestrado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

6.
RIGO, Sandro; SANTOS, L. C. V.; CENTODOCATTE, Paulo Cesar; AZEVEDO, Rodolfo Jardim de; Ivan L. M. Ricarte. Participação em banca de Fernando André Kronbauer. Memórias Transacionais: Prototipagem e Simulação de Implementação em Hardware e uma Caracterização para o Problema de Gerenciamento de Contenção em Software. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

7.
FARINES, J.M.; Becker, L. B.; Queiroz, M. H.; CARRO, Luigi; SANTOS, L. C. V.; Bittencourt, G.. Participação em banca de Ricardo Bedin França. Uma Abordagem para Modelagem e Verificação de Protocolos Síncronos de Barramentos de Comunicação. 2008. Dissertação (Mestrado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

8.
SANTOS, L. C. V.; MONTORO, Carlos Galup; SCHNEIDER, Márcio Cherem; CUNHA, Carlo Requião da. Participação em banca de Osmar Franca Siebel. Um Modelo Eficiente do Transistor MOS para o Projeto de Circuitos VLSI. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Catarina.

9.
SANTOS, L. C. V.; FURTADO, Olinto José Varela; FRIEDRICH, Luís Fernando; GÜNTZEL, José Luís Almada. Participação em banca de Max Ruben de Oliveira Schultz. Geração Automática de Ferramentas de Inspeção de Código para Processadores Especificados em ADL. 2007. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

10.
SANTOS, L. C. V.; CENTODOCATTE, Paulo Cesar; AZEVEDO, Rodolfo Jardim de. Participação em banca de Felipe Vieira Klein. PowerSC: Uma Extensão de SystemC para a Captura de Atividade de Transição. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

11.
SANTOS, L. C. V.; FURTADO, Olinto Jose Varela; FRIEDRICH, Luis Fernando; ARAÚJO, Guido C S. Participação em banca de Leonardo Taglietti. Geração Automática de Ferramentas de Desenvolvimento de Software Embarcado para ASIPs. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

12.
SANTOS, L. C. V.; MONTORO, Carlos Galup; SCHNEIDER, Márcio C; PACHECO, Lúcia H M. Participação em banca de Cátia dos Reis Machado. MOSVIEW: Uma Ferramenta Gráfica de Auxílio ao Projeto de Circuitos Analógicos MOS. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

13.
MAZZUCO JUNIOR, J.; FRIEDRICH, L. F.; SANTOS, L. C. V.; Montez, C. B.. Participação em banca de Silvana Madeira A. Dal-Bó. Um Ambiente Baseado em Componentes para Desenvolvimento de Software de Sistemas Embutidos. 2004. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

14.
SANTOS, L. C. V.; REIS, R. A. L.; GÜNTZEL, José Luís Almada. Participação em banca de Sandro Sawicki. Projeto Cooperativo no Ambiente Cave Baseado em Espaço Compartilhado de Objetos. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

15.
SANTOS, L. C. V.; SUZIM, A. A.; REIS, R. A. L.; LUBASZEWSKI, M. S.. Participação em banca de L:isane Brisolara de Brisolara. Blade: Um Editor de Esquemáticos Hierárquico voltado à Colaboração. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

16.
SANTOS, L. C. V.; CALAZANS, N. L. V.; MORAES, F. G.; DOTTI, F. L.. Participação em banca de Delfim Luiz Torok. Projeto e Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

17.
SANTOS, L. C. V.; ARAUJO, G. C. S.; PANNAIN, Ricardo. Participação em banca de Marcio de Oliveira Buss. Escalonamento de Instruções em Arquiteturas VLIW Particionadas Explorando Bypassing de Operandos. 2001. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Teses de doutorado
1.
Oliveira, R. S.; AZEVEDO, R. J.; SANTOS, LUIZ C. V. DOS; FRAGA, J. S.. Participação em banca de Andreu Carminati. Contributions to Worst-Case Execution Time Reduction using Compilation Techniques. 2017.

2.
RIGO, Sandro; SANTOS, L. C. V.; CALAZANS, N. L. V.; CENTODOCATTE, Paulo Cesar; AZEVEDO, Rodolfo Jardim de. Participação em banca de Bruno de Carvalho Albertini. Metodologias de Verificação e Análise de Modelos de Plataformas em Alto Nível de Abstração. 2011. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

3.
AZEVEDO, Rodolfo Jardim de; SANTOS, L. C. V.; CARRO, Luigi; BERGAMASCHI, R. A.; RIGO, Sandro. Participação em banca de Felipe Vieira Klein. Técnicas Avançadas de Modelagem, Análise e Otimização de Potência em Sistemas Digitais. 2009. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

4.
Oliveira, R. S.; Montez, C. B.; Pereira, C. E.; Frolich, A.A.M.; Koliver, C.; Fonseca, K. V. O.; SANTOS, L. C. V.. Participação em banca de Fábio Rodrigues de la Rocha. Escalonamento Baseado em Intervalo de Tempo. 2008. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Catarina.

5.
ARAUJO, G. C. S.; Araújo, C. C.; SANTOS, L. C. V.; AZEVEDO, Rodolfo Jardim de; RIGO, Sandro. Participação em banca de Wesley Attrot. Otimizações para Acesso à Memória em Tradução Binária Dinâmica. 2008. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

6.
SANTOS, L. C. V.; AZEVEDO, Rodolfo J de; SCHNEEBELI, Hans J A; CENTODUCATTE, Paulo C; PANNAIN, Ricardo. Participação em banca de Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. 2005. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

7.
SANTOS, L. C. V.; ARAÚJO, Guido C S; CARRO, Luigi; WAGNER, Flávio Rech. Participação em banca de Sandro Neves Soares. T&D-Bench - Explorando o Espaço de Projeto de Processadores em Ensino e Pesquisa. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

8.
SANTOS, L. C. V.; ARAÚJO, Guido C S de; BARROS, Edna N S; MACHADO, Nelson C; CENTODUCATTE, Paulo C. Participação em banca de Sandro Rigo. ArchC: Uma Linguagem de Descrição de Arquiteturas. 2004. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.

Qualificações de Doutorado
1.
SANTOS, LUIZ C. V. DOS; RIGO, S.; ZEFERINO, C. A.. Participação em banca de Luís Fernando Arcaro. Time-Randomized Hardware Elements for Increasing the Applicability of Measurement-Based Probabilistic Timing Analysis. 2017. Exame de qualificação (Doutorando em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

2.
SANTOS, L. C. V.; AZEVEDO, Rodolfo Jardim de; FURTADO, Olinto Jose Varela; GEYER, C .F. R.. Participação em banca de Andreu Carminati. Técnicas de Compilação para Arquitetura Determinista com Foco em Aplicações de Tempo Real. 2015. Exame de qualificação (Doutorando em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina.

3.
ARAUJO, G. C. S.; RIGO, Sandro; SANTOS, L. C. V.. Participação em banca de Liana Dessandre Duenha. Metodologias para Aceleração de Simuladores em Nível de Sistema em Estações de Trabalho Microporcessadas. 2012. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Estadual de Campinas.

4.
RIGO, Sandro; SANTOS, L. C. V.; PANNAIN, Ricardo; CENTODOCATTE, Paulo Cesar. Participação em banca de Bruno de Carvalho Albertini. Instrospecção de Plataformas SoC Usando Reflexão Computacional. 2010 - Universidade Estadual de Campinas.

5.
SANTOS, L. C. V.; CENTODUCATTE, Paulo César. Participação em banca de Felipe Vieira Klein. Análise e Otimização de Potência de SoCs Heterogêneos. 2007. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Estadual de Campinas.

6.
SANTOS, L. C. V.; AZEVEDO, Rodolfo Jardim de; CENTODUCATTE, Paulo C. Participação em banca de Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. 2004. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Estadual de Campinas.

7.
SANTOS, L. C. V.; NAVAUX, P. O. A.; BAMPI, S.; WAGNER, Flávio Rech. Participação em banca de Tatiana Gadelha Serra dos Santos. O Reuso de Valores em uma Arquitetura Superescalar com Predicação Dinâmica de Instruções. 2002. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.



Participação em bancas de comissões julgadoras
Concurso público
1.
SANTOS, L. C. V.; SOUZA, F. R.; BEZERRA, E. A.; FABRIS, E. E.; RIBAS, R. P.. Concurso para Profesor Adjunto na área de Circuitos Eletrônicos Digitais. 2010. Universidade Federal de Santa Catarina.

2.
SANTOS, L. C. V.; MONTORO, Carlos Galup; PACHECO, Lúcia Helena Martins; SILVA, Ricardo Pereira e. Concurso para Professor Adjunto da área de Arquitetura de Computadores. 2006. Universidade Federal de Santa Catarina.

3.
SANTOS, L. C. V.; PACHECO, Lúcia Helena Martins; FRÖLICH, Antônio Augusto; SILVA, Ricardo Pereira e. Concurso para Professor Adjunto na área de Arquitetura de Computadores. 2004. Universidade Federal de Santa Catarina.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
ICCAD 2014 Contest on Timing-Driven Placement. (cada035) UFSC-Brazil. 2014. (Olimpíada).

2.
Design Automation and Test in Europe (DATE). On-the-Fly Verification fo Memory Consistency with Concurrent Relaxed Scoreboards. 2013. (Congresso).

3.
IEEE/ACM Design Automation Conference (DAC). 2013. (Congresso).

4.
Design Automation and Test in Europe (DATE). On ESL verification of memory consistency for system-on-chip multiprocessing. 2012. (Congresso).

5.
International Conference on Electronics, Circuits, and Systems (ICECS). Energy-efficient multi-task computing on MPSoCs: A case study from a memory perspective. 2012. (Congresso).

6.
International Conference on Electronics, Circuits and Systems (ICECS). A template for the construction of efficient checkers with full verification guarantees. 2012. (Congresso).

7.
IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2011. (Congresso).

8.
Chip on the Dunes (SBCCI e SBMICRO 2009). An Early Real-Time Checker for Retargetable Compile-Time Analysis. 2009. (Congresso).

9.
IEEE/ACM Design Automation Conference (DAC). A Novel Verification Technique to Uncover Out-of-Order DUV Behaviors.. 2009. (Congresso).

10.
Artist2 South-American Schoool (Embedded Systems). 2008. (Outra).

11.
Chip in the Pampa (SBCCI e SBMICRO 2008). 2008. (Congresso).

12.
Chip in Rio (SBCCI e SBMICRO 2007). 2007. (Congresso).

13.
IEEE Computer Society Annual Symposium on VLSI (ISVLSI). 2007. (Congresso).

14.
IEEE/ACM Design Automation Conference (DAC). 2006. (Congresso).

15.
Chip on the Island (SBCCI e SBMICRO 2005).Tutorials Chair of the SBCCI 2005. 2005. (Seminário).

16.
Chip on the Reefs (SBCCI e SBMICRO 2004). 2004. (Congresso).

17.
IEEE/ACM Design Automation Conference (DAC). 2004. (Congresso).

18.
Chip in Sampa (SBCCI e SBMICRO 2003). 2003. (Congresso).

19.
IEEE Computer Society Annual Symposium on VLSI (ISVLSI). 2003. (Simpósio).

20.
Design Automation and Test in Europe (DATE). Exploiting State Equivalence on the Fly while Applying Code Motion and Speculation. 1999. (Congresso).

21.
IEEE/ACM Design Automation Conference (DAC). A Reordering Technique for Efficient code Motion. 1999. (Congresso).

22.
IEEE/ACM International Symposium on Systems Synthesis. 1997. (Simpósio).

23.
European Design Automation Conference. 1996. (Congresso).

24.
IEEE/ACM International Conference on Computer Aided Design. 1996. (Congresso).

25.
IEEE/ACM International Symposium on Systems Synthesis. 1996. (Simpósio).

26.
European Design Automation Conference. 1995. (Congresso).

27.
European Design Automation Conference. 1994. (Congresso).


Organização de eventos, congressos, exposições e feiras
1.
SANTOS, LUIZ C. V. DOS. IEEE Latin American Symposium on Circuits and Systems (Chair of Sessions 1E and 5D). 2016. (Congresso).

2.
MONTORO, C. G. ; SCHNEIDER, M. C. ; SANTOS, L. C. V. . Chip on the Island 2005 (Membro do Comitê Organizador). 2005. (Congresso).

3.
SANTOS, L. C. V.. 18th Symposium on Integrated Circuits and System Design (Tutorials Chair). 2005. (Congresso).

4.
MONTORO, Carlos Galup ; SCHNEIDER, Márcio C ; SANTOS, LUIZ C. V. . Escola Regional de Microeletrônica da SBC Sul (Membro do Comitê Organizador). 2001. (Outro).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Marleson Graf. Verificação de Multicore Chips baseada em Modelo de Consistência de Memória. Início: 2018. Dissertação (Mestrado profissional em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

2.
Nicolas Pfeifer. Verificação de Coerência e Consistência de Memória Comparilhada em Multicore Chips. Início: 2018. Dissertação (Mestrado profissional em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

Tese de doutorado
1.
Gabriel Arthur Gerber Andrade. Automatic Generation of Adaptive Tests for Design Verification of Shared-Memory Systems. Início: 2017. Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina. (Orientador).

2.
Felipe Leivas Teixeira. Sincronização Energeticamente Eficiente de Programas Concorrentes via Memória Transacional H íbrida. Início: 2016. Tese (Doutorado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina. (Orientador).

Trabalho de conclusão de curso de graduação
1.
João Paulo Taylor Ienczak Zanette. Limitações de Geradores de Testes Aleatórios na Verificação de Multicores com Memória Compartilhada. Início: 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Gabriel Arthur Gerber de Andrade. Exploiting Canonical Dependence Chains and Address Biasing Constraints to Improve Random Test Generation for Shared-Memory Verification. 2017. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos.

2.
Olav Philipp Henschel. Verificação de Consistência e Coerência de Memória Compartilhada para Multiprocessamento em Chip. 2014. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos.

3.
Rafael Westphal. Computação Energeticamente Eficiente sob Restrições de Tempo Real em Dispositivos Móveis: o Impacto de se Otimizar o Uso da Memória. 2013. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos.

4.
Leandro da Silva Freitas. Aceleradores e Multiprocessadores em Chip: O Impacto da Execução Fora de Ordem na Verificação de Funcionalidade e de Consistência. 2012. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

5.
Gustavo Henrique Nihei. Gerenciamento Energeticamente Eficiente de Memória para Multiprocessamento em Chip Explorando Múltiplas Scratchpads. 2012. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos.

6.
Eberle Andrey Rambo. Verificação de Consistência de Memória para Sistemas Integrados Multiprocessados. 2011. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos.

7.
Alexandre Keunecke Ignácio de Mendonça. Otimização de Alocação de Dados e Código em Memórias Embarcadas: Uma Abordagem Pós-Compilação. 2010. 0 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Luiz Cláudio Villar dos Santos.

8.
Daniel Pereira Volpato. Gerenciamento Explícito de Memória Auxiliar a partir de Arquivos-objeto para Melhoria da Eficiência Energética de Sistemas Embarcados. 2010. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos.

9.
Gabriel Maicon Marcílio. Verificação Funcional Pós-Particionamento em Sistemas Integrados de Hardware e Software. 2008. 0 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

10.
Roberto de Oliveira Leão. Análise Experimental de Técnicas de Estimativa de Potência Baseadas em Macromodelagem em nível RT. 2008. 0 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

11.
Emilio Wuerges. Um Analisador de Restrições de Tempo Real para Compiladores Redirecionáveis Automaticamente. 2008. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Luiz Cláudio Villar dos Santos.

12.
Daniel Carlos Casarotto. Utilitários Binários Redirecionáveis: da Linkediçãzo rumo à Tradução Binária. 2007. 84 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

13.
Max Rubem de Oliveira Schultz. Geração Automática de Ferramentas de Inspeção de Código para Processadores Especificados em ADL. 2007. 78 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos.

14.
José Otávio Carlomagno Filho. Escalonamento Redirecionável de Código sob Restrições de Tempo Real. 2007. 76 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

15.
Leonardo Taglietti. Geração Automática de Ferramentas de Suporte ao Desenvolvimento de Software Embarcado para ASIPs. 2005. 0 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Luiz Cláudio Villar dos Santos.

16.
Carlos Henrique Corrêa Tolentino. Modelagem e Análise de Restrições de Tempo Real no Escalonamento em Sintese de Alto Nível. 2004. 71 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

17.
Valter Monteiro Oliveira Júnior. Escalonamento e Otimização sob Restrições de Barramentos. 2004. 56 f. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

18.
Rogerio Xavier de Azambuja. Escalonamento e Alocação de Registradores sob Execução Condicional. 2002. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

19.
Egeu Eduardo Berni Soares. Suporte de Hardware para a Rede de Trabalho do Multicomputador CRUX. 2002. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, . Orientador: Luiz Cláudio Villar dos Santos.

20.
Dione Jonathan Ferrari. Aplicação de "Loop Pipelining" e "Loop Unrolling" à Síntese de Alto Nível. 2002. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

Tese de doutorado
1.
Vinicius dos Santos Livramento. Timing Optimization During the Physical Synthesis of Cell-Based VLSI Circuits. 2016. Tese (Doutorado em Pós Graduação em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

2.
Emilio Wuerges. WCET-Aware Prefetching of Unlocked Instruction Caches: a Technique for Reconciling Real-Time Guarantees and Energy Efficiency. 2015. Tese (Doutorado em Engenharia de Automação e Sistemas) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

Supervisão de pós-doutorado
1.
Djones Lettnin. Verificação Semiformal de Sistemas Embarcados. 2011. Universidade Federal de Santa Catarina, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Luiz Cláudio Villar dos Santos.

Trabalho de conclusão de curso de graduação
1.
Nicolas Pfeifer. Avaliação Experimental de um Gerador de Testes Dirigidos para a Verificação de Memória Compartilhada em Multicore Chips. 2018. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

2.
Marleson Graf. Geração de Testes de Memória Compartilhada Coerente: Uma Avaliação de Cobertura e Eficácia. 2017. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

3.
Felipe de Azevedo Piovezan. Análise da eficiência energética de algoritmos de criptografia baseados em curvas elípticas. 2015. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

4.
Gabriel Arthur Gerber Andrade. Análise Comparativa entre dois verificadores de consistência e coerência de memória. 2014. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

5.
Gabriel Garcia Gava. Análise de eficiênia energética do cifrador AES submetido a diferentes otimizações. 2013. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

6.
Olav Philipp Henschel. Veri ca ção de coerência e consistência de mem ória compartilhada para multiprocessamento em chip: o impacto da simula ção de falhas na avaliação de cobertura. 2011. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

7.
Rafael Westphal. Modelos Eficientes de Hierarquia de Memória para Sistemas Embarcados. 2009. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

8.
Leandro da Silva Freitas. Projeto e prototipação de um IP para o padrão JPEG. 2008. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

9.
Eberle Audrey Rambo. Projeto de um IP para aplicação em telefonia móvel. 2008. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

10.
Vinícius dos Santos Livramento. Modelagem do processador TMS 320C5x para uma plataforma de SoCs. 2008. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

11.
André Porto Leal Piantino. Análise do suporte à automação de testes na plataforma aberta Android. 2008. Trabalho de Conclusão de Curso. (Graduação em Sistemas de Informação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

12.
Daniel Pereira Volpato. Desenvolvimento de um IP para codificação JPEG e validação em plataforma descrita em SystemC. 2007. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

13.
Leonardo Luiz Ecco. Desenvolvimento de um IP para codificação JPEG e validação em plataforma descrita em SystemC. 2007. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

14.
Sandro Rogério Silva de Carvalho. Modelagem do Processador PowerPC405 para uma Plataforma de SoCs. 2006. 52 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

15.
Luiz Fernando Penkal Santos. Um Escalonador de Código Redirecionável para Processadores Embarcados. 2006. 26 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

16.
Guilherme Quentel Melo. Modelagem do Processador Nios2 para uma Plataforma de SoCs. 2006. 29 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

17.
Carlos Rodrigo Tofoli Fernandes. CriptoCore: Projeto, validação e prototipação de um IP. 2005. 42 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

18.
Emilio Wuerges. Voice Recorder: Projeto, validação e prototipação de um IP para compressão e descompressão de áudio.. 2005. 39 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

19.
Gabriel Maicon Marcílio. Voice Recorder: Projeto, validação e prototipação de um IP para compressão e descompressão de áudio. 2005. 39 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

20.
Roberto Hartke Neto. Uma Ferramenta Protótipo para Síntese de Software para Sistemas Embutidos a partir de SystemC. 2004. 45 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

21.
Xênia Kely Amorim. Aplicação de Algoritmos de Busca na Otimização de Sistemas Digitais. 2004. 29 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

22.
José Otávio Carlomagno Filho. Geração Automática de Montadores a partir de ArchC: um estudo de caso com o PowerPC 405. 2004. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

23.
Daniel Carlos Casarotto. Geração Automática de Montadores a partir de ArchC: um estudo de caso com o PowerPC 405. 2004. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

24.
Eduardo Koerich. Co-Projeto de Hardware Software para um ASIP Gerador de Efeitos de Áudio. 2004. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciências da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

25.
Vinícius de Oliveira Carlos. Co-Projeto de Hardware e Software para um ASIP Gerador de Efeitos de Áudio. 2004. 0 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

26.
Gabriel Renaldo Laureano. Modelagem do PIC16F84 para Projeto de Sistemas Embarcados Baseados em Microcontrolador. 2004. 23 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

27.
Roberto de Oliveira Leão. Suporte para Visualização Gráfica de Resultados de Ferramentas de Síntese de Alto Nível. 2002. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

28.
Felipe Vieira Klein. Modelagem de Arquiteturas de Sistemas Digitais: Implementação e Ferramentas de Síntese Automática. 2002. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

29.
Maurício de Andrade Ramos. Geração de Grafos de Fluxo de Dados com Restrições de Tempo Real. 2001. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

Iniciação científica
1.
Nicolas Pfeifer. Verificação de Modelos de Memória. 2018. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina. Orientador: Luiz Cláudio Villar dos Santos.

2.
Marleson Graf. Verificação de Modelos de Memória. 2017. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

3.
Felipe de Azevedo Piovezan. Eficiência energética de algoritmos de criptografia baseados em curvas elípticas. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

4.
Gabriel Arthur Gerber Andrade. Modelagem e verificação automática de consistência e coerência de memória. 2014. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

5.
Gabriel Garcia Gava. Modelagem e verificação automática de consistência e coerência de memória. 2013. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

6.
Olav Philipp Henschel. Modelagem e verificac¸ ?ao autom´atica de consist?encia e coer?encia de mem´oria. 2011. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

7.
Bruno Farias de Loreto. Verificação Dinâmica de Consistência de Memória. 2011. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

8.
Rafael Westphal. Modelos Eficientes de Hierarquia de Memória para Sistemas Embarcados. 2010. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

9.
Flavio de Carvalho Meurer. Global Scheduling and Register Allocation Using Predicated Execution. 2001. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.

10.
Felipe Vieira Klein. Modelagem de Arquiteturars de Sistemas Digitais. 2001. Iniciação Científica - Universidade Federal de Santa Catarina, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Luiz Cláudio Villar dos Santos.



Outras informações relevantes


Para avaliar (abaixo) a repercussão de duas das principais publicações do pesquisador, usou-se o programa Harzing's Publish or Perish (www.harzing.com) com base no Google Scholar, aplicado ao período de 1993 a 2015, depuraram-se as auto-citações e as citações de membros do mesmo grupo de pesquisa e escolheram-se apenas citações feitas em eventos e periódicos da IEEE, ACM e em livros com impacto internacional, selecionando-se apenas os veículos mais relevantes.

O trabalho "A Reordering Technique for Efficient Code Motion", publicado no IEEE/ACM DAC em 1999, foi objeto de citações nos periódicos IEEE TCAD (2004, 2008, 2014) e ACM TODAES " (2012), em trabalhos no DAC (2001, 2002), DATE (2 vezes em 2003), ASP-DAC (2006, 2011), ISSS (2001, 2002), em dois livros internacionais da editora Springer (2003, 2008) e em uma patente registrada pela University of California at Irvine. Essas 15 citações mais relevantes estenderam-se de 2001 a 2014, com origem em universidades dos Estados Unidos (10), Índia (3), Taiwan (1), Itália (1).

O artigo "A Code-Motion Pruning Technique for Global Scheduling", publicado no ACM TODAES em 2000, foi objeto de citações nos periódicos IEEE TC (2001), ACM TODAES (2002, 2012) e ACM CSUR (2010), nos anais do evento IEEE/ACM ICCAD e em livro da editora Springer. Essas 6 citações mais relevantes estenderam-se de 2001 a 2009, coma origem em universidades dos Estados Unidos (2), India (1), Portugal (2), França (1).

--------

O professor coordenou vários projetos de desenvolvimento em parceria com a Motorola Industrial do Brasil de 2001 a 2009. O objetivo desses projetos era o desenvolvimento de software dedicado ao teste de telefones celulares. Isso resultou na participação da equipe da UFSC na rede colaborativa conhecida como Brazil Test Center (BTC), junto com equipes da Motorola, do Instituto Eldorado e do C.E.S.A.R. A rede BTC recebeu Menção Honrosa no Prêmio FINEP de Inovação Tecnológica 2006, na categoria Processo.



Página gerada pelo Sistema Currículo Lattes em 15/12/2018 às 15:03:20