Ivan Saraiva Silva

  • Endereço para acessar este CV: http://lattes.cnpq.br/1844463012703650
  • Última atualização do currículo em 13/04/2018


Possui graduação em Engenharia Elétrica (1989) e Mestrado em Engenharia Elétrica (1990) pela Universidade Federal da Paraíba. Possui Diplôme d'Études Approfondies (Mestrado) em Microélectronique et Microinformatique pela Universidade Pierre et Marie Curie (Paris VI) (1991) e Doutorado em Informática também pela Universidade Pierre et Marie Curie (Paris VI) (1995). Foi de 1996 a 2009 professor da Universidade Federal do Rio Grande do Norte (Departamento de Informática e Matemática Aplicada), sendo atualmente professor Associado III da Universidade Federal do Piauí (Departamento de Informática e Estatística). Tem experiência na área de Ciência da Computação, com ênfase em Concepção de Sistemas Integrados, atuando principalmente nos seguintes temas: Sistemas integrados, concepção VLSI, arquiteturas reconfiguráveis. (Texto informado pelo autor)


Identificação


Nome Social
Ivan Saraiva Silva
Nome em citações bibliográficas
SILVA, I. S.;Silva, I.S.;Silva, Ivan Saraiva;SILVA, IVAN S.;SILVA, IVAN SARAIVA;Silva, I. S.;SILVA, I.S.;I.S. SILVA

Endereço


Endereço Profissional
Universidade Federal do Piauí, Centro de Ciências da Natureza, Departamento de Informatica e Estatistica.
Departamento de Informática e Estatística - UFPI - Campus Universitário Ministro Petrônio Portella
Ininga
64049550 - Teresina, PI - Brasil
Telefone: (86) 32155837
Fax: (86) 2153813
URL da Homepage: www.die.ufpi.br


Formação acadêmica/titulação


1991 - 1995
Doutorado em Informática.
Université Pierre et Marie Curie, LISE / CNRS, França.
Título: Évaluation des Performances au Niveau Système d'une Architecture SIMD Appliquée à la Comparaison de Séquences Génétiques, Ano de obtenção: 1995.
Orientador: Alain Greiner.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Palavras-chave: Concepção VLSI; Arquiteturas Paralelas; Arquitetura SIMD; Avaliação de Desempenho; Comparação de Sequências Genéticas; Algoritmo de Smith e Waterman.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
Setores de atividade: Industria Eletro-Eletrônica; Informática; Produtos e Processos Biotecnológicos.
1990 - 1991
Mestrado em Microélectronique et Microinformatique.
Université Pierre et Marie Curie, LISE / CNRS, França.
Título: Etude de Faisabilité de Rapid-2 un Circuit Set-Associatif pour Bases de Données,Ano de Obtenção: 1991.
Orientador: Alain Greiner.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Palavras-chave: Circuitos Integrados; Memória Associativa; Concepção VLSI; Arquitetura SIMD; Base de Dados.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
Setores de atividade: Industria Eletro-Eletrônica; Informática.
1989 - 1990
Mestrado em Engenharia Elétrica.
Universidade Federal da Paraíba, UFPB, Brasil.
Título: Circuito Integrado para Interface de Comunicação com Integração de Voz e Dados em Redes de Computadores,Ano de Obtenção: 1990.
Orientador: William Ferreira Giozza.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Palavras-chave: Circuitos Integrados; Integração de Serciços; Interface de Comunicação; Redes Locais de Computadores.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
Setores de atividade: Industria Eletro-Eletrônica; Informática; Fabricação de Aparelhos e Equipamentos de Telecomunicação.
1984 - 1989
Graduação em Engenharia Elétrica.
Universidade Federal da Paraíba, UFPB, Brasil.


Pós-doutorado


2001 - 2001
Pós-Doutorado.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Grande área: Engenharias
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.


Formação Complementar


2013 - 2013
DL-101 Curso Geral de Propriedade Intelectual. (Carga horária: 67h).
World Intellectual Property Organization, WIPO, Suiça.


Atuação Profissional



Universidade Federal do Piauí, UFPI, Brasil.
Vínculo institucional

2010 - Atual
Vínculo: , Enquadramento Funcional: Professor Associado 3, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

04/2010 - Atual
Pesquisa e desenvolvimento , Centro de Ciências da Natureza, Departamento de Informatica e Estatistica.

04/2010 - Atual
Pesquisa e desenvolvimento , Centro de Ciências da Natureza, Departamento de Informatica e Estatistica.


Universidade Federal do Rio Grande do Norte, UFRN, Brasil.
Vínculo institucional

2008 - 2010
Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado II, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2006 - 2008
Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado I, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2000 - 2002
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto III, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1998 - 2000
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto II, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1996 - 1998
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto I, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Posse no dia 24/05/1996 (Memo. Número 153/96-DAP) Entrada em exercício 24/06/1999

Vínculo institucional

1996 - 1996
Vínculo: Bolsista recém-doutor, Enquadramento Funcional: Bolsista Recém-Doutor, Carga horária: 0
Outras informações
Posse como professor Adjunto I da UFRN em 24/05 de 1996

Vínculo institucional

1995 - 1995
Vínculo: Professor Substituto, Enquadramento Funcional: Professor Substituto, Carga horária: 40

Atividades

6/2005 - Atual
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Concepção ASIC
Tópicos avançados em sistemas integrados e distribuídos I
Tópicos avançados em sistemas integrados e distribuídos II
Tópicos avançados em sistemas integrados e distribuídos III
8/1999 - Atual
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Organização e Arquitetura de Computadores I
Sistemas de Processamento Paralelo
Sistemas Operacionais
07/2005 - 07/2007
Direção e administração, Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Cargo ou função
Chefe de Departamento.
09/2002 - 09/2004
Direção e administração, Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Cargo ou função
Coordenador de curso - Engenharia de Computação.
10/1998 - 9/2000
Direção e administração, Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Cargo ou função
Vice-Coordenador de programa Pós-Graduação em Sistemas e Computação.
7/1998 - 6/2000
Extensão universitária , Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Atividade de extensão realizada
Projeto Formação continuada em Informática.
3/1999 - 6/1999
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Software Básico
Organização e Arquiteturea de Computadores II
3/1999 - 6/1999
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Concepção ASIC
8/1998 - 12/1998
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Organização e Arquitetura de Computadores I
Sistemas Operacionais
8/1998 - 12/1998
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Sistemas de Computação
7/1997 - 8/1998
Direção e administração, Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Cargo ou função
Vice-Coordenador do Programa de Pós-Graduação em Sistemas e Computação.
3/1998 - 6/1998
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Software Básico
Tópicos Especiais em Computação VII
3/1998 - 6/1998
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Sistemas de Computação
Tópicos Avançados em Arquitetura de Computadores
8/1997 - 12/1997
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Concepção de Arquiteturas Dedicadas
1/1997 - 12/1997
Pesquisa e desenvolvimento , Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

8/1996 - 7/1997
Pesquisa e desenvolvimento , Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

3/1997 - 6/1997
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Sistemas de Processamento Paralelo
Organização e arquitetura de Computadores II
3/1997 - 6/1997
Ensino, Sistemas e Computação, Nível: Pós-Graduação

Disciplinas ministradas
Sistemas de Computação
Tópicos Especiais
Projeto VLSI
8/1996 - 12/1996
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Sistemas de Processamento Paralelo
4/1996 - 7/1996
Extensão universitária , Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.

Atividade de extensão realizada
Curso de Atualização em Qualidade de Sistemas.
3/1996 - 6/1996
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Sistemas Operacionais
Sistemas de Processamento Paralelo
8/1995 - 12/1995
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Circuitos Lógicos
Organização e Arquitetura de Computadores II


Linhas de pesquisa


1.
Adaptação Algoritmo Arquitetura

Objetivo: - Estudo da adaptabilidade de algoritmos a implementações hardware. - Obtençõa de alto desempenho para aplicações críticas.
Grande área: Engenharias
Setores de atividade: Industria Eletro-Eletrônica.
Palavras-chave: Circuitos Integrados; Concepção VLSI; Microeletrônica.
2.
Desenvolvimento de Recursos Computacionais para Auxílio ao Ensino de Informática

Objetivo: Nesta linha de pesquisa pesquisa-se a utilização dos recursos da informática (software e hardware) para o desenvolvimento de ferramente de auxílio ao ennsino..
Grande área: Ciências Exatas e da Terra
Setores de atividade: Educação Média de Formação Técnica Ou Profissional; Educação Superior.
Palavras-chave: Ensino de Informática.
3.
Arquiteturas de microprocessadores multicore
4.
Hierarquia de memória para microprocessadores multicore


Projetos de pesquisa


2013 - Atual
Descrição, Validação e Prototipagem de Bloco Múlti-Núcleos para Projeto de Microprocessadores Many-Core Baseados em Redes em Chip

Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) .

Integrantes: Ivan Saraiva Silva - Coordenador / Ramon Santos Nepomuceno - Integrante / Laysson Oliveira Luz - Integrante / Eugenio Souza Carvalho - Integrante / Thiago Rodrigues Barros da Silva Soares - Integrante / Hildebrando Alves de Araújo Segundo - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2012 - Atual
Modelos de Hierarquia de Memória para Arquiteturas Multi-Core

Descrição: Edital Universal 14/2012 Propõe-se o estudo, desenvolvimento (utilizando linguagens de descrição de hardware e de propósito geral), a prototipagem e avaliação de ?modelos de hierarquia de memória para arquiteturas multi-core?. Os experimentos a serem desenvolvidos contemplam estudos relativos ao desempenho computacional e energético, mas envolvem também os demais aspectos de interesse relacionados aos modelos de hierarquia de memória, virtualização, segurança de sistemas embarcados e programabilidade. Este projeto insere-se mas atividades do projeto ?Biblioteca de Componentes de Hardware/Software e Projeto de Plataformas Multiprocessadas em Silício?, aprovado no âmbito do edital Produtividade em Pesquisa ? PQ - 2010.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) / Doutorado: (2) .

Integrantes: Ivan Saraiva Silva - Coordenador / Karla Darlene Nepomuceno Ramos - Integrante / Leonardo Augusto Casillo - Integrante / Silvio Roberto Fernandes de Araújo - Integrante / Bruno Cruz de Oliveira - Integrante / Ramon Santos Nepomuceno - Integrante / Laysson Oliveira Luz - Integrante / Eugenio Souza Carvalho - Integrante / Guilherme Amaral Avelino - Integrante / Thiago Rodrigues Barros da Silva Soares - Integrante / Hildebrando Alves de Araújo Segundo - Integrante / Tackyss Takamazina Mafuta - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2012 - Atual
NAMITEC - Instituto Nacional de Ciência e Tecnologia de de Sistemas Micro e Nanoeletrônicos

Descrição: O Instituto Nacional de Ciência e Tecnologia (INCT) NAMITEC tem como objetivo principal realizar pesquisa e desenvolvimento em sistemas micro e nanoeletrônicos integrados inteligentes, que propiciem a realização de sistemas eletrônicos autônomos tais como redes de sensores inteligentes, sistemas embarcados e sistemas auto-ajustáveis, com aplicações em particular em agricultura de precisão, no controle ambiental, em energia, na instrumentação biomédica, na indústria automotiva e aeroespacial e nas telecomunicações. O projeto conta com uma equipe multidisciplinar de várias instituições de ensino e pesquisa nos domínios da física, química, ciência da computação e engenharia elétrica/eletrônica e agropecuária (Embrapa). Participam 132 pesquisadores de 27 unidades em 22 instituições no país, localizadas em 13 estados nas diversas regiões do país. O grupo proponente mantém colaboração intensa com vários grupos de pesquisa no exterior e com várias empresas no país, realizando trabalhos conjuntos. Vários contatos foram feitos com pesquisadores europeus (IMEC, Fraunhofer, VTT, CEA/LETI, TUV e outros) para a elaboração de propostas complementares ao NAMITEC para submissão e financiamento pela comunidade européia dentro da chamada FP7. Isto demonstra a inserção do grupo no cenário internacional, bem como seu empenho em transferir conhecimento e dar apoio ao desenvolvimento industrial no país..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (1) / Doutorado: (2) .

Integrantes: Ivan Saraiva Silva - Coordenador / Sergio Bampi - Integrante / Ricardo Augusto do Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Cesar Albenes Zeferino - Integrante / Raimundo Carlos Silvério Freire - Integrante / Marcio Eduardo Kreutz - Integrante / Jacobus Willibrordus Swart - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2011 - Atual
Biblioteca de Componentes de Hardware/Software e Projeto de Plataformas Multiprocessadas em Silício

Descrição: projeto submetido para o Edital Produtividade em Pesquisa - PQ - 2010.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (1) / Doutorado: (3) .

Integrantes: Ivan Saraiva Silva - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2010 - 2012
Apoio a Criação de Grupo de Sistemas Embarcados, Projeto de Hardware e Microeletrônica na Universidade Federal do Piauí

Descrição: Objetivo: Desenvolvimento de processadores embarcados com integração de interface de rede em chip. Edital MCT/CNPq 10/2010 - Apoio Técnico / Edital MCT/CNPq 10/2010 - AT- NM (Nível Médio).
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (3) .

Integrantes: Ivan Saraiva Silva - Coordenador / Leonardo Augusto Casillo - Integrante / Silvio Roberto Fernandes de Araújo - Integrante / Bruno Cruz de Oliveira - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2008 - 2011
Rede H.264 SBTVD

Descrição: A Rede H.264 tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital), sendo composta pelas seguintes entidades: UFRGS, USP, UFRJ, IME, UFRN, UnB, UFSC, Unicamp e CEITEC.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (2) / Doutorado: (1) .

Integrantes: Ivan Saraiva Silva - Coordenador / Sergio Bampi - Integrante / Luciano Volcan Agostini - Integrante / Altamiro Amadeu Susin - Integrante / Ricardo Pezzuol Jacobi - Integrante.
Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.Número de orientações: 1
2008 - 2010
Fortalecimento do PPgSC/UFRN através de Projetos para Desenvolvimento de Tecnologias em Software e Hardware para Sistemas Embarcados

Descrição: O objetivo principal desse projeto é fortalecer e consolidar o programa de Pós-Graduação em Sistemas e Computação (PPgSC) da Universidade Federal do Rio Grande do Norte (UFRN), atualmente com conceito 4 atribuído pela CAPES e com um curso de Doutorado recém-credenciado (iniciou suas atividades em 2008). Esse fortalecimento acontecerá através da cooperação, no contexto desse projeto, entre grupos de pesquisa do PPgSC/UFRN com grupos de excelência nas mesmas linhas de pesquisa em instituições consolidadas no Pais. Para atender aos objetivos do projeto casadinho, o PPgSC entende que o fortalecimento do programa deve ocorrer com o envolvimento do maior número de pesquisadores do PPgSC, de forma a consolidar e integrar o maior número possível de linhas de pesquisa. Atualmente, o PPgSC está estruturado em 5 (cinco) linhas de pesquisa. Neste projeto, 4 (quatro) das 5 (cinco) linhas de pesquisa do programa estabeleceram parcerias com grupos de excelência de diferentes instituições consolidadas do País. Dessa forma, será possível atender às necessidades de diferentes linhas de pesquisa e, ao mesmo tempo, ampliar as possibilidades de cooperação e realização de futuros projetos. Nesse contexto, esse projeto está subdivido em 5 subprojetos com grupos de excelência das seguintes instituições PUC-Rio, UFPE, UFRGS e UFRJ..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (0) / Mestrado acadêmico: (10) / Doutorado: (6) .

Integrantes: Ivan Saraiva Silva - Integrante / Sergio Bampi - Integrante / David Deharbe - Integrante / Benjamin Rene Callejas Bedregal - Integrante / Regivan Hugo Nunes Santiago - Integrante / Anamaria Martins Moreira - Integrante / Altamiro Amadeu Susin - Integrante / Thais Vasconcelos Batista - Coordenador / Fernando Rangel de Sousa - Integrante / Elizabeth Ferreira Gouvêa Gldbagrg - Integrante / Flávia Coimbra Delicato - Integrante / Jair Cavalcanti Leite - Integrante / Marco César Goldbarg - Integrante / João Marcos - Integrante / Marcel Oliveira - Integrante / Martín Alejandro Musicante - Integrante / Paulo de Figueiredo Pires - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.Número de orientações: 2
2007 - 2008
Arquiteturas reconfiguráveis Híbridas: Implementação e Aplicações Embarcadas

Descrição: Esse projeto, aproveitando a experiência adquirida, tanto no que diz respeito ao uso de arquiteturas reconfiguráveis de granularidade fina, quanto no que diz respeito ao projeto de arquiteturas reconfiguráveis de granularidade grossa, propõe o projeto de arquiteturas reconfiguráveis híbridas, voltadas o desenvolvimento de plataforma para sistemas embarcados. O projeto está apoiado em pesquisas e orientações de mestrado em andamento no grupo, bem como, com a recente aprovação pela CAPES do curso de doutorado, em temas de doutorado propostos. Como objetivo central tem-se a definição de padrões arquiteturais desejáveis para tais arquiteturas, definição de recursos e ferramentas de software para apoio ao desenvolvimento de aplicações embarcadas sobre tais plataformas bem como a validação através de prototipagem e desenvolvimento de aplicações de vídeo digital, sobre placas de prototipagem..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (2) .

Integrantes: Ivan Saraiva Silva - Coordenador / Arnaldo Pereira de Azevedo Filho - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Universidade Federal do Rio Grande do Norte - Bolsa.
Número de produções C, T & A: 2 / Número de orientações: 1
2005 - 2006
H264Brasil - Codificador e Decodificador de Vídeo H.264/AVC

Descrição: Projeto elaborado como resposta a requisição formal de proposta (RFP) 11/2004 para o Sistema Brasileiro de Televisão Digital que visava o estudo e desenvolvimento de codificador e decodificador H.264/AVC. O consórcio do projeto denominado H264Brasil é formado por nove (9) instituições de ensino: IME, COPPE/UFRJ, CETUC/PUC-Rio, UFF, UnB, Unicamp, UFRGS, UFRN e CEFET-Ceará. O objetivo principal do projeto é o desenvolvimento de um simulador de um codificador e decodificador de acordo com o padrão H.264/AVC, além de disponibilizar uma implementação de referência que possa ser utilizada por produtos que usem o padrão H.264/AVC no âmbito do Sistema Brasileiro de Televisão Digital (SBTVD). Além do objetivo principal, o simulador foi usado para avaliar as caracteríicas e potencialidades do padrão H.264/AVC e sua adequabilidade ao SBTVD..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (5) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) .

Integrantes: Ivan Saraiva Silva - Integrante / Sergio Bampi - Integrante / Silvio Roberto Fernandes de Araújo - Integrante / Monica Magalhães Pereira - Integrante / Gustavo Girão - Integrante / Marco Antônio Grivet Mattoso Maia - Coordenador / Eduardo Antônio BArros da SIlva - Integrante / Carla Liberal Pagliari - Integrante / Max Henrique Machado Costa - Integrante / Luis Geraldo Pedroso Meloni - Integrante / Maria Heveline Vieira Duarte - Integrante / Ricardo Pezzuol Jacobi - Integrante / Ricardo Lopes Queiroz - Integrante.
Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.
Número de produções C, T & A: 10 / Número de orientações: 2
2003 - 2007
Programa de Qualificação Institucional (PQI/CAPES - UFRN/UFRGS)

Descrição: Projeto de formação no nível de doutorado (qualificação institucional) Envolvendo a Universidade Federal do Rio Grande do Norte e a Universidade Federal do rio Grande do Sul. Título do Projeo: Sistemas Integrados e Microeletrônica..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (1) .

Integrantes: Ivan Saraiva Silva - Coordenador / Galileu Batista de Sousa - Integrante / Edgard de Faria Corrêa - Integrante / Sergio Bampi - Integrante / Renato Perez Ribas - Integrante / David Deharbe - Integrante / Ricardo Augusto do Luz Reis - Integrante / Márcia Jacyntha Nunes Rodrigues - Integrante.
Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
Número de produções C, T & A: 10
2002 - 2003
MICROSYS ANA-DIGITAL Projeto de Arquiteturas e Circuitos Int

Descrição: O projeto prevê o desenvolvimento de pesquisa para o projeto de sistemas mistos (analógicos-Digitais) com baixo consumo de potência. o Projeto e coordenado pelo Professor Sergio Bampi da Universidade Federal do Rio Garnde do Sul. O Professor Ivan Saraiva Silva é responsável no projeto pelas pesquisas na área de arquiteturas reconfiguráveis aplicadas a processamento e transmissão de imágens..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (1) .

Integrantes: Ivan Saraiva Silva - Integrante / Sergio Bampi - Coordenador / Luciano Volcan Agostini - Integrante.
Financiador(es): Universidade Federal do Rio Grande do Sul - Cooperação / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Número de produções C, T & A: 4 / Número de orientações: 1


Projetos de extensão


2011 - 2011
Escolas de Microeletrônica e Sistemas Embarcados - Realização de eventos

Descrição: O setor de semicondutores e microeletrônica tem recebido significativo apoio governamental devido à percepção de sua importância estratégica para o país. Nos últimos anos várias ações de apoio ao desenvolvimento desta área têm sido executadas. Como exemplo pode-se citar a concessão regular de bolsas de mestrado e doutorado em microeletrônica e a criação do Programa CI-Brasil (http://www.ci-brasil.gov.br/), que desenvolve ação com o objetivo de: Incentivar a atividade econômica na área de projeto de CIs; Expandir a formação de projetistas de circuitos integrados; e promover a criação de uma indústria nacional de semicondutores. Em consonância com o esforço governamental, a academia brasileira, em particular a comunidade de professores e pesquisadores nas áreas de microeletrônica e sistemas embarcados, vêm multiplicando esforços no sentido de formar profissionais altamente capacitados, preparados para atuar no ensino, na pesquisa e na indústria. A proposta aqui descrita soma-se às ações da academia brasileira, visando principalmente motivar o ingresso de alunos nas áreas de microeletrônica e sistemas embarcados, quer sejam alunos de graduação ou de pós-graduação. O projeto propõe à realização da EMICRO-PI 2011 - Escola de Microeletrônica do Piauí e da ESSE-PI 2011 - Escola de Sistemas Embarcados do Piauí..
Situação: Em andamento; Natureza: Extensão.
Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (4) / Doutorado: (3) .

Integrantes: Ivan Saraiva Silva - Coordenador / Raimundo Santos Moura - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.


Projetos de desenvolvimento


2010 - 2011
DHTMesh - Uma rede Mesh sem fio 802.11s com alta escalabilidade

Descrição: O grupo de trabalho 802.11s do IEEE está definindo uma arquitetura de rede mesh baseada no padrão 802.11. Entretanto, o protocolo de encaminhamento de quadros do 802.11s possui duas severas limitações: (i) Suporta redes com no máximo 32 dispositivos e, (ii) apesar de dito híbrido, opera na sua maior parte em modo reativo. Como isso implica no aumento do tempo para descoberta das rotas, compromete aplicações com requisitos especiais de tempo. O objetivo deste projeto é implantar em dispositivos mesh 802.11s reais um protocolo de seleção de caminho que aumente consideravelmente o nível de escalabilidade da rede e opere em modo pró-ativo. Uma rede mesh real será criada, para servir de suporte a diversas pesquisas e aplicações..
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (4) / Mestrado profissional: (1) .

Integrantes: Ivan Saraiva Silva - Integrante / Sergio Viana Fialho - Integrante / Marcos César Madruga Alves Pinheiro - Coordenador.
Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2009 - 2010
SOC-SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD

Descrição: Este projeto tem como objetivo a especificação, desenvolvimento e prototipagem em dispositivos reconfiguráveis de um SoC (System on Chip) contendo os principais componentes do Terminal de Acesso (TA) para o padrão brasileiro de TV Digital. O sistema será descrito em VHDL e validado através de placas de prototipagem contendo dispositivos reconfiguráveis (FPGA - Field Programmable Gate Array) . As instituições parceiras do projeto são a Universidade de Brasilia (UNB), a Universidade federal do Rio Grande do Norte (UFRN), a Universidade Federal do Rio Grande do Sul (UFRGS), a Universidade do Vale do Rio dos Sinos (Unisinos) e a Universidade Federal de Pelotas (UFPel). O projeto tem financiamento do "Programa Centro de Pesquisa e Desenvolvimento em Tecnologias Digitais para Informação e Comunicação" (CTIC), sob responsabilidade da "Rede Nacional de Ensino e Pesquisa" (RNP)..
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (5) / Mestrado acadêmico: (3) .

Integrantes: Ivan Saraiva Silva - Integrante / Luciano Volcan Agostini - Integrante / Altamiro Amadeu Susin - Integrante / Ricardo Pezzuol Jacobi - Coordenador / Arthur Tórgo Gómez - Integrante.
Financiador(es): Rede Nacional de Ensino e Pesquisa - Auxílio financeiro.
2008 - 2012
Consórcio para Formação de Recursos Humanos em Nível de Pós-Graduação para TV Digital - Codificação de sinal fonte e projeto de circuitos integrados, hardware e firmware para o SBTVD

Descrição: O objetivo geral desta projeto é a realização de pesquisas conjuntas utilizando recursos humanos e de infra-estrutura disponíveis nas IES signatárias do projeto de formação de RH. Assim, pretende-se: (a) expandir e qualificar a formação de RH em nível de pós-graduação no tema; (b) aumentar a quantidade e qualidade das pesquisas científicas e tecnológicas sobre o tema e (c) ampliar a produção científica em linhas de pesquisa ligadas à Televisão Digital (TVD). Deste modo, a execução deste projeto irá contribuir para consolidar a implementação do SBTVD com a efetiva participação de pesquisadores e técnicos brasileiros. São objetivos específicos: ? Formação de recursos humanos, em nível de pós-graduação stricto sensu, capacitados para atuar na área de TVD; ? Realização de missões apoiando a mobilidade dos pesquisadores na forma de missões de curta duração no país e no exterior, incluindo visitas a laboratórios e participação em eventos e congressos; ? Criação, fortalecimento e ampliação de programas de pós-graduação stricto sensu no País que tratam de assuntos relativos à formação de RH em TVD; ? Criação, fortalecimento e ampliação de áreas de concentração em programas de pós-graduação stricto sensu existentes no País que busquem formar profissionais com conhecimentos técnico-científicos especializados em TVD, focalizando os segmentos de codificação, transmissão e recepção (hardware/software) e temas relacionados à gestão, produção, conteúdos, interatividade, consolidando o senso interdisciplinar que norteia o desenvolvimento do SBTVD; ? Ampliação da produção científica e tecnológica sobre questões relacionadas à TVD; ? Intercâmbio de conhecimentos entre as IES parceiras, IES e centros de pesquisa de outras Redes de TVD e com Centros de Pesquisa (como CEITEC e CenPRA) para que, de forma articulada, sejam desenvolvidos programas de pesquisa sobre assuntos relativos à TVD; ? Facilitar a realização de trabalhos e pesquisas pelo apoio financeiro.
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (2) .

Integrantes: Ivan Saraiva Silva - Coordenador / Sergio Bampi - Integrante / Luciano Volcan Agostini - Integrante / Altamiro Amadeu Susin - Integrante / Ricardo Pezzuol Jacobi - Integrante.
Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
2003 - 2005
Desenvolvimento de SW e HW para Sistemas de TV Digital

Descrição: O projeto prevê e financiado com recursos da FINEP (Chamada Conjunta MCT/SEPIN-CNPq-FINEP 01/2002). Envolve as Universidades Federais do Rio Grande do Norte e da Paraíba Coordenador:Prof. Guido Lemos de Sousa Filho Equipe UFRN: Ivan Saraiva Silva (cordenador da Equipe Hardware) Jorge Henrique C. Fernandes Andre Maurício Cunha Campos Glêdson Elias da Silveira Financiamento: R$ 872.959,28.
Situação: Concluído; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (6) / Especialização: (0) / Mestrado acadêmico: (4) / Mestrado profissional: (0) / Doutorado: (1) .

Integrantes: Ivan Saraiva Silva - Integrante / Guido Lemos de Sousa Filho - Coordenador / André Maurício Cunha Campos - Integrante / Jorge Henrique Cabral Fernandes - Integrante.
Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro / Universidade Federal da Paraíba - Cooperação.
Número de produções C, T & A: 4
2001 - 2004
Plataforma Aberta para Gerenciamento de Atividades de Saúde

Descrição: O projeto prevê o desenvolvmento de uma plataforma software para suporte ao gerenciamento de atividades desaúde pública, em particular do Programa de Saúde da Família. O projeto é desenvolvido em cooperação com a Prefeitura Munical de Monteiro - Paraíba.
Situação: Concluído; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (0) .

Integrantes: Ivan Saraiva Silva - Coordenador / Galileu Batista de Sousa - Integrante / Edgard de Faria Corrêa - Integrante / Kátia Maria Teixeira da Silva - Integrante / Heitor Galucio de Andrade Figueira - Integrante.
Financiador(es): Universidade Federal do Rio Grande do Norte - Bolsa.
Número de produções C, T & A: 4 / Número de orientações: 3


Outros Projetos


2012 - Atual
NCAD - Núcleo de Computação de Alto desempenho da Universidade Federal do Piauí

Descrição: Projeto submetido e aprovado pela CHAMADA PÚBLICA MCTI/ FINEP/ CT-INFRA - PROINFRA 01/2011 cujo objetivo é a criação do NCAD - Núcleo de Computação de Alto Desempenho da UFPI. O NCAD, tem por objetivo prover infra-estrutura de suporte à pesquisa no âmbito da UFPI que necessite de recursos computacionais de alto desempenho. Os recursos aprovados, R$ 518.452,00 (quinhentos de dezoito mil quatrocentos e cinquenta e dois reais) destinaram-se a construção do prédio com infra-estrutura laboratorial e para instalação dos servidores do núcleo..
Situação: Em andamento; Natureza: Outra.
Alunos envolvidos: Graduação: (10) / Mestrado acadêmico: (20) .

Integrantes: Ivan Saraiva Silva - Coordenador / Andre Castelo Branco Soares - Integrante / Andre Macedo Santana - Integrante / Kelson Romulo Teixeira Aires - Integrante / Pedro de Alcantara dos Santos Neto - Integrante.
Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.


Revisor de periódico


2011 - Atual
Periódico: Analog Integrated Circuits and Signal Processing
2013 - Atual
Periódico: International Journal of Embedded Systems
2014 - Atual
Periódico: Design Automation for Embedded Systems
2014 - Atual
Periódico: Advances in Computer Engineering
2016 - Atual
Periódico: Concurrency and Computation
2017 - Atual
Periódico: JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
2.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica.
3.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Microeletrônica/Especialidade: Concepção Asic.
4.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.


Idiomas


Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
ARAUJO, S. R. F.2017ARAUJO, S. R. F. ; I.S. SILVA . Relato de Experiência Interdisciplinar Usando MIPS. INTERNATIONAL JOURNAL OF COMPUTER ARCHITECTURE EDUCATION, v. 6, p. 52-61, 2017.

2.
Junior, F. C. S.2016Junior, F. C. S. ; SILVA, I. S. . Estudo da Integração de um Array Adaptável em Processadores Multicore. Revista de Sistemas e Computação - RSC, v. 6, p. 74-79, 2016.

3.
Patrocínio, T. S.2015Patrocínio, T. S. ; SILVA, IVAN S. . METHOD TO CLASSIFY PAPERS TO BEGINNING STUDENTS USING NATURAL LANGUAGE PROCESSING: AN EMBEDDED PROCESSOR CASE STUDY. Revista de Sistemas e Computação - RSC, v. 5, p. 82-91, 2015.

4.
SILVA, I. S.2015SILVA, I. S.; Junior, F. C. S. ; Patrocínio, T. S. ; Alves, F. C. L. . Aprendendo na Prática: Relato de Sequência de Atividades Práticas em Iniciação Científica Relacionadas à Arquitetura de Computadores. International Journal of Computer Architecture Education, v. 4, p. 5-8, 2015.

5.
SILVA, I. S.2014SILVA, I. S.; Luz, L. O. ; Nepomuceno, R. S. ; Ferreira, J. C. S . Programação de Processadores Multi-Core: Uma Experiência Educacional Utilizando Plataformas Didáticas Embarcadas em FPGA. International Journal of Computer Architecture Education, v. 3, p. 9-12, 2014.

6.
Lopes, Alba Sandyra Bezerra2012Lopes, Alba Sandyra Bezerra ; Silva, Ivan Saraiva ; AGOSTINI, Luciano Volcan . A Memory Hierarchy Model Based on Data Reuse for Full-Search Motion Estimation on High-Definition Digital Videos. International Journal of Reconfigurable Computing (Print), v. 2012, p. 1-10, 2012.

7.
ARAÚJO, Silvio Roberto Fernandes de2012ARAÚJO, Silvio Roberto Fernandes de ; Silva, Ivan Saraiva . Operating System Support for IPNoSys. CLEI Electronic Journal, v. 15, p. 2-2, 2012.

8.
ARAÚJO, Silvio Roberto Fernandes de2010ARAÚJO, Silvio Roberto Fernandes de ; SILVA, I. S. ; Kreutz, M. E. . Packet-driven General Purpose Instruction Execution on Communication-based Architecture. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 5, p. 53-66, 2010.

9.
ARAUJO, S. R. F.2010ARAUJO, S. R. F. ; SILVA, I. S. ; KREUTZ, M. E. . Packet-driven General Purpose Instruction Execution on Communication-based Architectures. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 5, p. 53-66, 2010.

10.
Fernandes, S.R.2009 Fernandes, S.R. ; Oliveira, B.C. ; Costa, M. ; SILVA, I. S. . Processing while routing: a network-on-chip-based parallel system. IET Computers & Digital Techniques (Print), v. 3, p. 525-538, 2009.

11.
LOPES, ALBA S. B.2008LOPES, ALBA S. B. ; COSTA, MICLÉCIO B. ; PEREIRA, MÔNICA M. ; SILVA, IVAN S. . ESTUDO SOBRE O IMPACTO DOS PROCESSADORES HOSPEDEIROS. Holos (Natal. Online), v. 3, p. 88-95, 2008.

12.
AGOSTINI, Luciano Volcan2007AGOSTINI, Luciano Volcan ; PORTO, Roger Endrigo Carvalho ; SILVA, Thaísa Leal da ; ROSA, Leandro Zanetti Paiva da ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio . Forward and Inverse 2-D DCT Architectures Targeting HDTV for H.264/AVC Video Compression Standard. Latin American Applied Research, Bahía Blanca, v. 37, n.1, p. 11-16, 2007.

13.
AGOSTINI, Luciano Volcan2007 AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Multiplierless and fully pipelined JPEG compression soft IP directed to FPGAs. Microprocessors and Microsystems, v. 31, p. 487-497, 2007.

14.
SILVA, Thaísa Leal da2005SILVA, Thaísa Leal da ; PORTO, Roger Endrigo Carvalho ; SILVA, I. S. ; BAMPI, Sergio ; GÜNTZEL, José Luis Almada ; AGOSTINI, Luciano Volcan . Arquiteturas de Cálculo da FDCT 2-D e da IDCT 2-D para Codecs HDTV no Padrão H.264/AVC. Hífen (Uruguaiana), Uruguaiana, v. 29, n.55/56, p. 129-138, 2005.

15.
SILVA, Thaísa Leal da2005SILVA, Thaísa Leal da ; PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; SILVA, I. S. ; BAMPI, Sergio ; GÜNTZEL, José Luis Almada ; AGOSTINI, Luciano Volcan . Comparison between OCP, PVCI and BVCI Hardware Reuse Interfaces Designed in VHDL and Mapped to FPGAs. Hífen (Uruguaiana), Uruguaiana, v. 29, n.55/56, p. 119-128, 2005.

16.
AGOSTINI, Luciano Volcan2004AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Parallel color space converters for JPEG image compression. Microelectronics and Reliability, v. 44, n.4, p. 697-703, 2004.

17.
RAMOS, K.D. N.2002RAMOS, K.D. N. ; SILVA, I. S. ; BEDREGAL, Benjamin Rene Callejas . PAPÍLIO: Um Algoritmo de Criptografia. Revista do CCEI, Bagé, v. 6, n.10, p. 24-32, 2002.

18.
RAMOS, K.D. N.2000RAMOS, K.D. N. ; SILVA, I. S. . Compressão de Dados Multimídia Através da Decodificação Viterbi e da Codificação Convolucional. Revista do CCEI, Bagé, v. 4, n.6, p. 7-15, 2000.

19.
SILVA, I. S.;Silva, I.S.;Silva, Ivan Saraiva;SILVA, IVAN S.;SILVA, IVAN SARAIVA;Silva, I. S.;SILVA, I.S.;I.S. SILVA2000SILVA, I. S.; CÂNDIDO, N. R. A. . Malha de Interconexão Dinâmica do Tipo Crossbar a 50MHz: Concepção e Implementação. Pesquisa Naval (SDM), Rio de Janeiro, n.13, p. 229-240, 2000.

20.
CÂNDIDO, N. R. A.1997CÂNDIDO, N. R. A. ; SILVA, I. S. . Implementação em Hardware do Neurônio Artificial RAM Radial. Pesquisa Naval (SDM), Rio de Janeiro, n.10, p. 189-198, 1997.

Livros publicados/organizados ou edições
1.
ARAÚJO, Silvio Roberto Fernandes de ; I.S. SILVA . IPNoSys: Integrated Processing NoC System. 1. ed. Beau Bassin: Novas Edições Acadêmicas, 2017. v. 1. 220p .

2.
SILVA, I. S.; RIBAS, R. P. (Org.) ; Plett, C. (Org.) . Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design. 1. ed. New York: ACM, 2009. v. 1. 325p .

3.
Yamin, C. A. (Org.) ; SILVA, I. S. (Org.) ; Navaux, P. O. A. (Org.) . Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho. 1. ed. Porto Alegre: SBC, 2007. v. 1. 178p .

4.
SILVA, I. S.; REIS, André Inácio (Org.) . II Student Forum on Microelectronics. Porto Alegre: Sociedade Brasileira de Computação, 2002. v. 2. 150p .

5.
RIBAS, R. P. (Org.) ; SILVA, I. S. (Org.) . I Students Forum on Microeletronics. 1. ed. porto Alegre: Sociedade Brasileira de Computação - SBC, 2001. v. 1. 140p .

6.
ALVES, V. C. (Org.) ; LUBASZEWSKI, M. (Org.) ; SILVA, I. S. (Org.) . SBCCI99 XII Symposium on Integrated Circuits and Systems Design. 1. ed. Los Alamitos: IEEE Computer Society, 1999. v. 1. 251p .

Capítulos de livros publicados
1.
ARAUJO, S. R. F. ; SILVA, I. S. . Programação paralela utilizando o modelo IPNoSys. In: Ricardo de Andrade Lira Rabelo; José Valdemir dos Reis Junior. (Org.). Anais II Escola Regional de Informática do Piauí. 1ed.Porto Alegre: SBC, 2016, v. 1, p. 135-166.

2.
SILVA, I. S.. Experimentando Arquiteturas Multicore Reconfiguráveis em Dispositivos Programáveis: Um Guia Prático Introdutório. In: Raimundo Santos Moura; Harilton S. Araújo; José Valdemir dos Reis Júnior. (Org.). Livro de Minicursos - Texto. 1ed.Teresina: SBC, 2015, v. 1, p. 71-118.

3.
RAMOS, K.D. N. ; RIBEIRO, Cláudia Maria Fernandes Araújo ; MOREIRA, Anamaria Martins ; SILVA, I. S. . A Formal Approach for Network-on-Chip Design. In: Ben A. Abderazek. (Org.). Multicore Systems on Chips. 1ed.Kerala: Research Sighpost, 2008, v. 1, p. 141-162.

4.
CARVALHO, Milano ; BRITO, André ; ARAÚJO, Silvio Roberto Fernandes de ; GIRÃO, Gustavo ; PEREIRA, Monica Magalhães ; SILVA, I. S. . Estimação de Movimento em Hardware para o Projeto SBTVD Utilizando o Algoritmo de Busca Completa. In: Anamaria Martins Moreira; Umberto Souza da Costa. (Org.). IV Workshop Técnico Científico do DIMAp. 1ed.Natal: EDUFRN, 2005, v. 1, p. 36-47.

5.
PEREIRA, Monica Magalhães ; ARAÚJO, Silvio Roberto Fernandes de ; GIRÃO, Gustavo ; SILVA, I. S. . Projeto e Implementação de um Multiplexador de Transport Streams com Suporte a HDTV. In: Anamaria Martins Moreira; Umberto Souza da Costa. (Org.). IV Workshop Técnico Científico do DIMAp. 1ed.Natal: EDUFRN, 2005, v. 1, p. 48-59.

6.
REGO, Rodrigo Soares de Lima Sá ; SILVA, I. S. . A low-Cost High-Performance Network-on-Chip. In: Anamaria Martins Moreira; Umberto Souza da Costa. (Org.). IV Workshop Técnico Científico do DIMAp. 1ed.Natal: EDUFRN, 2005, v. 1, p. 60-71.

7.
de Araújo, Frederiko Stenio ; Ramos, Karla Darlene Nempomuceno ; Bedregal, Benjamín René Callejas ; Silva, Ivan Saraiva . Papílio Cryptography Algorithm. Lecture Notes in Computer Science. 1ed.: Springer Berlin Heidelberg, 2004, v. , p. 928-933.

8.
Boschetti, Marcos R. ; BAMPI, Sergio ; SILVA, IVAN S. . Throughput and Reconfiguration Time Trade-Offs: From Static to Dynamic Reconfiguration in Dedicated Image Filters. Lecture Notes in Computer Science. 1ed.: Springer Berlin Heidelberg, 2004, v. , p. 474-483.

9.
SILVA, I. S.. Arquiteturas Reconfiguráveis: Teoria e Prática. In: Ricardo Augusto da Luz Reis; André Luiz Aita; João Batista dos Santos Martins; Cesar Ramos Rodrigues. (Org.). III Escola de Microeletrônica da SBC-Sul. 01ed.Porto Alegre: Sociedade Brasileira de Computação, 2001, v. 01, p. 161-186.

10.
ARCHAMBAUD, D. ; SILVA, I. S. ; PENNE, J. . SYSTOLIC IMPLEMENTATION OF SMITH AND WATERMAN ALGORITHM ON A SIMD COPROCESSOR. In: MOONEN, M.; CATTHOOR, F.. (Org.). ALGORITHMS AND PARALLEL VLSI ARCHITECTURES. AMSTERDAN: ELSEVIER, 1994, v. , p. 155-166.

Textos em jornais de notícias/revistas
1.
CORRÊA, E. F. ; SILVA, I. S. . Extreme Linux: Novas Perspectivas à Pesquisa e ao Ensino de Computação Paralela. Tecnologia e Informação, Natal, , v. 1, p. 45 - 52, 10 nov. 1999.

2.
SILVA, I. S.; SOUSA, Galileu Batista de . Merced Vem Aí. RN Econômico 360, Natal, , v. 455, p. 34 - 35, 30 jul. 1997.

3.
SILVA, I. S.; SOUSA, Galileu Batista de . É de Pequenino . . .. RN Econômico 360, Natal, , v. 453, p. 38 - 38, 16 jul. 1997.

4.
SILVA, I. S.; SOUSA, Galileu Batista de . A Nova Cartada do Unix. RN Econômico 360, Natal, , v. 451, p. 38 - 39, 02 jul. 1997.

5.
SILVA, I. S.; SOUSA, Galileu Batista de . Onde estão as Lebres. RN Econômico, Natal, , v. 449, p. 38 - 38, 18 jun. 1997.

6.
SILVA, I. S.; SOUSA, Galileu Batista de . Duas Cabeças . . .. RN Econômico 360, Natal, , v. 447, p. 39 - 39, 04 jun. 1997.

7.
SILVA, I. S.; SOUSA, Galileu Batista de . Gato ou Lebre?. RN Econômico 360, Natal, , v. 360, p. 38 - 38, 23 abr. 1997.

Trabalhos completos publicados em anais de congressos
1.
DE SOUSA, JOSELITO MENDES ; DE SALES SANTOS, RONEY LIRA ; LOPES, LUCAS ARAUJO ; MACHADO, VINICIUS PONTE ; Silva, Ivan Saraiva . Automatic labelling of clusters with discrete and continuous data using supervised machine learning. In: 2016 35th International Conference of the Chilean Computer Science Society (SCCC), 2016, Valparaíso. 2016 35th International Conference of the Chilean Computer Science Society (SCCC), 2016. p. 1-10.

2.
Junior, F. C. S. ; SILVA, IVAN SARAIVA . Proposal and validation of an adaptable array for multi-core processors. In: XLII Latin American Computing Conference (CLEI), 2016, Valparaiso. 2016 XLII Latin American Computing Conference (CLEI), 2016. p. 1-7.

3.
Nepomuceno, R. S. ; Ferreira, J. C. S ; Luz, L. O. ; SILVA, I. S. . Uma Plataforma Multicore Compatível com o Modelo de Programação OpenCL. In: Iberchip Workshop, 2015, Montevideu. XXI Iberchip Workshop, 2015. v. XXI. p. 12-15.

4.
SOARES, THIAGO R. B. S. ; Silva, Ivan Saraiva ; FERNANDES, SILVIO R. . IPNoSys II. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. New York: ACM Press, 2015. p. 1.

5.
Silva, Ivan Saraiva; SEGUNDO, HILDEBRANDO . Scratchpad memory management using data-prefetching. In: 2015 XLI Latin American Computing Conference (CLEI), 2015, Arequipa. 2015 Latin American Computing Conference (CLEI), 2015. p. 1-7.

6.
NEPOMUCENO, RAMON S. ; SANTOS, JONATAS C. ; LUZ, LAYSSON O. ; SILVA, IVAN S. . An OpenCL-Compliant Multi-core Platform and Its Companion Compiler. In: 2015 Brazilian Symposium on Computing Systems Engineering (SBESC), 2015, Foz do Iguacu. 2015 Brazilian Symposium on Computing Systems Engineering (SBESC). p. 116-121.

7.
SIQUEIRA, HADLEY M. ; CORREA, EDGARD F. ; SILVA, I. S. ; KREUTZ, MARCIO E. ; PEREIRA, Monica Magalhães . A VLIW Architecture with Memory Optimization. In: Workshop Iberchip, 2014, Santiago. Proceedings of XX Worksop Iberchip, 2014. v. XX. p. 30-36.

8.
Junior, F. C. S. ; SILVA, I. S. ; Luz, L. O. ; Nepomuceno, R. S. . DESIGNING A COMPLETE PIPELINED DATAPATH TO MIPS ISA: LEARNING IN PRATICE. In: Microelectronics Students Forum, 2014, Aracajú. Microelectronics Students Forum 2014. São Paulo: Sociedade Brasileira de Microeletrônica, 2014. v. 14.

9.
CASILLO, Leonardo Augusto ; SILVA, I. S. . Reconfigurando e selecionando conjuntos de instruções em uma arquitetura microprogramada. In: Workshop em Sistemas Computacionais de Alto Desempenho, 2013, Porto de Galinhas. XIV Workshop em Sistemas Computacionais de Alto Desempenho, 2013. v. XIV. p. 52-59.

10.
Silva, Ivan Saraiva; NEPOMUCENO, RAMON ; MAFUTA, TACKYSS ; CARVALHO, EEUGENIO S. . uVMP: Virtualizable multi-core platform. In: 2012 XXXVIII Conferencia Latinoamericana En Informatica (CLEI), 2012, Medellin. 2012 XXXVIII Conferencia Latinoamericana En Informatica (CLEI). p. 1-6.

11.
Lopes, A. S. B. ; SILVA, I. S. ; AGOSTINI, L. V. . A high performance and low memory bandwidth architecture for motion estimation targeting high definition digital videos. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. v. 1. p. 1-6.

12.
CASILLO, L. A. ; SILVA, I. S. . Adapting a low complexity datapath to MIPS-1. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. v. 1. p. 1-6.

13.
CASILLO, Leonardo Augusto ; Silva, Ivan Saraiva . A Methodology to Adapt Data Path Architectures to a MIPS-1 Model. In: 2012 Brazilian Symposium on Computing System Engineering (SBESC), 2012, Natal. 2012 Brazilian Symposium on Computing System Engineering. v. 1. p. 172-177.

14.
Luz, L. O. ; SILVA, I. S. ; SOARES, T. R. B. S. . MARISCO: A MULTI-CORE PLATFORM. In: Microelectronics Students Forum, 2012, Brasília. Microelectronics Students Forum 2012. São Paulo: Sociedade Brasileira de Microeletrônica, 2012. v. 12.

15.
SILVA, I. S.; ARAÚJO, Silvio Roberto Fernandes de ; CASILLO, Leonardo Augusto . ZONA ? An adaptable NoC-based multiprocessor addressed to education on system-on-chip design. In: IEEE International Conference on Microelectronic System Education, 2011, San Diego. IEEE International Conference on Microelectronic System Education. New York: IEEE Press, 2011. v. 1. p. 108-111.

16.
Lopes, A. S. B. ; SILVA, I. S. ; AGOSTINI, Luciano Volcan . An efficient memory hierarchy for full search motion estimation on high definition digital videos. In: Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa. Proceedings of the 24th Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 131-136.

17.
ARAÚJO, Silvio Roberto Fernandes de ; SILVA, I. S. ; VERAS, R. M. S. . I/O Management and Task Scheduler on Packet-Drive General Purpose Architecture. In: CLEI 2011 - Conferencia Latinoamericana de Informática, 2011, Quito. XXXVII Conferencia Latinoamericana de Informática, 2011. v. 1. p. 1284-1295.

18.
SIQUEIRA, HADLEY M. ; SILVA, IVAN S. ; KREUTZ, MARCIO E. ; CORREA, EDGARD F. . DDR SDRAM Memory Controller for Digital TV Decoders. In: 2011 Brazilian Symposium on Computing System Engineering (SBESC), 2011, Florianopolis. 2011 Brazilian Symposium on Computing System Engineering, 2011. v. 1. p. 78-82.

19.
Lopes, A. S. B. ; SILVA, I. S. . Avaliação do Custo de Comunicação com a Memória Externa de uma Arquitetura em Hardware para Estimação de Movimento H.264 (ISSN 2177-496X). In: Workshop de Sistemas Embarcados, 2010, Gramado. I workshop de Sistemas Embarcados. Porto Alegre: SBC, 2010. v. 1. p. 35-46.

20.
Santos, J. A. G. ; SILVA, I. S. . Arquitetura Hardware/Software de um núcleo NCAP Segundo o Padraão IEEE 1451.1: Uma Prova de Conceito. In: Worshop de Sistemas Embarcados, 2010, Porto Alegre. I Workshop de Sistemas Embarcado. Porto Alegre: SBC, 2010. v. 1. p. 47-56.

21.
OLIVEIRA, Bruno Cruz ; SILVA, I. S. . Comparação de Modelos de Memória para Plataformas MPSoC Usando SystemC. In: Workshop de Sistemas Embarcados, 2010, Porto Alegre. I Woekshop de Sistemas Embarcados. Porto Alegre: SBC, 2010. v. 1. p. 59-68.

22.
Oliveira, T. F. ; SILVA, I. S. ; OLIVEIRA, Bruno Cruz . An Educational NoC-based MP-SoC Reconfigurable Platform Targeted to FPGA Implementation. In: Workshop Iberchip, 2010, Foz do Iguaçu. 16th Workshop Iberchip. Porto Alegre: SBC, 2010. v. 1. p. 99-104.

23.
SILVA, I. S.; OLIVEIRA, Bruno Cruz ; GIRÃO, Gustavo . Cache Alternatives Concerning Cache Coherence in NoC-based MPSoC Platform. In: IEEE Latin American Symposium on Circuits and Systems, 2010, Foz do Iguaçú. 1st IEEE Latin American Symposium on Circuits and Systems. New York: IEEE Press, 2010. v. 1. p. 196-199.

24.
OLIVEIRA, Bruno Cruz ; KREUTZ, MÁRCIO EDUARDO ; CORRÊA, EDGARD DE FARIA ; Silva, Ivan Saraiva . Exploring memory organization in virtual MP-SoC platforms. In: the 23rd symposium, 2010, São Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI '10. New York: ACM Press. v. 1. p. 79-84.

25.
ARAÚJO, Silvio Roberto Fernandes de ; OLIVEIRA, Bruno Cruz ; SILVA, I. S. . Using NoC routers as processing elements. In: Symposium on Integrated Circuits and System Design, 2009, Natal. Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes. New York: ACM, 2009. p. 147-152.

26.
ARAÚJO, Silvio Roberto Fernandes de ; OLIVEIRA, Bruno Cruz ; Costa, M. ; SILVA, I. S. . IPNoSys: uma nova arquitetura paralela baseada em redes em chip. In: Simpósio em Sistemas Computacionais WSCAD-SSC 2008, 2008, Campo Grande. Proceedings of IX Simpósio em Sistemas Computacionais WSCAD-SSC 2008. Porto Alegre: SBC, 2008. p. 53-60.

27.
GIRÃO, Gustavo ; OLIVEIRA, Bruno Cruz ; REGO, Rodrigo Soares de Lima Sá ; SILVA, I. S. . Design and Performance Evaluation of a Cache Consistent NOC-Based. In: Workshop IBERCHIP, 2007, Lima. XIII Workshop IBERCHIP, 2007. v. 1. p. 38-41.

28.
PEREIRA, MONICA MAGALHAES ; DE OLIVEIRA, BRUNO CRUZ ; Silva, Ivan Saraiva . RoSA. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. v. 1. p. 159-164.

29.
GIRÃO, Gustavo ; DE OLIVEIRA, BRUNO CRUZ ; SOARES, RODRIGO ; Silva, Ivan Saraiva . Cache coherency communication cost in a NoC-based MPSoC platform. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. v. 1. p. 288-293.

30.
GIRÃO, Gustavo ; OLIVEIRA, Bruno Cruz ; REGO, Rodrigo Soares de Lima Sá ; SILVA, I. S. . Investigação do Uso de Caches com Suporte a Coerência de Dados em Plataformas MPSoC. In: Simpósio em Sistemas Computacionais, 2007, Gramado. Proceedings of VIII Simpósio em Sistemas Computacionais. Porto Alegre: SBC, 2007. p. 35-42.

31.
PORTO, Roger Endrigo Carvalho ; PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; GÜNTZEL, José Luis Almada ; BAMPI, Sergio ; SILVA, I. S. ; AGOSTINI, Luciano Volcan . Forward and Inverse 2-D DCT Architectures for H.264/AVC Video Compression Directed to HDTV. In: Southern Conference on Programmable Logic, 2006, Mar del Plata. II Southern Conference on Programmable Logic, 2006. v. 1. p. 211-216.

32.
MEDEIROS JUNIOR, Manoel Firmino de ; SILVA, I. S. ; OLIVEIRA, José Alberto Nicolau ; MENDONÇA JÚNIOR, Jânio . A System to Simulate the Behavior of Distribution Systems Voltage Regulators with Embedded Software IP Core Control. In: IEEE PES Transmission and Distribution, 2006, Caracas. 2006 IEEE PES Transmission and Distribution Conference and Exposition. Los Alamitos: IEEE Press, 2006. v. 1. p. 1-5.

33.
AGOSTINI, LUCIANO ; PORTO, ROGER ; BAMPI, Sergio ; ROSA, LEANDRO ; GÜNTZEL, JOSÉ ; Silva, Ivan Saraiva . High throughput architecture for H.264/AVC forward transforms block. In: the 16th ACM Great Lakes symposium, 2006, Philadelphia. Proceedings of the 16th ACM Great Lakes symposium on VLSI - GLSVLSI '06. v. 1. p. 320-324.

34.
AGOSTINI, L. ; PORTO, R. ; GUINTZEL, J. ; Silva, I.S. ; BAMPI, S. . High Throughput Multitransform and Multiparallelism IP for H.264/AVC Video Compression Standard. In: 2006 IEEE International Symposium on Circuits and Systems, 2006, Island of Kos. 2006 IEEE International Symposium on Circuits and Systems. v. 1. p. 5419-238.

35.
SILVA, Thaísa Leal da ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Arquitetura de Hardware Dedicada para a Decodificação Exp-Golomb do Padrão H.264 de Compressão de Vídeo. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 101-110.

36.
PORTO, Roger Endrigo Carvalho ; SILVA, Thaísa Leal da ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Exploração no Espaço de Projeto da Hadamard 4x4 Direta do Padrão de Compressão de Vídeo H.264/AVC. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 203-210.

37.
PORTO, Marcelo Schiavon ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Investigação de Algorítmos e Proposta Arquitetural para a Estimação de Movimento Direcionada à Vídeos de Alta Resolução. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 312-319.

38.
AGOSTINI, Luciano Volcan ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio . Arquitetura Multi-Transformada de Alto Desempenho com Paralelismo Programável e Direcionada para o Padrão de Compressão de Vídeo H.264/AVC. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 330-339.

39.
PORTO, Marcelo Schiavon ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Quantização Direta e Inversa de Alta Performance para a Compressão de Vídeo H.264/AVC Direcionada para HDTV. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 340-349.

40.
ROSA, Leandro Zanetti Paiva da ; SILVA, Thaísa Leal da ; PORTO, Roger Endrigo Carvalho ; GÜNTZEL, José Luis Almada ; SILVA, I. S. ; BAMPI, Sergio ; AGOSTINI, Luciano Volcan . Projeto de Arquiteturas Síncronas e de Alto Desempenho para os Blocos das Transformadas Diretas e Inversas da Compressão H.264/AVC. In: XII Workshop IBERCHIP, 2006, San Jose. XII Workshop IBERCHIP, 2006. v. 1. p. 350-359.

41.
RAMOS, K.D. N. ; Ribeiro, C. F. A. ; MOREIRA, Anamaria Martins ; SILVA, I. S. . A Formal Approach for Network-on-chip Design. In: The International Workshop on System-On-Chip, 2006, Yogyakarta. The International Workshop on System-On-Chip, 2006. v. 1. p. 347-358.

42.
GIRÃO, Gustavo ; ARAÚJO, Silvio Roberto Fernandes de ; PEREIRA, Monica Magalhães ; SILVA, I. S. . Implementation of a HDTV transport stream multiplexer based on ITU-T H.222.0 recommendation. In: Brazilian Symposium on Multimedia and the Web, 2005, Pocos de Caldas. 11th Brazilian Symposium on Multimedia and the Web. New York: ACM Press, 2005. v. 125. p. 1-10.

43.
PORTO, Marcelo Schiavon ; SILVA, Thaísa Leal da ; PORTO, Roger Endrigo Carvalho ; AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Design Space Exploration on the H.264 4×4 Hadamard Transform. In: Norchip, 2005, Oulu. 23rd Norchip Conference. Piscataway: IEEE CS Press, 2005. p. 1-2.

44.
AZEVEDO FILHO, Arnaldo Pereira de ; AGOSTINI, Luciano Volcan ; WAGNER, Flavio Rech ; BAMPI, Sergio ; REGO, Rodrigo Soares de Lima Sá ; SILVA, I. S. . Accelerating a multiprocessor reconfigurable architecture with pipelined VLIW units. In: Rapid System Prototyping, 2005, Montreal. 16th IEEE International Workshop on Rapid System Prototyping. Piscataway: IEEE CS Press, 2005. p. 255-258.

45.
AGOSTINI, L.V. ; PORTO, R.C. ; BAMPI, S. ; Silva, I.S. . A FPGA Based Design of a Multiplierless and Fully Pipelined JPEG Compressor. In: 8th Euromicro Conference on Digital System Design (DSD'05), 2005, Porto. 8th Euromicro Conference on Digital System Design (DSD'05). p. 210-213.

46.
CASILLO, Leonardo Augusto ; LIMA, Linária Mairla Pinheiro de ; SOUSA, Galileu Batista de ; SILVA, I. S. . Projeto e Implementação em FPGA de um Processador com Conjunto de Instrução Reconfigurável. In: Workshop IBERCHIP, 2005, Salvador. X Workshop Iberchip, 2005. v. 1. p. 114-117.

47.
ARAÚJO, Silvio Roberto Fernandes de ; PEREIRA, Monica Magalhães ; GIRÃO, Gustavo ; SILVA, I. S. . Projeto e desenvolvimento de um multiplexador de Transport Stream baseado na Recomendação ITU-T H.222.0. In: Workshop Iberchip, 2005, Salvador. XI Workshop Iberchip, 2005. v. 1. p. 243-246.

48.
AGOSTINI, Luciano Volcan ; SILVA, Sandro Vilela da ; SILVA, I. S. ; BAMPI, Sergio . Soft and Hard IP Design of a Multiplierless and Fully Pipelined 2-D DCT. In: International Conference on Very Large Scale Integration, 2005, Perth. 13TH IFIP International Conference on Very Large Scale Integration, 2005. v. 1. p. 101-108.

49.
DANTAS, A. M. ; PEREIRA, Monica Magalhães ; SILVA, I. S. ; CARRO, Luigi . Estimação e Cálculo de Potência no Início do Fluxo de Projeto Usando SystemC. In: Workshop IBERCHIP, 2004, Cartagera. X Workshop IBERCHIP, 2004. v. 1. p. 24-30.

50.
RAMOS, K.D. N. ; CÂNDIDO, N. R. A. ; CASILLO, Leonardo Augusto ; AUGUSTO, Antonio ; OLIVEIRA, José Alberto Nicolau ; SILVA, I. S. . Projeto Baseado em Reuso: Implementação de um IP de Processador Didático em FPGA com Interface OCP. In: Workshop IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004. v. 1. p. 60-66.

51.
ARAÚJO, Silvio Roberto Fernandes de ; CASILLO, Leonardo Augusto ; SILVA, I. S. ; CARRO, Luigi . Implementação ASIP de um Compressor JPEG Usando Ferramentas de Projeto em Níveis Altos de Abstração. In: Workshop IBERCHIP, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 72-78.

52.
REGO, Rodrigo Soares de Lima Sá ; AZEVEDO FILHO, Arnaldo Pereira de ; SILVA, I. S. . A Case-Study of Communication in a Reconfigurable Architecture: The X4CP32´s Communication Buffer. In: Workshop IBERCHIP, 2004, Cartagena. X Workshop Iberchip, 2004.

53.
AUGUSTO, Antonio ; DEHARBE, David ; SILVA, I. S. ; CARRO, Luigi . Considerações Sobre Especificação e Verificação Formal de Sistemas Embarcados Utilizando JML. In: workshop IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004. v. 1. p. 90-96.

54.
BOSCHETTI, M.R. ; Silva, I.S. ; BAMPI, S. . A run-time reconfigurable datapath architecture for image processing applications. In: Design, Automation and Test in Europe Conference and Exhibition, 2004, Paris. Proceedings Design, Automation and Test in Europe Conference and Exhibition. v. 3. p. 242-247.

55.
BOSCHETTI, Marcos Rafael ; BAMPI, Sergio ; SILVA, I. S. . Throughput and Reconfiguration Time Trade-offs: From Static to Dynamic Reconfiguration in Dedicated Image Filters. In: Field Programmable Logic and Application, 2004, Leuven. Lecture Notes in Computer Science (LNCS) series. Berlin: Springer Verlag's, 2004. v. 3203. p. 474-483.

56.
ARAÚJO, F. S. de ; RAMOS, K.D. N. ; BEDREGAL, Benjamin Rene Callejas ; SILVA, I. S. . Papílio Cryptography Algorithm. In: International Symposium on Computational and Information Sciences, 2004, Shanghai. Lecture Notes in Computer Science (LNCS) series. Berlin: Springer-Verlag's, 2004. v. 3314. p. 928-933.

57.
SOARES, RODRIGO ; Silva, Ivan Saraiva ; AZEVEDO, ARNALDO . When reconfigurable architecture meets network-on-chip. In: the 17th symposium, 2004, Pernambuco. Proceedings of the 17th symposium on Integrated circuits and system design - SBCCI '04. New York: ACM Press. p. 216-221.

58.
AZEVEDO FILHO, Arnaldo Pereira de ; REGO, Rodrigo Soares de Lima Sá ; SILVA, I. S. . Implementação da DCT 2D em Arquiteturas Reconfiguráveis Utilizando a X4CP32. In: Workshop IBERHIP, 2003, Cuba. IX Workshop IBERHIP, 2003. v. 1. p. 12-18.

59.
AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Conversor de Espaço de Cores Paralelo para a Compressão de Imagens JPEG. In: Workshop IBERCHIP, 2003, Cuba. IX Workshop IBERCHIP, 2003. v. 1. p. 70-76.

60.
SOARES, R. ; AZEVEDO, A. ; Silva, I.S. . X4CP32: a coarse grain general purpose reconfigurable microprocessor. In: International Parallel and Distributed Processing Symposium (IPDPS 2003), 2003, Nice. Proceedings International Parallel and Distributed Processing Symposium. p. 8-178.

61.
AZEVEDO, A. ; SOARES, R. ; Silva, I.S. . A new hybrid parallel/reconfigurable architecture: the X4CP32. In: 16th Symposium on Integrated Circuits and Systems Design. SBCCI 2003, 2003, Sao Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. SBCCI 2003. Proceedings.. v. 1. p. 225-230.

62.
SOARES, R. ; AZEVEDO, A. ; Silva, I.S. . X4CP32: a new parallel/reconfigurable general-purpose processor. In: 15th Symposium on Computer Architecture and High Performance Computing, 2003, Sao Paulo. Proceedings. 15th Symposium on Computer Architecture and High Performance Computing. v. 1. p. 260-268.

63.
AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Projeto de Arquitetura de Codificador de Entropia para a Compressão JPEG de Imagens em Tons de Cinza. In: Workshop IBERCHIP, 2002, Guadalajara. VIII Workshop IBERCHIP, 2002. v. 1. p. 80-86.

64.
BOSCHETTI, M.R. ; ADARIO, A.M.S. ; Silva, I.S. ; BAMPI, S. . Techniques and mechanisms for dynamic reconfiguration in an image processor. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. Proceedings. 15th Symposium on Integrated Circuits and Systems Design. p. 177-182.

65.
AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Pipelined Entropy Coders for JPEG Compression. In: Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 2002. p. 203-208.

66.
SILVA, I. S.; FIGUEIRA, H. G. A. ; CORRÊA, E. F. ; SILVA, K. M. T. . F@MILIA: Uma Plataforma Aberta para Gerenciamento de Atividades de Saúde Publica da Família. In: Workshop de Informática Aplicada à Saúde, 2002, Itajaí. Congresso Brasileiro de Computação, 2002. v. 1. p. 1-16.

67.
AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . Entropy Coder for JPEG Compression of Gray Scale Images. In: SIM2002 - 17th South Symposium on Microeletronics, 2002, Canela. Proceedings of 17th South Symposium on Microeletronics. Porto Alegre: Sociedade Brasileira de Computação, 2002. v. 1. p. 91-96.

68.
CORRÊA, E. F. ; FIGUEIRA, H. G. A. ; SILVA, I. S. ; SILVA, K. M. T. . Plataforma F@MILIA: Software Livre para o Programa de Saúde da Família. In: Workshop sobre Software Livre, 2001, Porto Alegre. II Workshop sobre Software Livre, 2001. p. 17-20.

69.
AGOSTINI, Luciano Volcan ; SILVA, I. S. ; BAMPI, Sergio . 2-D DCT Architecture for Image Compression. In: Microelectronics Seminar, 2001, Santa Maria. XVI Microelectronics Seminar. Porto Alegre: UFRGS, 2001. p. 17-22.

70.
MATTOS, J. C. B. ; KRAPF, R. C. ; CARRO, Luigi ; SILVA, I. S. . PowerOptimization by Memory Access Reduction in FentoJava Microcontroller. In: Microelectronics Seminar, 2001, Santa Maria. XVI Microelectronics Seminar. Porto Alegre: UFRGS, 2001. p. 113-116.

71.
AGOSTINI, L.V. ; Silva, I.S. ; BAMPI, S. . Pipelined fast 2D DCT architecture for JPEG image compression. In: SBCCI 2001 XIV Symposium on Integrated Circuits and Systems Design, 2001, Pirenópolis. SBCCI 2001 - XIV Symposium on Integrated Circuits and Systems Design. v. 1. p. 226-231.

72.
SILVA, I. S.; CÂNDIDO, N. R. A. . Arquitetura de Computadores e Paralelismo. In: I Escola de Informática da SBC - Edição Nordeste, 1997, Recife. EINE'97, 1997. v. 1. p. 126-142.

73.
SILVA, I. S.; SOUSA, Galileu Batista de . Estratégia de Formação de Grupo de Ensinp/Pesquisa em Arquitetura e Microeletronica em Instituição Emergente. In: Segundo Coloquio Franco-brasileiro em Microeletrônica, 1996, RIO DE JANEIRO - BRASIL. Segundo Coloquio Franco-brasileiro em Microeletrônica, 1996. v. 1. p. 59-62.

74.
Silva, I.S.; WINCKEL, L. . Implementing a development environment for the Rapid-2 accelerating board. In: TwentySeventh Southeastern Symposium on System Theory, 1995, Starkville. Proceedings of the Twenty-Seventh Southeastern Symposium on System Theory. v. 1. p. 417-421.

75.
SILVA, I. S.; ARCHAMBAUD, D. . Medida de Similaridade na Comparação de Sequências de Aminiácidos: Uma Solução Hardware. In: XIV Congresso da Sociedade Brasileira de Computação, 1994, CAXAMBU. XXI Seminário Integrado de Software e Hardware, 1994. v. 1. p. 33-44.

76.
ARCHAMBAUD, D. ; SILVA, I. S. . Communication and Performance Trade-Offs in a Systolic Machine. In: VI Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1994, CAXAMBU - MINAS GERAIS - BRASI. VI SIMPÓSIO BRASILEIRO DE ARQUITETURA DE COMPUTADORES E PROCESSAMENTO DE ALTO DESEMPENHO, 1994. p. 317-328.

77.
ARCHAMBAUD, D. ; SILVA, I. S. . Une Solution VLSI aux Problemes de Comparaison de Sequences Genetiques. In: Journes des Jeunées Chercheurs en Architecture de Machines et Systemes, 1994, MONASTIR - TUNISIA. JOURNES DES JEUNES CHERCHEURS EN ARCHITECTURE DE MACHINES ET SYSTEMES, 1994. v. 1. p. 191-200.

78.
SILVA, I. S.; FAUDEMAY, P. . A Massively Parallel, Paginated and set-Associative Circuit for Object-Oriented Applications. In: VIII Congresso da Sociedade Brasileira de Microeletrônica, 1993, CAMPINAS. VIII CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRONICA, 1993. p. 14-19.

79.
SILVA, I. S.; GIORDANO, O. ; GIOZZA, W. F. . Circuito Integrado para Interface de Comunicação com Integração de Voz e Dados em redes Locais de Computadores. In: Simpósio Brasileiro de redes de Computadores, 1990, CAMPINAS. SIMPOSIO BRASILEIRO DE REDES DE COMPUTADORES, 1990.

Resumos publicados em anais de congressos
1.
PEREIRA, Monica Magalhães ; ARAÚJO, Silvio Roberto Fernandes de ; OLIVEIRA, Bruno Cruz ; SILVA, I. S. . Using Traditional Loop Unrolling to Fit Application on a New Hybrid Reconfigurable Architecture. In: Symposium on Applied Computing, 2008, Fortaleza. Proceedings of the 2008 ACM symposium on Applied computing. New York: Association for Computing Machinery, 2008. v. 1. p. 1552-1553.

2.
SERRA, T. G. ; SILVA, I. S. ; SOUSA, Galileu Batista de . MEPA: Arquitetura Educacional para xecução em Pascal. In: IX Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997, Campos do Jordão. IX Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997. v. 1. p. 557-560.

3.
LAI, H. ; SILVA, I. S. . Arquitetura PRAM: Estudo de Viabilidade. In: IX Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997, Campos do Jordão. IX Simpósio Brasileiro de Arquitetura de Computadores e Processamento de Alto Desempenho, 1997. v. 1. p. 561-564.

4.
CÂNDIDO, N. R. A. ; SILVA, I. S. ; CANUTO, A. M. P. . RAM Radial: Um Modelo Arquitetural. In: III Simposio Brasileiro de Redes Neurais, 1996, Recife. III Simpósio Brasileiro de Redes Neurais, 1996. v. 1. p. 300-300.

5.
ARCHAMBAUD, D. ; SILVA, I. S. ; PENNE, J. . Systolic Implementation of Smith and Waterman Algorithm on a SIMD Coprocessor. In: 3RD International Workshop on Algorithm and Parallel VLSI Architecture, 1994, LEUVEN. 3rd International Workshop on Algorithms and Parallel VLSI Architecture - Book of Abstracts, 1994. p. 14-14.

6.
FAUDEMAY, P. ; GREINER, A. ; ARCHAMBAUD, D. ; DROMARD, F. ; PENNE, J. ; WINCKEL, L. ; SILVA, I. S. . RAPID-2 une Architecture Massivement Associative Programable. In: Journees Architecture Nouveles de Machines, 1994, LYON, 1994.


Produção técnica
Programas de computador sem registro
1.
SILVA, I. S.; Junior, F. C. S. . (Registro solicitado ao NINTEC em 23/01/2017) Didactic Processor for Computer Architecture Education. 2017.

2.
SILVA, I. S.; Nepomuceno, R. S. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma METAL. 2017.

3.
SILVA, I. S.; Ferreira, J. C. S . (Registro solicitado ao NINTEC em 23/01/2017) Bibliotecas OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2017.

4.
SILVA, I. S.; Luz, L. O. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma ArachNoC. 2017.

5.
Carvalho, E. S. ; SILVA, I. S. . uVMP-A&A - UFPI's Virtualizable Platform -Assembly & Assemblr. 2013.

6.
SOARES, T. R. B. S. ; SILVA, I. S. . IPNoSys II Packet Generator. 2013.

7.
SILVA, I. S.; Nepomuceno, R. S. ; Luz, L. O. . Simulador Sintetizável do Microprocessador MIPS 32 BITS. 2012.

8.
SILVA, I. S.; Carvalho, E. S. . Ambiente de Desenvolvimento e Geração de Código para Processador Embarcado Multi-Core. 2012.

9.
SILVA, I. S.; Nepomuceno, R. S. ; Segundo, M. C .C. ; Luz, L. O. . Simulador Sintetizável em Linguagem VHDL de Processdor Multi-core de 16 bits. 2011.

10.
SILVA, I. S.; CORRÊA, E. F. ; FIGUEIRA, H. G. A. ; SILVA, K. M. T. . Plataforma F@MILIA. 2000.

11.
SILVA, I. S.; ARUEIRA, E. S. ; SANTOS, E. T. P. ; CARVALHO, F. . SIC/XE Emulador Pro v1.0. 1999.

12.
SILVA, I. S.; SANTOS, A. C. DOS . SAM - Sistema de Automação do Mestrado. 1999.

Trabalhos técnicos
1.
SILVA, I. S.; ARCHAMBAUD, D. ; PENNE, J. . Calcul de Similarité pour la Comparaison des Séquences d'acides Aminés: Une Solution VLSI. 1994.


Demais tipos de produção técnica
1.
Silva, Ivan Saraiva. Arquiteturas de Computadores. 2013. .

2.
SILVA, I. S.. Arquitetura de Processadores com Conjunto de Instrução Reconfigurável. 2006. .

3.
SILVA, I. S.. 14th Field-Programmable Logic and its Applications. 2004. (Revisor de artigos para Congresso).

4.
SILVA, I. S.. 17 Symposium on Integrated Circuits and Systems Design. 2004. (Membro de Comitê de Programa).

5.
SILVA, I. S.. Simposio Brasileiro de Engenharia de Software. 2004. (Revisor de artigos para Congresso).

6.
SILVA, I. S.. Workshop em Sistemas Computacionais de Alto Desempenho. 2004. (Membro de Comitê de Programa).

7.
SILVA, I. S.. Arquiteturas Reconfiguráveis: Teoria e Prática. 2001. .

8.
SILVA, I. S.; CÂNDIDO, N. R. A. . Arquitetura de Computadores e Paralelismo. 1997. .

Demais trabalhos
1.
SILVA, I. S.. Sistema Operacional Solaris - Administração. 1998 (Curso de Treinamento) .

2.
SILVA, I. S.. Programação Shell. 1998 (Curso de Treinamento) .

3.
SILVA, I. S.; OLIVEIRA, A. S. . Desenvolvimento Sistema Automático para Pesquisa de Opinião. 1998 (Consultoria) .

4.
SILVA, I. S.. Sistema Operacional Solaris - Básico. 1998 (Curso de Treinamento) .

5.
SILVA, I. S.. Gerência de Redes. 1997 (Curso de Treinamento) .

6.
SILVA, I. S.. Avaliação de Planos de Negócio CNS'97. 1997 (Consultoria) .



Patentes e registros



Patente

A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos
1.
 Silva, Ivan Saraiva; ARAÚJO, Silvio Roberto Fernandes de . Em período de sigilo. 2012, Brasil.
Patente: Privilégio de Inovação. Número do registro: PI09252843, título: "Em período de sigilo" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 21/11/2012


Programa de computador
1.
SILVA, I. S.; NEPOMUCENO, RAMON . UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR. 2012.
Patente: Programa de Computador. Número do registro: BR512013000693-7, data de registro: 20/12/2012, título: "UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.

2.
SILVA, I. S.; SOARES, T. R. B. S. . IPNoSys II Packet Generatior. 2014.
Patente: Programa de Computador. Número do registro: BR512014001140-2, data de registro: 24/09/2014, título: "IPNoSys II Packet Generatior" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.

3.
SILVA, I. S.; Carvalho, E. S. . uVMP - A&A. 2014.
Patente: Programa de Computador. Número do registro: BR512014001144-5, data de registro: 24/09/2014, título: "uVMP - A&A" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
Silva, Ivan Saraiva; Aires, K. R. T.; MOURA, Raimundo Santos; GIRÃO, Gustavo; ARAÚJO, Silvio Roberto Fernandes de. Participação em banca de Laysson Oliveira Luz. ArachNoC: Um processador manycore com nós de processamento multicore suportando o modelo de programação IPNoSys. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

2.
Silva, Ivan Saraiva; Aires, K. R. T.; MOURA, Raimundo Santos; Kreutz, M. E.. Participação em banca de Jonatas Carneiro dos Santos Ferreira. CLEN & OCEAN: Dois Compiladores OpenCL para as Arquiteturas METAL e ArachNoC. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

3.
Silva, Ivan Saraiva; Aires, K. R. T.; MOURA, Raimundo Santos; GIRÃO, Gustavo; PEREIRA, Monica Magalhães. Participação em banca de Ramon Santos Nepomuceno. METAL: Uma Plataforma Manycore de Propósito Geral Adaptada ao Modelo de Programação OpenCL. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

4.
ARAÚJO, Silvio Roberto Fernandes de; Silva, Ivan Saraiva; RAMOS, K.D. N.. Participação em banca de Alexandro Lima Damasceno. O Impacto da Hierarquia de Memória sobre a Arquitetura Ipnosys. 2016. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

5.
PEREIRA, Monica Magalhães; Kreutz, M. E.; SILVA, IVAN SARAIVA; ARAÚJO, Silvio Roberto Fernandes de. Participação em banca de Marcos oliveira da Cruz. AccnoSys: Uma Arquitetura Adaptativa Aceleradora com Interconexão Baseada em Redes em Chip. 2016. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

6.
PEREIRA, Monica Magalhães; CARVALHO, Bruno Motta de; SILVA, I. S.. Participação em banca de Eliselma Vieira dos Santos. Mecanismo de Tolerância a Flalhas Através de Escalonamento para Arquitetura Reconfigurável de Grão Grosso. 2015. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

7.
SILVA, IVAN SARAIVA; Soares, A. C. B.; RABELO, R. A. L.; MONTEIRO, J. A. S.. Participação em banca de Iallen Gabio de Sousa Santos. Alocação de Recursos para o Estabelecimento de Circuitos em Redes Ópticas WDM e OFDM. 2015. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

8.
Soares, A. C. B.; Santana, A. M.; SILVA, I. S.; Assis, K. D. R.. Participação em banca de Igo Coutinho Moura. Avaliação de Desempenho de redes Ópticas Híbridas OCS/OBS. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

9.
Aires, K. R. T.; Santana, A. M.; SILVA, I. S.; Medeiros, F. N. S.. Participação em banca de Romuere Rodrigues Veloso e Silva. Detecção Automática do Uso de Capacete por Motociclistas em Vias Públicas. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

10.
SILVA, I. S.; Aires, K. R. T.; Santana, A. M.; MOURA, Raimundo Santos; REIS, R. A. L.. Participação em banca de Hildebrando Alves de Araújo Segundo. Pré-Busca de Dados em Arquiteturas Multicore com memória Local de Rascunho. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí.

11.
ARAÚJO, Silvio Roberto Fernandes de; RAMOS, K.D. N.; SILVA, I. S.. Participação em banca de André Luiz Viana Pereira. Projeto e Implementação de um MPSoC Utilizando a IPNoSys como Unidade de Processamento. 2014. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

12.
JACOBI, Ricardo Pezzuol; SILVA, I. S.; Lamar, M. V.. Participação em banca de Renato Cabral Sampaio. Co-Projeto de um Decodificador de Áudio AAC-LC em FPGA. 2013. Dissertação (Mestrado em Informática) - Universidade de Brasília.

13.
RAMOS, K.D. N.; SILVA, I. S.; LOPES, Adilson Barboza; Ribeiro, C. F. A.. Participação em banca de Ronnison Reges Vidal. Escalonamento para Serviços de Comunicação de Tempo Real em Redes em Chip. 2013. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

14.
SILVA, I. S.; AGOSTINI, Luciano Volcan; Kreutz, M. E.; JACOBI, Ricardo Pezzuol. Participação em banca de Alba Sandyra Bezerra Lopes. Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de memória para Estimação de Movimento em Vídeos Digitais. 2011. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

15.
SILVA, I. S.; OLIVEIRA, José Alberto Nicolau; Cavalcanti, A. C.. Participação em banca de Bruno Leonardo Mendes Tavares da Silva. Implementação de Processador Banca Base OFDMA para Downlink LTE em FPGA. 2011. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

16.
RAMOS, K.D. N.; RIBEIRO, Cláudia Maria Fernandes Araújo; Kreutz, M. E.; SILVA, I. S.. Participação em banca de Dayanne Kelly Freire da Rocha Escale. Uma Abordagem Formal para Modelagem de QoS em Redes em Chip. 2011. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

17.
BEDREGAL, Benjamin Rene Callejas; SILVA, I. S.; RAMOS, K.D. N.; Lima, J. D.; Queiroz, R. J. G. B.. Participação em banca de Isaac Lima Oliveira Filho. Criptoanálise Diferencial o Papílio. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

18.
SUSIN, Altamiro Amadeu; SILVA, I. S.; ZEFERINO, C. A.; LUBASZEWSKI, M.. Participação em banca de Débora da Silva Motta Matos. Interfaces Parametrizáveis para Aplicações Interconectadas por uma Rede-em-Chip. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

19.
SILVA, I. S.; JACOBI, Ricardo Pezzuol; Kreutz, M. E.. Participação em banca de Tadeu Ferreira de Oliveira. Sistemas Operacionais e Biblioteca de Funções para Plataformas MPSOC: Um Estudo de Caso para Simulação de Reservatório. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

20.
SILVA, I. S.; Kreutz, M. E.; RIBEIRO, Cláudia Maria Fernandes Araújo; RAMOS, K.D. N.. Participação em banca de José de Anchieta Gomes dos Santos. Arquitetura Hardware/Software de um Núcleo NCAP Segundo o Padrão IEEE 1451.1: Uma Prova de Conceito. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

21.
SILVA, I. S.; Burlamaqui, A. M. F.; LOPES, Adilson Barboza; TAVARES, Tatiana Aires. Participação em banca de Kaio Alecar de Azevedo Dantas. MOBILE INTERACT: Uma Ferramenta de Gerenciamento de Conexões entre Celulares e Servidores Utilizados para Interação em Ambientes Interativos de Educação a Distância. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

22.
BARROS, Edna Natividade da Silva; SILVA, I. S.; Filho, A. G. S.. Participação em banca de Diogo José Costa Alves. A LBIST Architecture that Reuses Manufacturing Compressed Scan Test Patterns. 2009. Dissertação (Mestrado em Programa de Pós-Graduação em Ciência da Computação) - Universidade Federal de Pernambuco.

23.
LUBASZEWSKI, M.; SUSIN, Altamiro Amadeu; Amory, A.; SILVA, I. S.. Participação em banca de Marcos Barcelos Hervé. Métodos de teste de Redes-em-Chip (NoCs). 2009. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

24.
Lima, J. A. G.; SILVA, I. S.; Cavalcanti, A. C.; Belo, F. A.. Participação em banca de Eudisley Gomes dos Anjos. Sistema Embarcado Reconfigurável para Automação de Unidades de Bombeamento de Petróleo Através de Redes de Sensores Sem Fios. 2009. Dissertação (Mestrado em Informática) - Universidade Federal da Paraíba.

25.
SUSIN, Altamiro Amadeu; SILVA, I. S.; Kreutz, M. E.; DEHARBE, David. Participação em banca de Bruno Cruz de Oliveira. Simulação de Reservatórios de Petróleo em Ambiente MPSoC. 2009. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

26.
JACOBI, Ricardo Pezzuol; SILVA, I. S.; Llanos, C.. Participação em banca de Juan Fernando Eusse Giraldo. Implementação em Hardware de um Acelerador Híbrido Viterbi-Plan7/Algoritmo das Divergências para Comparação de proteínas. 2009. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de Brasília.

27.
SUSIN, Altamiro Amadeu; SILVA, I. S.; JACOBI, Ricardo Pezzuol; Lima, J. V.. Participação em banca de Thaísa Leal da Silva. Desenvolvimento de Módulos de Hardware para a Decodificação de Vídeo Escalável Segundo o Padrão H.264/SVC com Foco no Sistema Brasileiro de Televisão Digital. 2009. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

28.
SILVA, I. S.; CARRO, Luigi; BEDREGAL, Benjamin Rene Callejas; WANDERLEI NETTO, Eduardo Braulio; SOUSA, Fernando Rangel de. Participação em banca de Monica Magalhães Pereira. Proposta e Implementação de Uma Arquitetura Reconfigurável Híbrida para Aplicações Baseadas em Fluxo de Dados. 2008. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

29.
WAGNER, Flavio Rech; SILVA, I. S.; CARRO, Luigi; ZEFERINO, C. A.. Participação em banca de Daniel Barcelos. Modelo de Migração de Tarefas para MPSoCs Baseados em Redes-em-Chip. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

30.
SILVA, I. S.; BAMPI, Sergio; SOUSA, Fernando Rangel de; WANDERLEI NETTO, Eduardo Braulio. Participação em banca de Sílvio Roberto Fernandes de Araújo. Estudo de Viabilidade do Desenvolvimento de Sistemas Integrados Baseados em redes em Chip sem processadores: Sistema IPNoSys. 2008. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

31.
BARROS, Edna Natividade da Silva; SILVA, I. S.; LIMA, M. E.. Participação em banca de Victor Wanderley de Medeiros. Aquarius II - Uma Plataforma para desenvolvimento de Sistemas Dinamicamente Reconfiguráveis Baseada no Sistema Operacional uCLinux. 2007. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Pernambuco.

32.
LIMA, M. E.; SILVA, I. S.; BARROS, Edna Natividade da Silva. Participação em banca de André Luis Meneses Silva. Um Mecanismo de Suporte a Modelagem e Análise de Memórias Cache em Plataformas com Multiprocessadores. 2007. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Pernambuco.

33.
SILVA, I. S.; Lima, J. A. G.; CARVALHO, Bruno Motta de. Participação em banca de Milano Gadelha Carvalho. Implementação Hardware/Software da Estimação de Movimento Segundo o Padrão H.264. 2007. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

34.
BEDREGAL, Benjamin Rene Callejas; SILVA, I. S.; Divério. T. A.. Participação em banca de José Frank Viana da Silva. JFloat: Uma Biblioteca de ponto Flutuante para a Linguagem Java com Suporte a Arredondamento Controlado. 2007. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

35.
SILVEIRA, Glêdson Elias da; ROSA, Nelson Souto; SILVA, I. S.. Participação em banca de Frederico Borelli de Souza. Bricks Um Modelo composicional com Suporte à Composição Baseada em Negociação de Propriedades de Interfaces. 2006. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

36.
DEHARBE, David; SILVA, I. S.; STRUM, Marius; VANDERLEI NETO, Eduardo Braulio. Participação em banca de Rodrigo Soares de Lima Sá Rego. Projeto e Implementação de uma Plataforma MP-SoC Usando SystemC. 2006. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

37.
DEHARBE, David; SILVA, I. S.; BARROS, Edna Natividade da Silva. Participação em banca de Sérgio Queiroz de Medeiros. Utilizando Programação Orientada a Aspectos no Projeto de Sistemas hardware Desenvolvidos com SystemC. 2006. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

38.
BEDREGAL, Benjamin Rene Callejas; SILVA, I. S.; SANTIAGO, Regivan Hugo Nunes; MORAES, F. G.. Participação em banca de Camila de Araújo. Modelagem de Arquiteturas Reconfiguráveis com Espaços de Chu. 2006. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

39.
BAMPI, Sergio; SUSIN, Altamiro Amadeu; SILVA, I. S.; SERRA, T. G.. Participação em banca de Arnaldo Pereira de Azevedo Filho. MoCHA: Arquitetura Dedicada para Compensação de Movimento em Decodificadores de Vídeo. 2006. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

40.
SILVA, I. S.; BARROS, Marcelo Alves; DEHARBE, David; WANDERLEI NETTO, Eduardo Braulio. Participação em banca de Leonardo Augusto Casillo. Projeto e Implementação de um Processador com Conjunto de Intrução Reconfigurável Utilizando VHDL. 2005. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

41.
SILVEIRA, Glêdson Elias da; SILVA, I. S.; SADOK, Djamel Fawzi Hadj. Participação em banca de Glaucia Melissa Medeiros Campos. Avaliação de desempenho de Protocolos de Roteamento para Redes Móveis Ad Hoc sob Condições de tráfego de Aplicações de VideoFone. 2005. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

42.
JACOBI, Ricardo Pezzuol; SILVA, I. S.; MELO, Alba Cristina Magalhães Alves de. Participação em banca de Jorge Carvalho de Oliveira. Uma abordagem para a modelagem orientada a objetos de hardware em alto nível de abstração utilizando a UML. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade de Brasília.

43.
SILVA, I. S.; DEHARBE, David; PERKUSICH, Ângelo. Participação em banca de Antônio Augusto Oliveira Viana da Silva. Contribuições para Verificação Automática de Applets JavaCard. 2004. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

44.
SILVA, I. S.; Martins, J.B.S.; Nunes, R.C.. Participação em banca de Diego Caldas Salengue. Módulo Integrado de Controle Digital para Marcapasso Temporário. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Maria.

45.
Araújo, G.C.S.; SILVA, I. S.; de Azevedo, P.R.J.. Participação em banca de Roberto Alves Gallo Filho. Um Cripto-Processador Reconfigurável Baseado em Algoritmos de Curvas Elipticas e AES. 2004. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

46.
BARROS, Edna Natividade da Silva; SILVA, I. S.; LIMA, M. E.. Participação em banca de Valnor Calheiros Dória. Um Ambiente para Geração de Automática de Bibliotecas de Componentes de Comunicação em Sistemas Embarcados Distribiídos. 2003. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Pernambuco.

47.
PACHECO, R. V.; SILVA, I. S.; RIBAS, R. P.; CARRO, Luigi. Participação em banca de Roberto Vargas Pacheco. Projeto de um Codificador/Decodificador Viterbi Integrado. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

48.
PRADO, A. R.; SILVA, I. S.; GÜNTZEL, José Luis Almada; MORAES, F. G.. Participação em banca de Alex Rocha Prado. Identificando e removendo Falhas de Colagem não Testáveis com o Uso de Vertex Precedent BDDs. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

49.
AGOSTINI, Luciano Volcan; SILVA, I. S.; REIS, R. A. L.; SUSIN, Altamiro Amadeu. Participação em banca de Luciano Volcan Agostini. Projeto de Arquiteturas integradas para Compressão de Imagens e JPEG. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

50.
ZIMMERMANN, F. L. O.; SILVA, I. S.; RIBAS, R. P.; REIS, R. A. L.. Participação em banca de Flavio Luiz de Oliveira Zimmermann. Um Microprocessador com Capacidades Analógicas. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

51.
PAULA, V. C. C.; MÉLO, G. F. DE; SILVA, I. S.; FERAZ, C. A. G.; MEDEIROS, S. M.. Participação em banca de Guilherme Fábio de Mélo. Quiosque Informativo para os Programas de Saúde Pública. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

52.
SILVA, I. S.; BEDREGAL, Benjamin Rene Callejas; REIS, R. A. L.. Participação em banca de Karla Darlene Nepomuceno Ramos. PAPÍLIO: Proposta de um Algoritmo de Criptografia Baseado no Algoritmo Viterbi e Codificação Convolucional. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

53.
SILVA, I. S.; SANTIAGO, Regivan Hugo Nunes; DIMURO, Graçaliz Pereira. Participação em banca de Maria José de Lima dos Santos. Modelando uma Arquitetura PRAM-CRCW com Espaços de Chu. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

54.
VIRGOLINO, -. L. C.; VIRGOLINO, L. C.; SILVA, I. S.; FIALHO, S. V.; PIRES, P. S. M.; OLIVEIRA, A. M. B.. Participação em banca de Lucianna Cavalcanti Virgolino. Uma Ferramenta para a Visualização e Criação de Objetos MIB SNMP. 2000. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

55.
CÂNDIDO, N. R. A.; SILVA, I. S.; DEHARBE, David; LIMA, M. E.. Participação em banca de Nádja Rogéria Araújo Cândido. Concepção e Implementação de uma Malha de Interconexão Crossbar. 2000. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

56.
MOREIRA, Anamaria Martins; COSTA, U. S.; DEHARBE, David; SILVA, I. S.. Participação em banca de Umberto Souza da Costa. Ordenação de Variáveis de BDDs Utilizando Algoritmos Genéticos Paralelos. 2000. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Teses de doutorado
1.
LIMA, M. E.; Filho, A. G. S.; Oliveira, A. L. I.; SILVA, I. S.; ORDONEZ, E. D. M.. Participação em banca de Marcus Vinicius Duarte dos Santos. UMA ABORDAGEM BASEADA EM METAHEURÍSTICAS PARA EXPLORAÇÃO DO ESPAÇO DE PROJETO DE MEMÓRIAS CACHE MULTINÍVEL EM PLATAFORMAS MULTI-CORES PARA APLICAÇÃO ESPECÍFICA. 2017. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

2.
WAGNER, Flavio Rech; SUSIN, Altamiro Amadeu; SILVA, IVAN S.; RUTZIG, M. B.. Participação em banca de Gustavo Girão Barreto da Silva. Resouce-Awere Clustering Design for NoC-Based MPSoCs. 2014. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

3.
BARROS, Edna Natividade da Silva; Sarmento, A. A. M.; Filho, F. J. C. L.; ARAUJO, C. C.; Navaux, P. O. A.; SILVA, IVAN SARAIVA. Participação em banca de André Aziz Carmelo de Araújo. Controle de Agressividade de Prefetch em uma Arquitetura Multicore com Coerência de cache Baseada em Diretório e NoC. 2014. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

4.
SILVA, I. S.; BEDREGAL, Benjamin Rene Callejas; RAMOS, K.D. N.; Lopes, D. C.; PEREIRA, Monica Magalhães. Participação em banca de Leonardo Augusto Casillo. Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: Estudo do Impacto sobre a complexidade de hardware para o padrão MIPS, Ano de obtenção. 2013. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

5.
FERNANDES, A. O.; KASTENSMIDT, F.,G., de L.; WAGNER, Flavio Rech; SILVA, I. S.; CARRO, Luigi. Participação em banca de Monica Magalhães Pereira. A Reliability Analysis Approach to Assist the Design of Aggressively Scaled reconfigurable Architectures. 2012. Tese (Doutorado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

6.
SILVA, I. S.; BARROS, Edna Natividade da Silva; LIMA, M. E.; Melcher, E. U. K. Participação em banca de Guilherme Álvaro Rodrigues Maia Esmeraldo. Uma Abordagem Híbrida para Estimação de Desempenho de Comunicação em Plataformas Baseadas em Barramentos. 2012. Tese (Doutorado em Pós-Graduação em Ciência da Computação) - Universidade Federal de Pernambuco.

7.
SILVA, I. S.; DEHARBE, David; Kreutz, M. E.; SUSIN, Altamiro Amadeu; ZEFERINO, C. A.. Participação em banca de Silvio Roberto Fernandes de Araújo. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip - Expandindo as Funcionadilades dos Roteadores para Execução de Operações: A plataforma IPNoSys. 2012. Tese (Doutorado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

8.
FERNANDES, A. O.; CAMPOS, S. V. A.; SILVA, I. S.; REIS, R. A. L.; COELHO, C.. Participação em banca de Georgia Penido Safe. Um modelo Estatístico Multivariado para Prover o Comportamento de Heurísticas em Verificação Formal. 2011. Tese (Doutorado em Programa de Pós-Graduação em Ciência da Computação - UFMG) - Universidade Federal de Minas Gerais.

9.
SILVA, I. S.; ZEFERINO, C. A.; BAMPI, Sergio; LUBASZEWSKI, M.; Wirth, G. I.; Pereira, C. E.. Participação em banca de Ronaldo Hüsemann. Arquitetura de Co-Projeto Hardware/Software para a Implementação de um Codificador de Vídeo Escalável Padrão SVC. 2011. 2011. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

10.
Calazans, N. L. V.; SILVA, I. S.; MORAES, F. G.; Marcon, C. A. M.; SUSIN, Altamiro Amadeu. Participação em banca de Edson Ifarraguirre Moreno. Mapeamento e Adaptação de Rotas de Comunicação em Redes em Chip. 2010. Tese (Doutorado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul.

11.
BAMPI, Sergio; KASTENSMIDT, F.,G., de L.; SILVA, I. S.; BERGER, P. A.. Participação em banca de Vagner Santos da Rosa. Arquiteturas de Hardware para o Codificador de Vídeo H.264. 2010. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

12.
WAGNER, Flavio Rech; CARRO, Luigi; SILVA, I. S.; ZEFERINO, C. A.. Participação em banca de Eduardo Wenzel Brião. Métodos de Exploração de Espaço de Projeto em Tempo de Execução em Sistemas Embarcados de Tempo Real Soft Baseados em Redes-em-Chip. 2008. Tese (Doutorado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

13.
MEDEIROS JUNIOR, Manoel Firmino de; SILVA, I. S.; Almeida, M.A.D.; Bezerra, U.H.; LIMA, M. E.. Participação em banca de José Alberto Nicolau de Oliveira. Plataforma de Embarque para Implementação de Funções de Controle em Tempo Real em reguladores de Tensão Utilizados Em Redes de Distribuição de Energia Elétrica. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

14.
Pereira, C. E.; SILVA, I. S.; ZEFERINO, C. A.. Participação em banca de Edgard de Faria Corrêa. Redes em Chip para Sistemas Embarcados Visando a Otimização de Medidas de Qualidade de Serviço para Aplicações de Tempo Real. 2007. Tese (Doutorado em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

15.
SILVA, I. S.; Ribeiro, C. F. A.; Lima, J. A. G.; MOREIRA, Anamaria Martins; BEDREGAL, Benjamin Rene Callejas; OLIVEIRA, Luiz Affonso Henderson Guedes de. Participação em banca de Karla Darlene Nepomuceno Ramos. CADZ: Uma Metodologia de Projeto Baseada em Z para redes-em-Chip. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

16.
BATISTA, Thais Vasconcelos; OLIVEIRA, Luiz Affonso Henderson Guedes de; SILVA, I. S.; SCHULZE, Bruno; BRASILEIRO, Francisco Villar. Participação em banca de Marcos Cesar Madruga Alves Pinheiro. Uma Arquitetura P2P Baseada na Hierarquia do Endereçamento IP com Roteamento Unificado. 2006. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

17.
Naviner L.A.B.; Aguiar, B. G.; Freire, R. C. S.; BARROS, Edna Natividade da Silva; SILVA, I. S.; Naviner J.F.; BARROS, Marcelo Alves. Participação em banca de Daniel Cardoso de Souza. Algoritmo de Particionamento Aplicado a Sistemas Dinamicamente Reconfiguráveis em Telecomunicações. 2006. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

18.
BARROS, Edna Natividade da Silva; Santos, A.L.M.; de Azevedo, P.R.J.; SILVA, I. S.; LIMA, M. E.. Participação em banca de Pablo Viana da Silva. A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems. 2006. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

19.
WAGNER, Flavio Rech; SILVA, I. S.; JACOBI, Ricardo Pezzuol. Participação em banca de Márcio Eduardo Kreutz. Método para otimização de Plataformas Arquiteturais para Sistemas Multiprocessados Heterogêneos. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

20.
Naviner J.F.; Naviner L.A.B.; Freire, R. C. S.; SILVA, I. S.; Assis, F. M.; Junior, R. P.; Sousa, B. A.. Participação em banca de Leocarlos Bezerra da Silva Lima. Arquitetura para um Decodificador de Códigos Algébrico-Geométricos Baseados em Curvas de Hermite. 2004. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

21.
SILVA, I. S.; CARRO, Luigi; STRUM, Marius; SUSIN, Altamiro Amadeu. Participação em banca de Cesar Albenes Zeferino. Redes-em-Chip: Arquiteturas e Modelos para Avaliação de Área e Desempenho. 2003. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

Qualificações de Doutorado
1.
Filho, A. G. S.; SILVA, I. S.; Oliveira, A. L. I.. Participação em banca de Marcos Vinicius Duarte dos Santos. Uma Abordagem Baseada em Algoritmos Evolucionários Para a Exploração de Espaço de Projeto de Memória Cache em Plataforma MPSoC de Aplicação Específica. 2016. Exame de qualificação (Doutorando em Ciências da Computação) - Universidade Federal de Pernambuco.

2.
BARROS, Edna Natividade da Silva; SILVA, I. S.; Sarmento, A. A. M.; Filho, F. J. C. L.. Participação em banca de André Aziz Camilo de Araújo. Controle de Agressividade de Prefetch em uma Arquitetura Multicore com Coerência de Cache Baseada em diretório e NoC. 2014. Exame de qualificação (Doutorando em Ciências da Computação) - Universidade Federal de Pernambuco.

3.
SUSIN, Altamiro Amadeu; SILVA, I. S.; BECK, A. C. S.. Participação em banca de Gustavo Girão Barreto da Silva. Resource-Aware Clustering Design for NoC-based MPSoCs. 2013. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

4.
Marcon, C. A. M.; SILVA, I. S.; BAMPI, Sergio. Participação em banca de Alexsando Cristóvão Bonatto. Controle Adaptativo para Acesso à Memória Compartilhada em Sistemas em Chip. 2013. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

5.
SILVA, I. S.; SUSIN, Altamiro Amadeu; RAMOS, K.D. N.; Kreutz, M. E.; OLIVEIRA, José Alberto Nicolau. Participação em banca de Leonardo Augusto Casillo. Exploração do espaço de projeto de microprocessadores para plataformas MP-SoC baseadas em NoC: Impacto do uso de multiplas-arquiteturas no desemeonho das plataformas (potência, área e desempenho). 2010. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

6.
SILVA, I. S.; Kreutz, M. E.; RAMOS, K.D. N.; SUSIN, Altamiro Amadeu. Participação em banca de Silvio Roberto Fernandes de Araújo. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip - Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A Plataforma IPNoSys. 2010. Exame de qualificação (Doutorando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

7.
SILVA, I. S.; BAMPI, Sergio; SUSIN, Altamiro Amadeu; Wirth, G. I.; Lima, J. V.. Participação em banca de Ronaldo Hüsemann. Arquitetura em Hardware para Implementação de um Codificador de Vídeo Escalável Padrão SVC. 2009. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul.

8.
CARRO, Luigi; SUSIN, Altamiro Amadeu; SILVA, I. S.. Participação em banca de Eduardo Wenzel Brião. Métodos de Exploração de Espaço de Projeto em Tempo de Execução em Sistemas Embarcados de Tempo Real Soft Baseados em Redes-em-chip. 2007. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

9.
Freire, R. C. S.; Aguiar, B. G.; Naviner L.A.B.; BARROS, Edna Natividade da Silva; SILVA, I. S.; Naviner J.F.; BARROS, Marcelo Alves. Participação em banca de Daniel Cardoso de Souza. Algoritmo de Particionamento Otimizado para Sistemas Dinamicamente Reconfiguráveis. 2006. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal de Campina Grande.

10.
BARROS, Edna Natividade da Silva; SILVA, I. S.; LIMA, M. E.. Participação em banca de Pablo Viana da Silva. A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems. 2006. Exame de qualificação (Doutorando em Ciências da Computação) - Universidade Federal de Pernambuco.

11.
SILVA, I. S.; MOREIRA, Anamaria Martins; RIBEIRO, Cláudia Maria Fernandes Araújo. Participação em banca de karla Darlene Nepomuceno Ramos. Modelo de Comunicação Concorrente em Ambiente MP-SoC Baseado em NoC Utilizando o Padrão MPI. 2005. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

12.
SILVA, I. S.; BATISTA, Thais Vasconcelos; OLIVEIRA, Luiz Affonso Henderson Guedes de. Participação em banca de Marcos César Madruga. Uma Arquitetura para Localização de Serviços em redes Peer-to-Peer. 2005. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

13.
MEDEIROS JUNIOR, Manoel Firmino de; SILVA, I. S.; Almeida, M.A.D.; Bezerra, U.H.. Participação em banca de José Alberto Nicolau de Oliveira. Uma Plataforma de Embarque para Implementar Funções de Controle em tempo Real em reguladores de Tensão utilizados em Linhas de Distribuição de Energia Elétrica. 2004. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

14.
CENTODUCATTE, Paulo Cesar; SILVA, I. S.; MACHADO, Nelson Castro; PANNAIN, Ricardo. Participação em banca de Eduardo Bráulio Wanderley Netto. Compressão de Código Dual. 2003. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Estadual de Campinas.

15.
ZEFERINO, C. A.; SILVA, I. S.; CARRO, Luigi; WAGNER, Flavio Rech. Participação em banca de Cesar Albenes Zeferino. Uma Metodologia para a Concepção de Redes de Interconexão para Sistemas Integrados. 2002. Exame de qualificação (Doutorando em Ciência da Computação) - Universidade Federal do Rio Grande do Sul.

Qualificações de Mestrado
1.
SILVA, I. S.; GIRÃO, Gustavo; Aires, K. R. T.. Participação em banca de José Luis Rodrigues Terceiro. Algoritmo de Mapeamento de Tarefas de Tempo Real em uma Rede em Chip. 2016. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

2.
I.S. SILVA; MOURA, Raimundo Santos; ARAÚJO, Silvio Roberto Fernandes de. Participação em banca de Ivenilton Alexandre de Souza Moura. Projeto, descrição e validação de uma arquitetura MPSoC utilizando os elementos de processamento de IPNoSys II como núcleos de processamento. 2016. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

3.
SILVA, I. S.; Aires, K. R. T.; MOURA, Raimundo Santos. Participação em banca de Jonatas Carneiro dos Santos Ferreira. Um Compilador OpenCL Odd-Line para Arquiteturas Multi-Core Embarcadas. 2015. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

4.
SILVA, IVAN SARAIVA; Santana, A. M.; Aires, K. R. T.. Participação em banca de Diego Rocha Porto. Sistema de Localização de Cellbots Integrando Odometria Mecânica, Visual e Localização Indoor. 2015. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

5.
SILVA, IVAN SARAIVA; Aires, K. R. T.; MOURA, Raimundo Santos. Participação em banca de Ramon Santos Nepomuceno. Uma Plataforma Multicore Compatível com o Modelo de Programação OpenCL. 2015. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

6.
SILVA, IVAN SARAIVA; Aires, K. R. T.; MOURA, Raimundo Santos. Participação em banca de Laysson Oliveira Luz. Um nó multicore baseado em NoC para desenvolvimento de Many-Cores e MPSoC. 2015. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

7.
SILVA, IVAN SARAIVA; Aires, K. R. T.; MOURA, Raimundo Santos. Participação em banca de Jonatas Carneiro dos Santos Ferreira. Um Compilador OpenCL Off-Line para Arquiteturas Multi-Core Embarcadas. 2015. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

8.
PEREIRA, Monica Magalhães; CORRÊA, E. F.; SILVA, I. S.; ARAÚJO, Silvio Roberto Fernandes de. Participação em banca de Marcos Oliveira da Cruz. Proposta de uma Arquitetura Adaptativa de Granularidade Grossa com Modelo de Interconexão Baseado em Rede em Chip. 2014. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

9.
PEREIRA, Monica Magalhães; CORRÊA, E. F.; SILVA, IVAN SARAIVA; ARAÚJO, Silvio Roberto Fernandes de. Participação em banca de Marcos Oliveira da Cruz. Proposta de uma arquitetura de granularidade grossa com modelo de interconexão baseado em rede em chip. 2014. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

10.
Soares, A. C. B.; Santana, A. M.; SILVA, I. S.. Participação em banca de Igo Coutinho Moura. Estudos de Avaliação de Desempenho de Redes Ópticas com Comutação Híbrida de Circuitos e de Rajadas. 2013.

11.
SILVA, I. S.; Santana, A. M.; Aires, K. R. T.; MOURA, Raimundo Santos. Participação em banca de Hildebrando Alves de Araújo Segundo. Pré-Busca de Dados em Arquiteturas Multicore com Memória Local de Rascunho. 2013. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

12.
Aires, K. R. T.; SILVA, I. S.; Santana, A. M.. Participação em banca de Romuere Rodrigues Veloso e Silva. Detecção Automática do Uso de Capacetes por Motociclistas em Vias Públicas. 2013. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

13.
SILVA, I. S.; KREUTZ, MARCIO E.; RAMOS, K.D. N.. Participação em banca de Alba Sandyra Bezerra Lopes. Proposta e Implementação de um Núcleo para a Estimação de Movimento segundo o padrão H.264. 2010. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

14.
SILVA, I. S.; Ribeiro, C. F. A.; RAMOS, K.D. N.. Participação em banca de José de Anchieta Gomes dos Santos. Desenvolvimento de um modulo NCAP de baixo custo usando FPGA. 2009. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

15.
SILVA, I. S.; BATISTA, Thais Vasconcelos; Burlamaqui, A. M. F.. Participação em banca de Kaio Alecar de Azevedo Dantas. Conexão de Varios Usuarios com o Middleware GINGA: Estendendo a Interatividade a Múltiplos e Diferentes Dispositivos.. 2009. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.



Participação em bancas de comissões julgadoras
Concurso público
1.
Morais, M. R. A.; BARROS, Edna Natividade da Silva; SILVA, I. S.. Concurso Publico de provas e títulos para professor adjunto da Unidade acadêmica de Engenharia Elétrica. 2016. Universidade Federal de Campina Grande.

2.
SILVA, IVAN SARAIVA; MOURA, Raimundo Santos; Aires, K. R. T.; NASCIMENTO, E. M. M.. Banca Examinadora de Concurso Público para Professor do Magistério do Ensino Básico e Tecnológico. 2013. Universidade Federal do Piauí.

3.
SILVA, I. S.; REIS, André Inácio; SOUSA, Fernando Rangel de. Concurso Público de Provas e Títulos para Professor do Magistério Superior na Classe Adjunto na área de Concepção de Sistemas Integrados. 2006. Universidade Federal do Rio Grande do Norte.

4.
SILVA, I. S.; SANTIAGO, Regivan Hugo Nunes; CARVALHO, Bruno Motta de; BRASILEIRO, Francisco Villar. Concurso Público de Provas e Títulos para Professor do Magistério Superior na Classe Adjunto na área de Informática. 2004. Universidade Federal do Rio Grande do Norte.

5.
LOPES, Adilson Barboza; MAGALHÃES, M. F.; SILVA, I. S.. Concurso Público de Provas e Títulos para Professor do Magistério Superior na Classe Assistente na área de Sistemas Distribuidos. 1998. Universidade Federal do Rio Grande do Norte.

6.
SILVA, I. S.; SOUSA FILHO, G. L.; SAMPAIO, A. C. A.. Concurso Público de Provas e Títulos para Professor do Magistério Superior na Classe Adjunto na área de Verificação Formal. 1998. Universidade Federal do Rio Grande do Norte.

Outras participações
1.
SILVA, I. S.; LOPES, Adilson Barboza; CARVALHO, Bruno Motta de. Processo simplificado para contratação de professor substituto na área de software básico. 2005. Universidade Federal do Rio Grande do Norte.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
21th Symposium on Integrated Circuits and ystems Design.Membro do Comitê de programa. 2008. (Simpósio).

2.
20th Symposium on Integrated Circuits and Systems Design.Reconfigurable Logic and FPGAs I. 2007. (Simpósio).

3.
20th Symposium on Integrated Circuits and ystems Design.Membro do Comitê de Programa. 2007. (Simpósio).

4.
Symposium on Integrated Circuits and Systems Design.Apresentação de artigo aceito. 2007. (Simpósio).

5.
XiX Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2006. (Simpósio).

6.
XVIII Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2005. (Simpósio).

7.
Symposium on Integrated Circuits and Systems Design.apresentação oral de trabalho. 2004. (Simpósio).

8.
XVII Symposium on Integrated Circuits and Systems Design.membro do comtê de programa. 2004. (Simpósio).

9.
Symposium on Integrated Circuits and Systems Design.apresentação oral de trabalho. 2003. (Simpósio).

10.
XVI Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2003. (Simpósio).

11.
Symposium on Integrated Circuits and Systems Design.apresentação oral de trabalho. 2002. (Simpósio).

12.
XV Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2002. (Simpósio).

13.
Symposium on Integrated Circuits and Systems Design.apresentação oral de trabalho. 2001. (Simpósio).

14.
XIV Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2001. (Simpósio).

15.
XIII Symposium on Integrated Circuits and Systems Design.membro do comitê de programa. 2000. (Simpósio).

16.
XII Symposium on Integrated Circuits and Systems Design.Membro do comité de programa. 1999. (Simpósio).


Organização de eventos, congressos, exposições e feiras
1.
Diessel, O. ; Bergmann, N. ; Shannon, L. ; SILVA, I. S. . 2009 International Conference on Field-Programmable Technology. 2009. (Congresso).

2.
Yamin, C. A. ; SILVA, I. S. ; Navaux, P. O. A. . VIII Workshop em Sistemas Computacionais de Alto Desempenho. 2007. (Congresso).

3.
SILVA, I. S.; BARROS, Edna Natividade da Silva ; WAGNER, Flavio Rech ; RAMMING, Frans ; CARRO, Luigi . 17th Symposium on Integrated Circuits and Systems Design. 2004. (Congresso).

4.
SILVA, I. S.; CAMPOS, André Maurício Cunha ; TAVARES, Tatiana Aires ; BEDREGAL, Benjamin Rene Callejas ; SANTIAGO, Regivan Hugo Nunes . II Worshop Técnico Científico do DIMAp. 2003. (Congresso).

5.
SILVA, I. S.; REIS, André Inácio . I Students Forum in Microelectronics. 2002. (Congresso).

6.
RIBAS, R. P. ; SILVA, I. S. . I Students Forum in Microelectronics. 2001. (Congresso).

7.
SILVA, I. S.; ALVES, V. C. ; LUBASZEWSKI, M. . XII Simposium on Integrated Circuits and Systems Design. 1999. (Congresso).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Francisco Carlos Silva Junior. DEALS: Uma Arquitetura Adaptável para Processadores Multicore. Início: 2016. Dissertação (Mestrado profissional em Ciência da Computação) - Universidade Federal do Piauí. (Orientador).

2.
Eugênio Souza Carvalho. Biblioteca de Função para Desenvolvimento de Aplicações Paralelas para MPSoC com Suporte a Múltiplos Modelos de Programação. Início: 2016. Dissertação (Mestrado profissional em Ciência da Computação) - Universidade Federal do Piauí. (Orientador).

3.
José Luis Rodrigues Terceiro. Algoritmos de Mapeamento de Tarefas com Restrições de Tempo Real em MPSoCs. Início: 2015. Dissertação (Mestrado profissional em Ciência da Computação) - Universidade Federal do Piauí. (Orientador).

4.
Ivenilton Alexandre de Souza Moura. IPNoSys II MPSoC: Suporte a múltiplos fluxos paralelos na arquitetura IOPNoSys. Início: 2015. Dissertação (Mestrado profissional em Ciência da Computação) - Universidade Federal do Piauí. (Orientador).

Tese de doutorado
1.
Bruno Cruz de Oliveira. Programabilidade e Métodos de Geração de Código para Sistemas Multiprocessados em Chip. Início: 2009. Tese (Doutorado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Ramon Santos Nepomuceno. METAL: Uma Plataforma Manycore de Propósito Geral Adaptada ao Modelo de Programação OpenCL. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

2.
Laysson Oliveira Luz. ArachNoc : Um processador manycore com nós de processamento multicore suportando o modelo de programação IPNoSys. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí, . Orientador: Ivan Saraiva Silva.

3.
Jônatas Carneiro dos Santos Ferreira. CLEM & OCEAN: Dois Compiladores OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2016. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí, . Orientador: Ivan Saraiva Silva.

4.
Hildebrando Alves de Araújo Segundo. Pé-Busca de Dados em Arquiteturas Multicore com Memória Local de Rascunho. 2014. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí, . Orientador: Ivan Saraiva Silva.

5.
Alba Sandyra Bezerra Lopes. Arquitetura com Elevada Taxa de Processamento e Reduzida Largura de Banda de memória para Estimação de Movimento em Vídeos Digitais. 2011. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Financiadora de Estudos e Projetos. Orientador: Ivan Saraiva Silva.

6.
Bruno Leonardo Mendes Tavares da Silva. Implementação de Processador Banca Base OFDMA para Downlink LTE em FPGA. 2011. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

7.
Tadeu Ferreira de Oliveira. Sistema Operacional e Biblioteca de Funções para Plataformas MPSOC: Um Estudo de Caso para Simuladores de Reservatórios. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

8.
José de Anchieta Gomes dos Santos. Arquitetura Hardware/Software de um Núcleo NCAP Segundo o Padrão IEEE 1451.1: Uma Prova de Conceito. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

9.
Kaio Alencar de Azevedo Dantas. MOBILE INTERACT: Uma ferramenta de auxílio didático proporcionando interação entre professores e alunos através de celulares. 2010. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ivan Saraiva Silva.

10.
Bruno Cruz de Oliveira. Simulação de Reservatórios de Petróleo em Ambiente MP-SoC. 2009. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

11.
Silvio Roberto Fernandes de Araújo. Estudo da Viabilidade do Desenvolvimento De Sistemas Integrados Baseados em Redes em Chip Sem Processadores: Sistema IPNoSys. 2008. 0 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

12.
Monica Magalhães Pereira. Proposta e Implementação de uma Arquitetura Reconfigurável Híbrida para Aplicações Baseadas em Fluxo de Dados. 2008. 0 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ivan Saraiva Silva.

13.
Milano Gadelha Carvalho. Implementação hardware/software da estimação de movimento segundo o padrão h.264. 2007. 0 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

14.
Rodrigo Soares de Lima Sá Rego. Projeto e implementação de uma plataforma MP-SoC usando SystemC. 2006. 145 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ivan Saraiva Silva.

15.
Camila de Araújo. Modelagem de Arquiteturas Reconfiguráveis com Espaços de Chu. 2006. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Coorientador: Ivan Saraiva Silva.

16.
Leonardo Augusto Casillo. Projeto e implementação em FPGA de um processador com conjunto de instrução reconfigurável utilizando VHDL. 2005. 124 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

17.
José Iran Saraiva da SIlva. Malha de Interconexão para sistemas Integrados em Chip Único. 2004. 150 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

18.
Karla Darlene Nepomuceno Ramos. PAPÍLIO: Proposta de um Algoritmo de Criptografia Baseado no Algoritmo Viterbi e Codificação Convolucional. 2002. 74 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

19.
Maria José Lima dos Santos. Modelando uma Arquitetura PRAM-CRCW com Espaços de Chu. 2002. 91 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

20.
Guilherme Fábio de Mélo. Quiosque Informativo para os Programas de Saúde Pública. 2002. 120 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Coorientador: Ivan Saraiva Silva.

21.
Nádja Rogéria Araújo Cândido. Concepção e Implementação de uma Malha de Interconexão Crossbar. 2000. 0 f. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

22.
Stephane Gebelin. Implementation Microprogramé de l'Algorithme de Smith et Waterman pour la Carte Coprocesseur RAPID-2. 1994. 0 f. Dissertação - Université Pierre et Marie Curie, . Orientador: Ivan Saraiva Silva.

Tese de doutorado
1.
Leonardo Augusto Casillo. Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: Estudo do Impacto sobre a complexidade de hardware para o padrão MIPS, Ano de obtenção. 2013. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

2.
Silvio Roberto Fernandes de Araújo. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip ? Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys. 2012. Tese (Doutorado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

3.
Karla Darlene Nepomuceno Ramos. CADZ: Uma Metodologia de Projeto Baseada em Z para Redes em Chip. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte, . Orientador: Ivan Saraiva Silva.

4.
Luciano Volcan Agostini. Desenvolvimento de Arquiteturas de Alto Desempenho Dedicadas à Compressão de Vídeo Segundo o Padrão H.264/AVC. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul, . Coorientador: Ivan Saraiva Silva.

5.
José Alberto Nicolau. Uma Plataforma de Embarque para Implementar Funções de Controle em Tempo Real em Reguladores de Tensão Utilizandos em Redes de Distribuição de Energia Elétrica. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte, . Coorientador: Ivan Saraiva Silva.

Monografia de conclusão de curso de aperfeiçoamento/especialização
1.
José Francisco Gomes da Silva. A Quem Pertence o Software?: Teoria e Prática. 1998. 0 f. Monografia. (Aperfeiçoamento/Especialização em Especialização em Ensino de Informática) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

2.
Ana Carla Cabral de Medeiros. Projeto de Implantação do Laboratório de Informática na Escola Estadual Professor José Fernandes Machado. 1998. 0 f. Monografia. (Aperfeiçoamento/Especialização em Especialização em Ensino de Informática) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

3.
José Iran Saraiva da SIlva. Circuitos Integrados Reconfiguráveis: Configuração e Utilização. 1997. 0 f. Monografia. (Aperfeiçoamento/Especialização em Especialização em Engenharia de Sistemas) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

4.
Adriana Santiago Bezerra. Um Simulador para Auxiliar na Análise de Procedimentos e Desempenho na Justiça do Trabalho. 1996. 0 f. Monografia. (Aperfeiçoamento/Especialização em Especialização em Engenharia de Sistemas) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

Trabalho de conclusão de curso de graduação
1.
Anderson lopes Melo de Oliveira. especificação de Sistema de Emissão de Certificado de Isenção. 2017. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

2.
Francisco Carlos Silva Junior. Uma Arquitetura Reconfigurável Para Processadores Multicore. 2016. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

3.
Ruhan Carvalho Vieira Bello. Implementação do jogo The Last NightMary - A Lenda do Cabeça de Cuia utilizando a ferramenta Unity3D. 2016. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

4.
Lucas Fernandes Ribeiro. Um estudo do ILP baseado em Tradução Binária. 2016. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

5.
Laysson Oliveira Luz. Desenvolvimento de um subconjunto dew Instruções paraComunicação e Sincronização entre Processos para Microarquiteturas Multicore. 2014. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

6.
Ramon Santos Nepomuceno. Desenvolvimento de uma arquitetura Multicore com Suporte a OpenCL. 2014. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

7.
Jônatas Carneiro dos Santos Ferreira. Um Compilador para a Microarquitetura Multicore uVMP. 2014. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

8.
Rodolfo FranciscoPaz Freire. Viabilidade de um sistema de orientação urbana, em dispositivos móveis Androide, para deficientes visuais. 2013. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

9.
Vinícius Lima de Brito. Uso Didático de Processadores Embarcados. 2011. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

10.
Artur Soares Barros. Biblioteca de Funções para Sistemas Operacional Embarcado. 2011. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

11.
Italo Ferreira Castro. Plataformas Multiprocessadas Baseadas em Redes em Chip. 2011. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

12.
Maurício Coelho Pereira. Comparação entre Hierarquia de Barramentos e Redes em Chip para projeto de Sistemas Embarcados. 2011. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

13.
Rodrigo Oliveira Cavalcanti. Arquiteturas reconfiguráveis de Granularidade Grossa. 2010. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

14.
Juliana Vieira da Cruz. Projeto de Processadores embarcado em FPGA. 2010. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

15.
Flavio Rodrigues Oliveira. Descrição de Roteador de Redes em Chip usando VHDL. 2010. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

16.
Marcelo de Andrade Tavares. Arquitetura de Hardware para Estimação de Movimento em Vídeos Digitais. 2010. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

17.
Gustavo de Araújo Sabry. Utilização da Tecnologia ZIGBEE Aplicada à Indústria d o Petróleo. 2009. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

18.
Alba Sandyra Bezerra Lopes. UMA ARQUITETURA BASEADA EM REDES EM CHIP PARA ESTIMAÇÃO DE MOVIMENTO SEGUNDO O PADRÃO H.264. 2009. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

19.
Miklecio Bezerra da Costa. Núcleo Gerador de Tráfego para Avaliação de Desempenho de Redes em Chip. 2008. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

20.
Bruno Cruz de Oliveira. Manutenção da Consistência de Dados em uma Plataforma MP-SoC Baseada em NoC: Projeto do Diretório. 2006. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

21.
Gustavo Girão Barreto da Silva. Manutenção da Consistencia de Dados em uma Plataforma MP-SoC Baseada em NoC: Projeto da Cache. 2006. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

22.
Evellyne da Silva Batista. Formação Continuada em Sistemas Embutidos de Tempo Real Aplicados à Industria do Petróleo: Uso de Tecnologia de Estudo a Distância. 2006. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

23.
Tássia Aparecida Vieira de freitas. Desenvolvimento de Aplicações da industria do Petrôleo e Gás natural em uma Plataforma MP-SoC. 2006. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

24.
José Diego Saraiva da Silva. Uma Plataforma para Sistemas Embarcados: desenvolvimento e Aaliação de desempenho de um Processador RTL e uca cache L1 usando SystemC. 2006. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

25.
Rogérioerio Henrique da Costa Campelo. Biometria e Multibiometrica. 2006. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

26.
Clelio Feitosa de Souza. Desenvolvimento de um Sistema de Monitoramento de Poços de petrôleo em Tempo Real para o Teste de Formação. 2005. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

27.
Milano Gadelha Carvalho. Multiplexação de dados em Fluxo de Transporte MPEG2. 2005. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

28.
Paulo Roberto da Motta Pires. Máquinas de Comitê para Detecção e Localização de Vazamentos em Dutos de Gás. 2004. 59 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte, Agência Nacional do Petróleo. Orientador: Ivan Saraiva Silva.

29.
Arnaldo Pereira de Azevedo Filho. Implementação em VHDL da Unidade Reconfigurável e Programável do Processador X4CP32. 2004. 49 f. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

30.
Germman Albuquerque de Moura. Implementação da DCT 2D em Ambiente de Desenvolvimento de Aplicações para Sistemas Embutidos. 2002. 30 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

31.
Lane Íris de Melo Nóbrega. Modelagem dos Mecanismos de Referência e Contra-Referência do Programa de Saúde da Família. 2002. 125 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

32.
Luciene Lucena. Estudo Comparativo entre o Sistema Cartão Nacional de Saúde e a Plataforma F@MILIA. 2002. 127 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

33.
Ana Maria Araújo da Cunha. Ensino a Distância: Ferramentas e Estudo de Caso. 2000. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

34.
Andréa Cynthia dos Santos. Planejamento e Desenvolvimento do SAM - Sistema de Automação para o Mestrado. 1999. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

35.
Adriana Cristina da Silva. Implementação de um processador Elementar para um Sistema Multiprocessador. 1998. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

36.
Joseane Alves Pinheiro. Concepção e Implementação de um Processador de um Bit. 1998. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

37.
Marcos César Madruga Alves Pinheiro. Desenvolvimento de Sistemas de Informação na WEB. 1997. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

38.
Nádja Rogéria Araújo Cândido. Redes Neurais Artificiais: Uma Implementação Arquitetural. 1997. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

39.
Helena Lai. Arquitetura PRAM: Estudo de Viabilidade. 1997. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

40.
Tatiana Gadelha Serra. Mepa: Concepção de uma Arquitetura Didática. 1997. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Ivan Saraiva Silva.

Iniciação científica
1.
Lucas Fernandes Ribeiro. Descrição, Validação e Prototipagem de Bloco Gerador de Código executável para Array Adaptável para Microprocessador Many-Core. 2016. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

2.
Francisco das Chagas de Lima Alves. Descrição, Validação e Prototipagem de Memórias Tolerantes a Falhas. 2016. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

3.
Natasha Rabelo Oliveira. Projeto, modelagem e validação de unidade reconfigurável de grão grosso para array reconfigurável usando a linguagem VHDL de descrição de hardware. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

4.
Tiago dos Santos Patrocínio. Projeto, modelagem e validação de uma unidade de reconfiguração dinâmica para arquiteturas reconfiguráveis de grão grosso usando a linguagem VHDL de descrição de hardware. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

5.
Francisco Carlos Silva Junior. Desenvolvimento de ferramenta de software para geração off-line de configurações para array reconfigurável de grão grosso. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

6.
Francisco das Chagas de Lima Alves. Desenvolvimento de um conjunto de unidade reconfigurável de grão grosso para array reconfigurável usando a linguagem VHDL. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

7.
Laysson Oliveira Luz. Desenvolvimento Sub-Conjunto de Instruções para Sincronização e Comunicação entre Processos em Microprocessadores Multi-Core. 2014. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

8.
Ramon Santos Nepomuceno. Desenvol vimento de Módulos de Memória para Microprocessadores Multi-core. 2014. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

9.
Thiago RodriguesBarros da Silva Soares. Implantação de Aplicações Reais e Sintéticas para Validação do Microprocessador uVMP-SSC com Recursos de Configuração de Memória Local Integrados. 2014. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

10.
Thiago Rodrigues Barros da Silva Soares. Sistema de Processaento Paralelo que não Utiliza Processadores do Tipo Von Newman. 2013. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

11.
Ramon Santos Nepomuceno. Hierarquia de Memória para Arquiteturas Multi-Core. 2013. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

12.
Laysson Oliveira Luz. Implementação da Biblioteca MPI (Message Passing Interface) para Programação Paralela em Sistemas Multiprocessados. 2013. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

13.
Ramon Santos Nepomuceno. Projeto de Processador Embarcado Multi-Core Usando a Linguagem VHDL. 2012. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

14.
Laysson Oliveira Luz. Adaptação e Integração do Processador RISCO a uma Arquitetura Multi-Core para Sistemas Embarcados de Propósito Geral. 2012. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

15.
Milton Cesar Correa Segundo. Linguagem Assembly e Ferramenta Assembler para Programação de Processadores Multi-core. 2012. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ivan Saraiva Silva.

16.
Tackyss Mafua. Desenvolvimento de Benchmark para Avaliação de Desempenho de Processadores Multi-Core. 2012. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.

17.
Eugenio Souza Carvalho. Desenvolvimento de Ferramentas para Geração de Código para Processador Embarcado Multi-Core. 2012. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Piauí. Orientador: Ivan Saraiva Silva.



Inovação



Patente
1.
 Silva, Ivan Saraiva; ARAÚJO, Silvio Roberto Fernandes de . Em período de sigilo. 2012, Brasil.
Patente: Privilégio de Inovação. Número do registro: PI09252843, título: "Em período de sigilo" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 21/11/2012


Programa de computador registrado
1.
SILVA, I. S.; SOARES, T. R. B. S. . IPNoSys II Packet Generatior. 2014.
Patente: Programa de Computador. Número do registro: BR512014001140-2, data de registro: 24/09/2014, título: "IPNoSys II Packet Generatior" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.

2.
SILVA, I. S.; Carvalho, E. S. . uVMP - A&A. 2014.
Patente: Programa de Computador. Número do registro: BR512014001144-5, data de registro: 24/09/2014, título: "uVMP - A&A" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.

3.
SILVA, I. S.; NEPOMUCENO, RAMON . UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR. 2012.
Patente: Programa de Computador. Número do registro: BR512013000693-7, data de registro: 20/12/2012, título: "UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.


Programa de computador sem registro
1.
Carvalho, E. S. ; SILVA, I. S. . uVMP-A&A - UFPI's Virtualizable Platform -Assembly & Assemblr. 2013.

2.
SOARES, T. R. B. S. ; SILVA, I. S. . IPNoSys II Packet Generator. 2013.

3.
SILVA, I. S.; Junior, F. C. S. . (Registro solicitado ao NINTEC em 23/01/2017) Didactic Processor for Computer Architecture Education. 2017.

4.
SILVA, I. S.; Nepomuceno, R. S. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma METAL. 2017.

5.
SILVA, I. S.; Ferreira, J. C. S . (Registro solicitado ao NINTEC em 23/01/2017) Bibliotecas OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2017.

6.
SILVA, I. S.; Luz, L. O. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma ArachNoC. 2017.


Projetos de pesquisa


Educação e Popularização de C & T



Artigos
Artigos completos publicados em periódicos
1.
Patrocínio, T. S.2015Patrocínio, T. S. ; SILVA, IVAN S. . METHOD TO CLASSIFY PAPERS TO BEGINNING STUDENTS USING NATURAL LANGUAGE PROCESSING: AN EMBEDDED PROCESSOR CASE STUDY. Revista de Sistemas e Computação - RSC, v. 5, p. 82-91, 2015.

2.
ARAUJO, S. R. F.2017ARAUJO, S. R. F. ; I.S. SILVA . Relato de Experiência Interdisciplinar Usando MIPS. INTERNATIONAL JOURNAL OF COMPUTER ARCHITECTURE EDUCATION, v. 6, p. 52-61, 2017.


Livros e capítulos
1.
ARAÚJO, Silvio Roberto Fernandes de ; I.S. SILVA . IPNoSys: Integrated Processing NoC System. 1. ed. Beau Bassin: Novas Edições Acadêmicas, 2017. v. 1. 220p .

1.
ARAUJO, S. R. F. ; SILVA, I. S. . Programação paralela utilizando o modelo IPNoSys. In: Ricardo de Andrade Lira Rabelo; José Valdemir dos Reis Junior. (Org.). Anais II Escola Regional de Informática do Piauí. 1ed.Porto Alegre: SBC, 2016, v. 1, p. 135-166.


Programa de Computador sem registro de patente
1.
SILVA, I. S.; Junior, F. C. S. . (Registro solicitado ao NINTEC em 23/01/2017) Didactic Processor for Computer Architecture Education. 2017.

2.
SILVA, I. S.; Nepomuceno, R. S. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma METAL. 2017.

3.
SILVA, I. S.; Ferreira, J. C. S . (Registro solicitado ao NINTEC em 23/01/2017) Bibliotecas OpenCL para as Arquiteturas Manycore METAL e ArachNoC. 2017.

4.
SILVA, I. S.; Luz, L. O. . (Registro solicitado ao NINTEC em 23/01/2017) Plataforma ArachNoC. 2017.

5.
Carvalho, E. S. ; SILVA, I. S. . uVMP-A&A - UFPI's Virtualizable Platform -Assembly & Assemblr. 2013.


Cursos de curta duração ministrados
1.
Silva, Ivan Saraiva. Arquiteturas de Computadores. 2013. .


Programa de Computador registrado
1.
SILVA, I. S.; NEPOMUCENO, RAMON . UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR. 2012.
Patente: Programa de Computador. Número do registro: BR512013000693-7, data de registro: 20/12/2012, título: "UVMP-SSC - UFPI`S VIRTUALIZABLE MULTI-CORE PROCESSOR" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.




Página gerada pelo Sistema Currículo Lattes em 14/08/2018 às 3:32:46