Paulo Francisco Butzen

Bolsista de Produtividade em Pesquisa do CNPq - Nível 2

  • Endereço para acessar este CV: http://lattes.cnpq.br/1952072482347004
  • Última atualização do currículo em 11/06/2018


Graduado em Engenharia da Computação (2004), mestre em Ciência da Computação (2007) e Doutor em Microeletrônica (2012) pela Universidade Federal do Rio Grande do Sul (UFRGS). Pós-doutorado na École Nationale Supérieure des Télécommunications (Télécom ParisTech) Paris, França (2014-2015). Atuou como pesquisador visitante na Universidade de Minnesota de abril a dezemebro de 2006. Trabalhou na Nangate do Brasil de março de 2007 à Fevereiro de 2008, liderando o grupo de projeto de biblioteca de células. Professor do Centro de Ciêcias Computacionais da Universidade Federal do Rio Grande (FURG) desde outubro de 2010. Coordenador do Grupo de Sistemas Digitais e Embarcados da FURG desde 2012. Coordenador de Programa do South Symposium on Microelectronics nos anos de 2013 e 2014. As áreas de interesse estão concentradas no projeto de circuitos integrados digitais e no desenvolvimento de ferramentas de CAD para microeletrônica. (Texto informado pelo autor)


Identificação


Nome
Paulo Francisco Butzen
Nome em citações bibliográficas
BUTZEN, P. F.;Butzen, Paulo;Butzen, P.;BUTZEN, PAULO F.;BUTZEN, P.F.

Endereço


Endereço Profissional
Universidade Federal do Rio Grande, Unidades Acadêmicas, Centro de Ciências Computacionais.
Avenida Itália, Km 8 - Centro de Ciências Computacionais
Carreiros
96203900 - Rio Grande, RS - Brasil
Telefone: (53) 32336623
URL da Homepage: http://www.furg.br


Formação acadêmica/titulação


2008 - 2012
Doutorado em Microeletrônica.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Aging Aware Design Techniques and CMOS Gate Degradation Estimative, Ano de obtenção: 2012.
Orientador: Renato Perez Ribas.
Coorientador: André Inácio Reis.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Digital Integrated Circuit Design; Logic gates; CMOS technology; Aging Effects; Reliability; Modeling.
Grande área: Ciências Exatas e da Terra
Grande Área: Engenharias / Área: Engenharia Elétrica.
Grande Área: Outros / Área: Microeletrônica.
2005 - 2007
Mestrado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Leakage Current Modeling in Sub-micrometer CMOS Complex Gates,Ano de Obtenção: 2007.
Orientador: Renato Perez Ribas.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Low Power Circuits; Leakage Current; CMOS.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica.
2000 - 2004
Graduação em Engenharia da Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Teste e caracterização de ASICs implementados na tecnologia AMI 0.5um CMOS.
Orientador: Renato Perez Ribas.
1998 interrompida
Graduação interrompida em 1999 em Ciência da Computação.
Universidade de Santa Cruz do Sul, UNISC, Brasil.
Ano de interrupção: 1999


Pós-doutorado


2014 - 2015
Pós-Doutorado.
Ecole Nationale Superieure des Telecommunications, ENST-Paris, França.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.


Formação Complementar


2010 - 2010
XII Escola de Microeletrônica.
Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
2009 - 2009
11ª Escola de Microeletrônica. (Carga horária: 40h).
Universidade Federal de Pelotas, UFPEL, Brasil.
2008 - 2008
Escola de Microeletrônica.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2003 - 2004
Uso da Tecnologia da Informação nas Empresas. (Carga horária: 3h).
LB Consultoria Juridica em TI, LB, Brasil.
2002 - 2002
IV Escola de Microeletrônica.
Universidade Federal de Santa Catarina, UFSC, Brasil.
2001 - 2001
III Escola de Microeletrônica.
Universidade Federal de Santa Maria, UFSM, Brasil.


Atuação Profissional



WS Informática, WS INFORMÁTICA, Brasil.
Vínculo institucional

1998 - 1999
Vínculo: Celetista formal, Enquadramento Funcional: Professor, Carga horária: 40

Atividades

06/1998 - 11/1999
Ensino, Informática Básica, Nível: Aperfeiçoamento

Disciplinas ministradas
Corel Draw
Microsoft Office
Microsoft Windows

Universidade Federal do Rio Grande, FURG, Brasil.
Vínculo institucional

2010 - Atual
Vínculo: , Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva.

Atividades

03/2016 - Atual
Ensino, Sistemas de Informação, Nível: Graduação

Disciplinas ministradas
Sistemas de Computação
09/2015 - Atual
Conselhos, Comissões e Consultoria, Unidades Acadêmicas, Centro de Ciências Computacionais.

Cargo ou função
Membro da Comissão de Pós-Graduação do Programa de Pós-Graduação em Computação.
03/2013 - Atual
Ensino, Engenharia de Computação, Nível: Pós-Graduação

Disciplinas ministradas
Projeto de Sistemas Digitais
Sistemas Integrados
10/2012 - Atual
Direção e administração, Unidades Acadêmicas, Centro de Ciências Computacionais.

Cargo ou função
Coordenador do Grupo de Sistemas Digitais e Embarcados.
03/2011 - Atual
Ensino, Engenharia de Automação, Nível: Graduação

Disciplinas ministradas
Atividade de Integração Curricular
Circuitos Elétricos e Eletrônica
Sistemas Digitais
09/2010 - Atual
Ensino, Engenharia de Computação, Nível: Graduação

Disciplinas ministradas
Circuitos Elétricos e Eletrônica
Sistemas Digitais
Sistemas Microprocessados
Topicos em Sistemas Microprocessados

Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

2012 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Pesquisador Colaborador, Carga horária: 2
Outras informações
Pesquisador Colaborador do Grupo de Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados

Vínculo institucional

2008 - 2012
Vínculo: Colaborador, Enquadramento Funcional: Doutorando, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2005 - 2007
Vínculo: Colaborador, Enquadramento Funcional: Mestrando, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2001 - 2003
Vínculo: Livre, Enquadramento Funcional: Bolsista de Iniciação cientifica, Carga horária: 20

Atividades

07/2009 - 12/2009
Estágios , Instituto de Informática, .

Estágio realizado
Estágio Docência: Disciplina: Circuitos Digitais. Curso: Engenharia de Computação.
07/2008 - 12/2008
Estágios , Instituto de Informática, .

Estágio realizado
Estágio Docência: Diciplina de Concepção de Circuitos Integrados II. Curso: Engenharia de Computação..
03/2005 - 07/2005
Estágios , Instituto de Informática, .

Estágio realizado
Estágio Docência: Disciplina Técnicas Digitais para Computação. Curso: Engenharia de Computação.
04/2002 - 10/2003
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Bolsa de Iniciação Científica: Implementação de um visualizador de circuitos lógicos.
04/2001 - 03/2002
Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática.

Atividade realizada
Bolsa de Iniciação Científica: Desenvolvimento de uma plataforma de hardware (contador de pontos) para ser utilizada em um sistema para orientação e caracterização de rochas sedimentares.

Nangate do Brasil S/A Tecnologia em Microeletronica, NANGATE DO BRASI, Brasil.
Vínculo institucional

2007 - 2008
Vínculo: Celetista, Enquadramento Funcional: Engenheiro de Computação, Carga horária: 44, Regime: Dedicação exclusiva.

Atividades

10/2007 - 02/2008
Direção e administração, Library Design Team, .

Cargo ou função
Gerente do Library Design Team.
03/2007 - 02/2008
Pesquisa e desenvolvimento , Library Design Team, .


University of Minnesota System, UMN, Estados Unidos.
Vínculo institucional

2006 - 2006
Vínculo: Colaborador, Enquadramento Funcional: Pesquisador Visitante, Carga horária: 40


PD3 Tecnologia em Redes e Sistemas Digitais, PD3, Brasil.
Vínculo institucional

2003 - 2004
Vínculo: Livre, Enquadramento Funcional: Estagiário, Carga horária: 30

Atividades

10/2003 - 01/2005
Estágios , Grupo de Sistemas Embarcado, .

Estágio realizado
Desenvolvimento de sistemas embarcados para redes de computadores.


Linhas de pesquisa


1.
Geração Automática de Layout

Objetivo: Implementação e validação de estratégias de geração automática de layout de portas lógicas a partir de sua descrição SPICE e/ou diagrama stick..
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Microeletrônica.
Palavras-chave: Logic design; Automatic Layout Generarion.
2.
Design de células lógicas em tecnologias CMOS nanométricas

Objetivo: Desenvolver e implementar técnicas de design de portas lógicas considerando novas regras de desenho presentes em tecnologias nanométricas.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação.
Palavras-chave: Logic design; CMOS gates; CMOS.


Projetos de pesquisa


2016 - Atual
Ferramentas Computacionais para Projeto de Sistemas Digitais Confiáveis
Descrição: Este projeto de pesquisa e inovação consiste no desenvolvimento de estratégias para aumentar a confiabilidade de circuitos integrados projetados em tecnologias nanométricas. Nele é demonstrado que o desenvolvimento no processo de fabricação de circuitos integrados tem gerado uma preocupação quanto a previsibilidade do comportamento, o consumo de potência e a confiabilidade dos novos circuitos. Os algoritmos estado-da-arte que auxiliam o projeto de circuitos integrados não tratam de forma eficiente estes novos desafios. Apesar de já utilizarem dados estatísticos no seu desenvolvimento, a pequena abrangência das análises e os novos desafios das tecnologias nanométricas ainda são grandes tópicos a serem investigados. Nesse projeto é proposta uma abordagem para avaliação mais eficiente destes efeitos em diferentes etapas do fluxo de projeto de circuitos integrados.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) .
Integrantes: Paulo Francisco Butzen - Coordenador / Cristina Meinhardt - Integrante / Denis Teixeira Franco - Integrante / Rafael Schivittz - Integrante / José Rodrigo Furlanetto de Azambuja - Integrante / Gabriel Soares Porto - Integrante / Roberto Borba de Almeida - Integrante / Ingrid Oliveira - Integrante / Rafaél Friz - Integrante.
2014 - 2015
Estimativa da degradação causada por efeitos de envelhecimento em circuitos integrados CMOS
Descrição: A determinação da degradação causada pelos efeitos de envelhecimento em circuitos integrados é fator predominante em tecnologias CMOS nanométricas devido ao significativo aumento da severidade destes efeitos nestes processos de fabricação. Esta alta severidade dos reduz significativamente a vida útil dos circuitos integrados projetados em tecnologias CMOS avançadas. O presente trabalho tem por objetivo fornecer subsídios para o desenvolvimento de circuitos mais robustos a estes efeitos de envelhecimento. Desta forma, a proposta aqui apresentada terá impacto significativo para o avanço do projeto de estimativa e avaliação da robustez dos circuitos integrados que vem sendo desenvolvido pelo pesquisador Paulo Butzen nos últimos anos. O sucesso deste projeto representa um importante avanço para projeto de ASICs, pois permite uma melhor previsão do comportamento dos circuitos durante toda a sua vida útil. Como resultado espera-se a conclusão de ferramentas de CAD (software) para a análise automática do envelhecimento em circuitos integrados.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (1) .
Integrantes: Paulo Francisco Butzen - Coordenador / Eduardo Liebl - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2013 - 2016
Projeto de Sistemas Integrados com Alta Eficiência Energética
Descrição: Este projeto concentra-se em buscar as melhores alternativas para diferentes tipos de circuitos com alta eficiência energética, tais como somadores, células de memória, circuitos sequenciais e combinacionais projetados em tecnologias nanométricas..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (2) .
Integrantes: Paulo Francisco Butzen - Coordenador / Cristina Meinhardt - Integrante / Vagner Santos da Rosa - Integrante.
2010 - 2013
Synaptic Project - FP7 European Community
Descrição: Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/Synaptic é um projeto do tipo FP7 aprovado pela Comissão de Comunidades Européias para financiamento. O projeto visa a pesquisa para automatizar a síntese de estruturas regulares em tecnologias avançadas. Os parceiros deste projeto são a Nangate A/S (Dinamarca), a ST microeletrônica (Itália), Thales (França), IMEC (Bélgica), Politécnico de Milão (Itália), Politécnica de Catalunya (Espanha), LeadingEdge (Italia) e UFRGS (Brasil). A proposta do projeto Synaptic foi a melhor avaliada em sua chamada (teve nota 14.5 sobre 15) e foi a primeira das quatro aprovadas a ser chamada para financiamento. Trata-se de um projeto de pesquisa que envolve universidades e empresas, para desenvolver metodologias de projeto e as ferramentas de CAD associadas para projeto regular em tecnologias avançadas. Veja a homepage do projeto em: http://www.synaptic-project.eu/.
Situação: Concluído; Natureza: Pesquisa.
2006 - 2006
Reliability Aware Aging Tolerant Design
Descrição: Device reliability issues such as Bias Temperature Instability (BTI), Hot Carrier Injection (HCI), and Time Dependent Dielectric Breakdown (TDDB) have emerged as serious problems undermining the performance and yield of VLSI systems in advanced CMOS technologies. ITRS recognizes these reliability issues as major roadblocks for continuing CMOS scaling beyond the 32nm technology node. Circuit aging manifests itself as degradation in chip performance over time. The time it takes for a chip to show significant slow down from its fresh state can be in the order of a few months to a few years depending on the operating conditions. Circuit aging has been an unfamiliar notion to chip designers until recent where the heat dissipation, operating voltage margins, and manufacturing variability has become unacceptable in high-performance systems. To effectively deal with this adverse phenomenon, my group has been developing innovative design-for-reliability techniques that make chips inherently resilient to aging or equip chips with intelligent measures to adaptively compensate for aging. Most of the previous research on this topic has been confined to understanding the aging behavior of a single transistor. As a result, the impact of aging on higher-level circuits and systems has not been well understood and there has virtually been no work on design-for-reliability techniques to resolve this adverse phenomenon. As we have experienced with other artifacts of Moore's law, technology is now reaching a point where device reliability can no longer be dealt with at the device level alone. Our vision is to embrace a new design paradigm where the circuit aging issues are handled at every single stage of the design starting from the process development to circuit design and system architecture.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (1) .
Integrantes: Paulo Francisco Butzen - Integrante / Chris H. Kim - Coordenador / Keane, John - Integrante / Venkatraman, Shrinivas - Integrante.
2005 - Atual
Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados
Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa Nangate-UFRGS Research Lab nas instalações do Instituto de Informática da UFRGS. O projeto apresenta as seguintes linhas de investigação: Análise Estatística de Variação de Processos de Microeletrônica CMOS; Geração de Redes Lógicas; Mapeamento Tecnológico; Modelos de Consumo de Potência; Teste de Bibliotecas de Células.
Situação: Em andamento; Natureza: Pesquisa.


Projetos de extensão


2014 - 2015
Aprimoramento do Pensamento Lógico em Alunos do Ensino Médio
Descrição: Esse projeto se propõe a desenvolver atividade para aprimoramento do pensamento lógico de alunos do ensino médio através de problemas comuns de lógica de programação e computação por meio do uso da ferramenta Scrach . Este aprimoramento do pensamento lógico deve ter influência direta na resolução de problemas das disciplinas relacionadas com as ciências exatas, além de apresentar de uma forma alternativa diferentes desafios científicos. O Projeto deve contribuir para o aprimoramento dos cursos das ciências exatas, formando alunos com raciocínio lógico para resolução de problemas.
Situação: Concluído; Natureza: Extensão.
Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) .
Integrantes: Paulo Francisco Butzen - Coordenador / Diana Adamatti - Integrante / Karina Machado - Integrante / Leonardo Ramos Emmendorfer - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.
2013 - 2014
CLP Educacional baseado na Plataforma Arduino
Descrição: Neste projeto de pesquisa propomos o desenvolvimento de um Controlador Lógico Programável (CLP) de baixo custo, baseado na plataforma Arduino, para uso educacional. O projeto será desenvolvido em conjunto por alunos do curso de Engenharia de Automaçã da Universidade Federal do Rio Grande (FURG) e do curso Técnico em Automação do Instituto Federal Rio Grande do Sul (IFRS)..
Situação: Concluído; Natureza: Extensão.
2012 - 2012
Microeletrônica: Introdução ao Projeto Físico de Portas Lógicas

Projeto certificado pelo(a) coordenador(a) Andre Inacio Reis em 18/01/2013.
Descrição: O objetivo principal do curso é apresentar aspectos fundamentais do projeto de portas lógicas projetadas em tecnologia CMOS, explorando principalmente os principiais conceitos e características relacionadas ao desenvolvimento de circuitos integrados que utilizam a metodologia baseada em biblioteca de células.
Situação: Concluído; Natureza: Extensão.
Alunos envolvidos: Graduação: (40) .
Integrantes: Paulo Francisco Butzen - Integrante / Cristina Meinhardt - Coordenador / Denis Teixeira Franco - Integrante / Vagner Santos da Rosa - Integrante.


Revisor de periódico


2013 - Atual
Periódico: IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.


Prêmios e títulos


2014
First Place on Incremental Timing-driven Placement Contest, 2014 CAD Contest at ICCAD.
2013
Melhor Tese de Doutorado da SBMICRO - Categoria: Projeto, CAD e Teste de Circuitos Integrados, Sociedade Brasileira de Microeletrônica.
2009
DAC/ISSCC Student Design Contest, Design Automation Conference & International Solid-State Circuits Conference.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
ALMEIDA, R.2017ALMEIDA, R. ; BUTZEN, P. F. ; MEINHARDT, Cristina . AVALIAÇÃO DE CÉLULAS SRAM EM TECNOLOGIA CMOS 32nm. RETEC. REVISTA DE TECNOLOGIAS (OURINHOS), v. 10, p. 42-56, 2017.

2.
SLIMANI, M.2016SLIMANI, M. ; Butzen, P. ; NAVINER, L. ; WANG, Y. ; CAI, H. . Reliability analysis of hybrid spin transfer torque magnetic tunnel junction/CMOS majority voters. Microelectronics and Reliability, v. 1, p. 1, 2016.

3.
SILVA, F. G. R. G.2016SILVA, F. G. R. G. ; BUTZEN, P. F. ; MEINHARDT, C. . Portas Lógicas XOR: Impacto da Variabilidade PVT no Desempenho para Tecnologia de 32nm. REVISTA JUNIOR DE INICIAÇÃO CIENTÍFICA EM CIÊNCIAS EXATAS E ENGENHARIA, v. 1, p. 29-35, 2016.

4.
SCHIVITTZ, R.2015SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . ADDEs ? Uma ferramenta para estimar o efeito BTI em portas lógicas CMOS. Revista Junior de Iniciação Científica em Ciências Exatas e Engenharia, v. 1, p. 50-59, 2015.

5.
BUTZEN, P.F.2015BUTZEN, P.F.; WANG, Y. ; NAVINER, L.A.B. ; CAI, H. ; SLIMANI, M. . Reliable majority voter based on spin transfer torque magnetic tunnel junction device. Electronics Letters (Online), v. 1, p. 1, 2015.

6.
ZIMPECK, A. L.2014ZIMPECK, A. L. ; MEINHARDT, C. ; BUTZEN, P. F. . Análise do comportamento de portas lógicas CMOS com falhas Stuck-On em nanotecnologias. Revista Junior de Iniciação Científica em Ciências Exatas e Engenharia, v. 7, p. 1-10, 2014.

7.
FOGACA, M. P.2014FOGACA, M. P. ; MEINHARDT, C. ; BUTZEN, P. F. . Uma revisão sobre o problema de posicionamento no projeto circuitos integrados modernos. Revista Junior de Iniciação Científica em Ciências Exatas e Engenharia, v. 1, p. 32-41, 2014.

8.
REIS, A. I.2013BUTZEN, P. F.; REIS, A. I. ; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . BTI and HCI first-order aging estimation for early use in standard cell technology mapping. Microelectronics and Reliability, v. 53, p. 1360-1364, 2013.

9.
REIS, A. I.2013REIS, A. I. ; NUNES, C. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, Renato Perez . BTI, HCI and TDDB aging impact in flip-flops. Microelectronics and Reliability, v. 53, p. 1355-1359, 2013.

10.
BUTZEN, P. F.;Butzen, Paulo;Butzen, P.;BUTZEN, PAULO F.;BUTZEN, P.F.2012BUTZEN, P. F.; Dal BEM, V. ; REIS, A. I. ; RIBAS, Renato Perez . Design of CMOS logic gates with enhanced robustness against aging degradation. Microelectronics and Reliability, v. 52, p. 1822-1826, 2012.

11.
GOMES, I. A. C.2012GOMES, I. A. C. ; Meinhardt C ; BUTZEN, P. F. . Projeto de um Bloco de Memória SRAM em Tecnologias CMOS Nanométricas de 16nm. ICCEEg - Revista Jr de Iniciação Científica em Ciências Exatas e Engenharia, v. 1, p. 31-40, 2012.

12.
Keane, John2011 Keane, John ; Venkatraman, Shrinivas ; BUTZEN, P. F. ; KIM, C. H. . An Array-Based Test Circuit for Fully Automated Gate Dielectric Breakdown Characterization. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print), v. 19, p. 787-895, 2011.

13.
BUTZEN, P. F.;Butzen, Paulo;Butzen, P.;BUTZEN, PAULO F.;BUTZEN, P.F.2010 BUTZEN, P. F.; DAL BEM, V. ; REIS, A. I. ; RIBAS, R. P. . Leakage Analysis Considering the Effect of Inter-Cell Wire Resistance for Nanoscaled CMOS Circuits. Journal of Low Power Electronics (Print), v. 6, p. 192-200, 2010.

14.
BUTZEN, P. F.;Butzen, Paulo;Butzen, P.;BUTZEN, PAULO F.;BUTZEN, P.F.2010 BUTZEN, P. F.; ROSA JR, L. S. ; CHIAPPETTA F., E.J.D. ; REIS, A. I. ; REIS, A. I. ; RIBAS, R. P. . Standby Power Consumption Estimation by Interacting Leakage Current Mechanisms in Nanoscaled CMOS Digital Circuits. Microelectronics Journal, v. 41, p. 247-255, 2010.

15.
BUTZEN, P. F.;Butzen, Paulo;Butzen, P.;BUTZEN, PAULO F.;BUTZEN, P.F.2010 BUTZEN, P. F.; Dal BEM, V. ; REIS, A. I. ; REIS, A. I. ; RIBAS, R. P. . Transistor Network Restructuring Against NBTI Degradation. Microelectronics and Reliability, v. 50, p. 1298-1303, 2010.

Capítulos de livros publicados
1.
BUTZEN, P. F.; DAL BEM, V. ; REIS, A. I. ; RIBAS, R. P. . Efeitos Físicos Nanométricos em Circuitos Integrados Digitais. In: J. Mattos, L. Rosa Jr.; M. Pilla. (Org.). Desafios e Avanços em Computação: o Estado da Arte. Pelotas, RS: Editora e Gráfica Universitária, 2009, v. , p. 225-244.

2.
BUTZEN, P. F.; RIBAS, R. P. . Leakage Current in Sub-Micrometer CMOS Gates. In: Ricardo Reis. (Org.). Advanced Topics on VLSI Design. 1ed.Porto Alegre: Instituto de Informatica da UFRGS, 2009, v. , p. 211-240.

Trabalhos completos publicados em anais de congressos
1.
SCHVITTZ, R. ; PONTES, M. ; MEINHARDT, C. ; FRANCO, D. T. ; NAVINER, L.A.B. ; DA ROSA JUNIOR, L. S. ; BUTZEN, P. F. . Reliability Evaluation of Circuits Designed in Multi- and Single-Stage Versions. In: LASCAS - IEEE Latin American Symposium on Circuits and Systems, 2018, Puerto Vallarta. LASCAS - IEEE Latin American Symposium on Circuits and Systems, 2018. p. 1-4.

2.
MARQUES, C. M. ; LONGO, C. A. S. N. S. ; ALMEIDA, R. B. ; MEINHARDT, C. ; BUTZEN, P. F. . Impacto de falhas Stuck-Open e Stuck-On em células de memória 6T SRAM de 16nm. In: Iberchip Workshop, 2018, Puerto Vallarta. Iberchip Workshop, 2018. v. 1. p. 1-4.

3.
CUSTODIO, L. ; BUTZEN, P. F. . Temperature Variability and Transistor Sizing Impact in MOSFET Characteristics. In: SIM - Simpósio Sul de Microeletrônica, 2018, Curitiba. SIM - Simpósio Sul de Microeletrônica, 2018. p. 1-4.

4.
MARQUES, C. M. ; ALMEIDA, R. B. ; MEINHARDT, C. ; BUTZEN, P. F. . Analyze of Permanent and Transient Faults in 6T SRAM cell. In: SIM - Simpósio Sul de Microeletrônica, 2018, Curitiba. SIM - Simpósio Sul de Microeletrônica, 2018. p. 1-4.

5.
ALMEIDA, R. B. ; BUTZEN, P. F. ; MEINHARDT, C. . PVT variation impact on 16nm SRAM cells. In: SIM - Simposio Sul de Microeletrônica, 2018, Curitiba. SIM - Simposio Sul de Microeletrônica, 2018. p. 1-4.

6.
FARIAS, C. R. ; TOLEDO, S. P. ; MEINHARDT, C. ; BUTZEN, P. F. . Investigating Schmitt Trigger Inverters behavior at 16nm technologies. In: SIM - Simposio Sul de Microeletrônica, 2018, Curitiba. SIM - Simposio Sul de Microeletrônica, 2018. p. 1-4.

7.
OLIVEIRA, INGRID F. V. ; SCHVITTZ, RAFAEL B. ; BUTZEN, PAULO F. . Fault masking ratio analysis of majority voters topologies. In: 2018 IEEE 19th LatinAmerican Test Symposium (LATS), 2018, Sao Paulo. 2018 IEEE 19th Latin-American Test Symposium (LATS), 2018. p. 1-4.

8.
ALMEIDA, R. B. ; FARIAS, C. R. ; BUTZEN, P. F. ; MEINHARDT, C. . Voltage scaling impact on noise margin of 1-bit SRAM. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

9.
SCHIVITTZ, R. ; FRANCO, D. T. ; NAVINER, L. ; MEINHARDT, C. ; BUTZEN, P. F. . Automatic evaluation of gate realibility under permanent faults. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

10.
TOLEDO, S. P. ; MEINHARDT, C. ; BUTZEN, P. F. . Analysis of the Impact of the use of Schmitt Trigger Inverter on Process Variability for 32nm Technology in Full Adders. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

11.
DIAS, C. ; BUTZEN, P. F. . Non-volatile Memristive Memory Cell Simulation in SPICE Enviroment. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelctronics, 2017. v. 1. p. 1-4.

12.
PORTO, G. S. ; BUTZEN, P. F. ; FRANCO, D. T. . Fault Collapsing Analysis Using BDDs Extensions. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

13.
FRIZ, R. ; FRANCO, D. T. ; BUTZEN, P. F. . A Tool for Reliability Analysis of Logic Circuit. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

14.
OLIVEIRA, I. ; BUTZEN, P. F. . Analysing Permanent Fault Effects on Majority Voters. In: South Symposium on Microelectronics, 2017, Rio Grande. South Symposium on Microelectronics, 2017. v. 1. p. 1-4.

15.
PORTO, G. S. ; BUTZEN, P. F. ; FRANCO, D. T. . Exploring BDDs to Reduce Test Pattern Set. In: Latin American Test Symposium, 2017, Bogota. 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1-4.

16.
ALMEIDA, R. B. ; BUTZEN, P. F. ; MEINHARDT, C. . Análise das margens de ruído de diferentes topologias de células de memória SRAM de 1 bit. In: Iberchip Workshop, 2017, Bariloche. Iberchip Workshop, 2017. p. 1-4.

17.
SCHIVITTZ, R. ; FRANCO, D. T. ; NAVINER, L.A.B. ; MEINHARDT, C. ; BUTZEN, P. F. . Um Modelo Probabilistico para Criação de PTMs de Portas Lógicas Combinacionais. In: Iberchip Workshop, 2017, Bariloche. Iberchip Workshop, 2017. p. 1-4.

18.
OLIVEIRA, I. ; BUTZEN, P. F. . Avaliação da Robustez de Votadores Majoritários à Variabilidade PVT. In: Iberchip Workshop, 2017, Bariloche. Iberchip Workshop, 2017. p. 1-4.

19.
SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . Evaluating logic gates reliability exploring probabilistic transistor level fault models. In: WCAS - Workshop on Circuits and Systems Design, 2017, Fortaleza. WCAS - Workshop on Circuits and Systems Design, 2017. v. 1. p. 1-4.

20.
OLIVEIRA, I. ; SCHIVITTZ, R. ; BUTZEN, P. F. . Majority Voters Robustness under the Presence of Permanent Faults. In: SForum - Student Forum, 2017, Fortaleza. SForum - Student Forum, 2017. p. 1-4.

21.
SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . Avaliação da degradação causada pelo BTI em células de 32nm. In: XXII IBERCHIP WORKSHOP, 2016, Florianópolis. XXII IBERCHIP WORKSHOP, 2016. p. 1-4.

22.
SCHIVITTZ, R. ; FRANCO, D. T. ; MEINHARDT, C. ; BUTZEN, P. F. . A Probabilistic Model for Stuck-on Faults in Combinational Logic Gates. In: Latin-American Test Symposium, 2016, Foz do Iguaçu. LATS, 2016. p. 1-4.

23.
LIEBL, E. ; MEINHARDT, C. ; BUTZEN, P. F. . Reliability Analysis of Majority Voters under Permanent Faults. In: Latin-American Test Symposium, 2016, Foz do Iguaçu. LATS, 2016. p. 1-4.

24.
CARVALHO, M. ; ALTIERI, M. ; PURICELLI, L. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . On-Silicon Validation of a Benchmark Generation Methodology for Effectively Evaluating a Combinational Cell Library Design. In: Latin-American Test Symposium, 2016, Foz do Iguaçu. LATS, 2016. p. 1-4.

25.
PORTO, G. S. ; PEREIRA, A. B. ; BUTZEN, P. F. ; MEINHARDT, C. . An Academic Exploratory Tool for Global Placement. In: South Symposium on Microelectronics, 2016, Porto Alegre. SIM, 2016. p. 1-4.

26.
SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . A PTM Model for Stuck-Open Faults in Combinational Logic Gates. In: South Symposium on Microelectronics, 2016, Porto Alegre. SIM, 2016. p. 1-4.

27.
ALMEIDA, R. B. ; BUTZEN, P. F. ; MEINHARDT, C. . A comparative study of 1 bit SRAM topologies. In: South Symposium on Microelectronics, 2016, Porto Alegre. SIM, 2016. p. 1-4.

28.
SILVA, F. G. R. G. ; MEINHARDT, C. ; BUTZEN, P. F. . XOR Logic Gates: PVT Variability Impact on Performance at 32nm. In: South Symposium on Microelectronics, 2016, Porto Alegre. SIM, 2016. p. 1-4.

29.
OLIVEIRA, I. ; SCHIVITTZ, R. ; LIEBL, E. ; MEINHARDT, C. ; BUTZEN, P. F. . Exploring Alternative Designs of Majority Voters. In: Student Forum, 2016, Belo Horizonte. SFORUM 2016, 2016.

30.
SCHIVITTZ, R. ; FRIZ, R. ; FRANCO, D. T. ; MEINHARDT, C. ; BUTZEN, P. F. . Inserting Stuck-On fault input dependence on PTM to improve robustness evaluation. In: Symposium On Integrated Circuits And Systems Design, 2016, Belo Horizonte. SBCCI 2016, 2016.

31.
NUNES, C. ; PURICELLI, L. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . CTC06 Standard Cell Library Design. In: Workshop on Circuits and Systems Design, 2016, Belo Horizonte. WCAS 2016, 2016.

32.
CARVALHO, M. ; NUNES, C. ; CANAL, B. ; REINICKE, L. H. ; PURICELLI, L. ; WEBBER, G. ; SILVA, A. N. ; ALTIERI, M. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . Standard Cell Library Validation Methodology. In: Workshop on Circuits and Systems Design, 2016, Belo Horizonte. WCAS 2016, 2016.

33.
ALMEIDA, R. ; BUTZEN, P. F. ; Meinhardt C . Análise de diferentes topologias de células de memória SRAM. In: 7 MCSUL, 2016, Rio Grande. MCSUL, 2016. p. 1-9.

34.
SILVA, F. G. R. G. ; BUTZEN, P. F. ; MEINHARDT, C. . PVT Variability Analysis of FinFET and CMOS XOR Circuits at 16nm. In: IEEE International Conference on Electronics, Circuits, & Systems - ICECS, 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits, & Systems - ICECS, 2016. p. 1-4.

35.
AVELAR, H. H. ; FRANCO, D. T. ; BUTZEN, P. F. . Análise da Robustez a Falhas de um Filtro FIR. In: XXI Iberchip Workshop, 2015, Montevideo - Uruguai. Iberchip, 2015. p. 1-4.

36.
FOGACA, M. P. ; MEINHARDT, C. ; BUTZEN, P. F. ; FLACH, G. A. . Análise da influência da intensidade das forças de espalhamento no algoritmo SimPL. In: XXI Iberchip Workshop, 2015, Montevideo - Uruguai. Iberchip, 2015. p. 1-4.

37.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. ; FABRIS, E. . Desenvolvimento de uma Ferramenta para a Caracterização Temporal de Portas Lógicas CMOS. In: XXI Iberchip Workshop, 2015, Montevideo - Uruguai. Iberchip, 2015. p. 1-4.

38.
FLACH, G. A. ; PUGET, J. ; MONTEIRO, J. ; FOGACA, M. P. ; JOHANN, M. ; BUTZEN, P. F. ; REIS, R. A. L. . Jezz: An Incremental Legalizer. In: XXI Iberchip Workshop, 2015, Montevideo - Uruguai. Iberchip, 2015. p. 1-4.

39.
FOGACA, M. P. ; FLACH, G. A. ; JOHANN, M. ; BUTZEN, P. F. ; REIS, R. A. L. . Applying Poisson equation with a quadratic approach to standard cell placement. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

40.
CANAL, B. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . MCML Standard Cell Library: topologies analysis. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

41.
AFONSO, R. M. ; MEINHARDT, C. ; BUTZEN, P. F. . A Tool for Logic Validation and Timing Characterization of Sequential Circuits. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

42.
SCHIVITTZ, R. ; BUTZEN, P. F. ; MEINHARDT, C. . A Tool to Estimate BTI Degradation in CMOS Gates. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

43.
PURICELLI, L. ; ALTIERI, M. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . Standard Cell Library Design and Validation: From Design to Prototyping. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

44.
REINICKE, L. H. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . A Near-Threshold Standard Cell Library Design Methodology for 0.6um Technology Process. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

45.
CAMPOS, K. C. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . Signal Generator Design For BIST. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

46.
CARVALHO, M. ; BUTZEN, P. F. ; RIBAS, R. P. ; FABRIS, E. . Post-Silicon Validation of an Automatically Generated Cell Library Chip. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

47.
AVELAR, H. H. ; RIBAS, R. P. ; BUTZEN, P. F. . Automatic Test Sequence Generation for Sequential Logic Validation. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. Simpósio Sul de Microeletrônica, 2015. p. 1-4.

48.
AVELAR, H. H. ; RIBAS, R. P. ; BUTZEN, P. F. . Automatic Circuit Generation for Sequential Logic Debug. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. ICECS, 2015.

49.
SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . An Evaluation of BTI Degradation of 32nm Standard Cells. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. ICECS, 2015.

50.
FLACH, G. A. ; MONTEIRO, J. ; FOGACA, M. P. ; PUGET, J. ; BUTZEN, P. F. ; JOHANN, M. ; REIS, R. A. L. . An Incremental Timing-Driven Placement Flow Using Quadratic Placement Formulation. In: IFIP/IEEE Int. Conf. on Very Large Scale Integration, 2015, Daejeon, 2015. VLSI-SoC, 2015.

51.
PEREIRA, L. A. ; BUTZEN, P. F. ; MEINHARDT, C. ; REIS, R. A. L. . Análise do Desempenho de Circuitos Somadores Tolerantes a Falhas baseado em Projeto Diversitário. In: XX Workshop Iberchip, 2014, Santiago. XX Iberchip Workshop, 2014. p. 1-4.

52.
SILVA, F. G. R. G. ; MEINHARDT, C. ; BUTZEN, P. F. ; ROSA, V. S. . Avalição e comparação de diferentes topologias de XOR para desempenho e consumo de potência. In: XX Workshop Iberchip, 2014, Santiago. XX Iberchip Workshop, 2014. p. 1-4.

53.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. ; REIS, R. A. L. . Caracterização Elétrica Automática de Portas Lógicas CMOS Explorando um Algoritmo Guloso. In: XX Workshop Iberchip, 2014, Santiago. XX Iberchip Workshop, 2014. p. 1-4.

54.
FOGACA, M. P. ; BUTZEN, P. F. ; MEINHARDT, C. ; REIS, R. A. L. . Uma comparação entre schedules de temperatura na meta-heurística Simulated Annealing aplicada a posicionamento de células em circuitos VLSI. In: XX Workshop Iberchip, 2014, Santiago. XX Iberchip Workshop, 2014. p. 1-4.

55.
ZIMPECK, A. L. ; MEINHARDT, C. ; BUTZEN, P. F. . Reavaliando Falhas Stuck-Open em nanotecnologias sub-45nm: Uma análise comportamental. In: XX Workshop Iberchip, 2014, Santiago. XX Iberchip Workshop, 2014. p. 1-4.

56.
SILVA, F. G. R. G. ; BUTZEN, P. F. ; MEINHARDT, C. ; ROSA, V. S. . Process Variability Effects on Performance and Power Consumption of XOR Logic Gates. In: Simpósio Sul de Microeletrônica, 2014, Alegrete. Simpósio Sul de Microeletrônica, 2014. p. 1-4.

57.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. ; REIS, R. A. L. . Exploring Exhaustive Search, Simulated Annealing and Greedy Algorithms for Short Path Generation to Electrical Cell Characterization. In: Simpósio Sul de Microeletrônica, 2014, Alegrete. Simpósio Sul de Microeletrônica, 2014. p. 1-4.

58.
FOGACA, M. P. ; MEINHARDT, C. ; BUTZEN, P. F. ; REIS, R. A. L. . Exploring Efficient Alternatives of Spreading Forces Addition on Quadratic Placement Solution. In: Simpósio Sul de Microeletrônica, 2014, Alegrete. Simpósio Sul de Microeletrônica, 2014. p. 1-4.

59.
AVELAR, H. H. ; BUTZEN, P. F. ; ROSA, V. S. . Validating Logical Functionality of Sequential Circuits Using Finite State Machines. In: Simpósio Sul de Microeletrônica, 2014, Alegrete. Simpósio Sul de Microeletrônica, 2014. p. 1-4.

60.
PINTO, F. M. ; RIBEIRO, N. F. A. ; EMMENDORFER, L. R. ; BUTZEN, P. F. ; MACHADO, K. S. ; ADAMATTI, D. F. . Desenvolvendo o Raciocínio Lógico no Ensino Médio: uma proposta utilizando a ferramenta Scratch. In: Simpósio Brasileiro de Informática na Educação, 2014, Dourados. SBIE 2014, 2014. p. 1-5.

61.
SILVA, F. G. R. G. ; BUTZEN, P. F. ; MEINHARDT, C. . Performance and Power Consumption Analysis of Full Adders Designed in 32nm Technology. In: Simpósio Sul de Microeletrônica, 2013, Porto Alegre. Proceedings do Simpósio Sul de Microeletrônica, 2013.

62.
NUNES, C. S. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, R. P. . Aging Effects Analysis of Flip-flops. In: Simpósio Sul de Microeletrônica, 2013, Porto Alegre. Proceedings do Simpósio Sul de Microeletrônica, 2013.

63.
ZIMPECK, A. L. ; MEINHARDT, C. ; BUTZEN, P. F. . A Tool to Evaluate Stuck-Open Faults in CMOS Logic Gates. In: Simpósio Sul de Microeletrônica, 2013, Porto Alegre. Proceedings do Simpósio Sul de Microeletrônica, 2013.

64.
NUNES, CICERO ; BUTZEN, PAULO F. ; REIS, ANDRE I. ; RIBAS, RENATO P. . A methodology to evaluate the aging impact on flip-flops performance. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013. p. 1-6.

65.
ZIMPECK, A. L. ; MEINHARDT, C. ; BUTZEN, P. F. . A new methodology to evaluate the Holding Time in CMOS Logic Gates with Stuck-Open Fault. In: Microelectronics Student Forum (SForum), 2013, Curitiba. SForum 2013, 2013. p. 1-4.

66.
TOLEDO, S. P. ; MEINHARDT, C. ; BUTZEN, P. F. . A Comparative Analysis of Two Strategies to Compute BTI Degradation in CMOS Logic Gates. In: Microelectronics Student Forum (SForum), 2013, Curitiba. SForum 2013, 2013. p. 1-4.

67.
MACHADO, I. ; SCHIVITTZ, R. ; MEINHARDT, C. ; BUTZEN, P. F. . An Automatic Flow for Timing and Static Power Cell Characterization. In: Microelectronics Student Forum (SForum), 2013, Curitiba. SForum 2013, 2013. p. 1-4.

68.
GOMES, I. A. C. ; MEINHARDT, C. ; BUTZEN, P. F. . Design of 16nm SRAM Architecture. In: SIM 2012 - South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of SIM 2012 - South Symposium on Microelectronics, 2012. p. 1-4.

69.
SILVA, A. N. ; MACHADO, I. ; MEINHARDT, C. ; BUTZEN, P. F. . Full Adders Architectures Evaluation for 32nm Technology. In: South Symposium on Microelectronics (SIM 2012), 2012, São Miguel das Missões. Proceedings of South Symposium on Microelectronics (SIM 2012), 2012. p. 1-4.

70.
NUNES, C. S. ; SILVA, A. N. ; GOMES, I. A. C. ; MEINHARDT, C. ; BUTZEN, P. F. . Evaluating the Efficacy of Low Power Process to Design Low Power Circuits. In: South Symposium on Microelectronics (SIM 2012), 2012, São Miguel das Missões. Proceedings of South Symposium on Microelectronics (SIM 2012), 2012. p. 1-4.

71.
BUTZEN, P. F.; DAL BEM, V. ; REIS, A. I. ; RIBAS, R. P. . Logic Gates Design for Aging Enhancement. In: South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of South Symposium on Microelectronics, 2011. p. 1-4.

72.
DAL BEM, V. ; BUTZEN, P. F. ; MARRANGHELLO, F. S. ; REIS, A. I. ; RIBAS, R. P. . Area Overhead and Performance Impact of Regular Transistor Layout Design in Digital Integrated Circuit. In: 26th South Symposium on Microelectronics - SIM2011, 2011, Novo Hamburgo. Proceedings of South Symposium on Microelectronics - SIM2011, 2011. p. 67-70.

73.
DAL BEM, V. ; BUTZEN, P. F. ; KLOCK, C. E. ; CALLEGARO, V. ; REIS, A. I. ; RIBAS, R. P. . Area impact analysis of via-configurable regular fabric for digital integrated circuit design. In: 24th Symposium on Integrated Circuits and Systems Design - SBCCI 2011, 2011, João Pessoa. Proceedings of 24th Symposium on Integrated Circuits and Systems Design - SBCCI 2011, 2011. p. 103-108.

74.
DAL BEM, V. ; BUTZEN, P. F. ; MARRANGHELLO, F. S. ; REIS, A. I. ; RIBAS, R. P. . Impact and optimization of lithography-aware regular layout in digital circuit design. In: 29th IEEE International Conference on Computer Design - ICCD 2011, 2011, Amherst. Proceedings of 29th IEEE International Conference on Computer Design - ICCD 2011, 2011. p. 279-284.

75.
BUTZEN, P. F.; DAL BEM, V. ; REIS, A. I. ; RIBAS, R. P. . Designing NBTI Robust Gates. In: South Symposium on Microelectronics, 2010, Porto Alegre. Proceedings. Porto Alegre: EDIPUCRS, 2010. p. 193-196.

76.
BUTZEN, P. F.; REIS, A. I. ; RIBAS, R. P. . Routing Resistance Influence in Loading Effect on Leakage Analysis. In: International19th International Workshop on Power And Timing Modeling Optimization and Simulation, 2009, Delft. Lecture Notes in Computer Science, 2009.

77.
BUTZEN, P. F.; REIS, A. I. ; RIBAS, R. P. . Loading Effect Analysis Considering Routing Resistance. In: 24th South Symposium on Microelectronics, 2009, Pelotas. Proceedings of the 24th South Symposium on Microelectronics. Pelotas: Editora e Gráfica Universitária PREC-UFPel, 2009.

78.
BUTZEN, P. F.; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, R. P. . Simple and Accurate Method for Fast Static Current Estimation in CMOS Complex Gates with Interaction of Leakage Mechanisms. In: 18th ACM Great Lakes symposium on VLSI (GLSVLSI), 2008, Orlando, Florida. Proceedings of 18th ACM Great Lakes symposium on VLSI (GLSVLSI). New York: ACM, 2008. p. 407-410.

79.
BUTZEN, P. F.; DA ROSA JUNIOR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, R. P. . Accurate Method for Subthreshold and Gate Leakage Current Estimation in CMOS Complex Gates. In: XXIII South Symposium on Microelectronics (SIM), 2008, Bento Gonçalves. Proceedings of XXIII South Symposium on Microelectronics (SIM). Porto Alegre: Evangraf, 2008. p. 23-26.

80.
Keane, John ; Venkatraman, Shrinivas ; BUTZEN, P. F. ; KIM, C. H. . An array-based test circuit for fully automated gate dielectric breakdown characterization. In: IEEE Custom Integrated Circuits Conference, 2008. Custom Integrated Circuits Conference, 2008.

81.
BUTZEN, P. F.; ROSA JR, L. S. ; CHIAPPETTA F., E.J.D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold and Gate Leakage Estimation in Complex Gates. In: 17th ACM/IEEE International Workshop on Logic and Synthesis, 2008, Lake Tahoe. Workshop Notes of the 17th ACM/IEEE International Workshop on Logic and Synthesis, 2008.

82.
BUTZEN, P. F.; REIS, A. I. ; KIM, C. H. ; RIBAS, R. P. . Subthreshold Leakage Modeling and Estimation of General CMOS Complex Gates. In: International Workshop on Power and Timing Modeling, Optimization and Simulation - PATMOS, 2007, Goteborg, Sweden. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation. Heidelberg: Springer Berlin, 2007. v. 4644. p. 474-484.

83.
BUTZEN, P. F.; REIS, A. I. ; RIBAS, R. P. . Modeling and Estimating Leakage Current in Pass Transistor Logic Networks. In: XIII Workshop Iberchip, 2007, Lima, Peru. Proceedings of XIII Workshop Iberchip. Lima: Hozlo S.R.L., 2007. p. 295-298.

84.
BUTZEN, P. F.; REIS, A. I. ; KIM, C. H. ; RIBAS, R. P. . Modeling subthreshold leakage current in general transistor networks. In: EEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre, Brazil. Proceedings of the IEEE Computer Society Annual Symposium on VLSI. Los Alamitos: IEEE Computer Society, 2007. p. 512-513.

85.
BUTZEN, P. F.; MANCUSO, R. L. C. ; SCHNEIDER, F. R. ; DA ROSA JUNIOR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. In: International Workshop on Logic & Synthesis, 2007, San Diego, USA. IWLS Workshop Notes, 2007.

86.
BUTZEN, P. F.; MANCUSO, R. L. C. ; SCHNEIDER, F. R. ; REIS, A. I. ; RIBAS, R. P. . Subthreshold leakage estimation in CMOS complex gates. In: XXII South Symposium on Microelectronics, 2007, Porto Alegre. Proceedings of XXII South Symposium on Microelectronics. Porto Alegre: SBC, 2007. p. 47-50.

87.
BUTZEN, P. F.; REIS, A. I. ; KIM, C. H. ; RIBAS, R. P. . Modeling and Estimating Leakage Current in Series-Parallel CMOS Networks. In: Great Lakes Symposium on VLSI, 2007, Stresa-Lago Maggiore, Italy. Proceedings of 17h Great Lakes Symposium on VLSI. New York: ACM, 2007. p. 269-274.

88.
BUTZEN, P. F.; SCHNEIDER, F. R. ; REIS, A. I. ; RIBAS, R. P. . Leakage Reduction Technique for CMOS Complex gates. In: South Symposium on Microelectronics, 2006, Porto Alegre. Proceedings. Porto Alegre: SBC, 2006. p. 111-114.

89.
MANCUSO, R. L. C. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, R. P. . Logic Cell Power Characterization Through Electrical Simulation. In: South Symposium on Microelectronics, 2006, Porto Alegre. Proceedings. Porto Alegre: SBC, 2006. p. 103-106.

Resumos expandidos publicados em anais de congressos
1.
ZIMPECK, A. L. ; BUTZEN, P. F. ; MEINHARDT, C. . Desenvolvimento de uma ferramenta para avaliar o comportamento de portas lógicas cmos na presença de falhas stuck-open. In: Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013, Passo Fundo. Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013.

2.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. . Ferramenta para a caracterização temporal de portas lógicas CMOS. In: Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013, Passo Fundo. Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013.

3.
TOLEDO, S. P. ; MEINHARDT, C. ; BUTZEN, P. F. . Análise de duas estratégias para avaliar a degradação causada pelo efeito BTI no atraso de portas lógicas CMOS. In: Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013, Passo Fundo. Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013.

4.
FOGACA, M. P. ; CORNETET, L. ; MEINHARDT, C. ; BUTZEN, P. F. . Uma implementação de Simulated Annealing para posicionamento de células em circuitos VLSI. In: Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013, Passo Fundo. Congresso Regional de Iniciação Cientifica e Tecnologica em Engenharia (CRICTE), 2013.

Resumos publicados em anais de congressos
1.
ZIMPECK, A. L. ; BUTZEN, P. F. ; MEINHARDT, C. . Análise do comportamento do holding time em circuitos de tecnologias nanométricas com falhas stuck-open. In: Mostra de Produção Universitária (MPU), 2013, Rio Grande. Mostra de Produção Universitária (MPU), 2013. p. 1-2.

2.
SILVA, F. G. R. G. ; BUTZEN, P. F. ; MEINHARDT, C. ; ROSA, V. S. . Procedimento para obtenção da potência dinâmica dissipada em circuitos cmos utilizando o simulador NGSPICE. In: Mostra de Produção Universitária (MPU), 2013, Rio Grande. Mostra de Produção Universitária (MPU), 2013. p. 1-2.

3.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. . Otimização de uma ferramenta para caracterização temporal de portas lógicas cmos através de um algoritmo guloso para geração do menor caminho. In: Mostra de Produção Universitária (MPU), 2013, Rio Grande. Mostra de Produção Universitária (MPU), 2013. p. 1-2.

4.
FOGACA, M. P. ; BUTZEN, P. F. ; REIS, R. A. L. ; MEINHARDT, C. . Explorando a largura modal para reduzir o impacto da legalização na etapa de posicionamento de circuitos VLSI. In: Mostra de Produção Universitária (MPU), 2013, Rio Grande. Mostra de Produção Universitária (MPU), 2013. p. 1-2.

5.
TOLEDO, S. P. ; BUTZEN, P. F. ; MEINHARDT, C. . Análise de duas estratégias para avaliar a degradação de portas lógicas cmos em função do efeito BTI. In: Mostra de Produção Universitária (MPU), 2013, Rio Grande. Mostra de Produção Universitária (MPU), 2013. p. 1-2.

6.
BRUN, J. V. ; BUTZEN, P. F. ; MEINHARDT, C. ; AZZOLIN, R. . Caracterização temporal de Flip-Flops D. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

7.
ZIMPECK, A. L. ; MEINHARDT, C. ; BUTZEN, P. F. . SIMULADOR DE FALHAS STUCK-OPEN PARA PORTAS LÓGICAS CMOS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

8.
SILVA, F. G. R. G. ; MEINHARDT, C. ; BUTZEN, P. F. . PROJETO DE SOMADORES DE 1 BIT EM TECNOLOGIAS NANOMÉTRICAS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

9.
ULLOA, G. ; BUTZEN, P. F. ; MEINHARDT, C. . DESENVOLVIMENTO DE UMA FERRAMENTA EDUCACIONAL PARA O ESTUDO DE FAMÍLAS LÓGICAS MOS ESTÁTICAS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

10.
MACHADO, I. ; BUTZEN, P. F. ; MEINHARDT, C. . DESENVOLVIMENTO DE UMA FERRAMENTA PARA A CARACTERIZAÇÃO TEMPORAL DE PORTAS LÓGICAS CMOS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

11.
WIECZORECK, I. ; MEINHARDT, C. ; BUTZEN, P. F. . EMPREGO DE REDUNDÂNCIA PARA AUMENTAR A CONFIABILIDADE DE CIRCUITOS CMOS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

12.
PEREIRA, L. A. ; BUTZEN, P. F. ; MEINHARDT, C. . MECANISMO DE INJEÇÃO DE FALHAS DO TIPO SET EM CIRCUITOS COMBINACIONAIS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

13.
AFONSO, R. M. ; BUTZEN, P. F. ; MEINHARDT, C. . AVALIAÇÃO ELÉTRICA DE LATCHES EM TECNOLOGIA CMOS NANOMÉTRICA. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

14.
TOLEDO, S. P. ; MEINHARDT, C. ; BUTZEN, P. F. . AVALIAÇÃO DE TRÊS ARQUITETURAS DE SOMADORES PROJETADOS EM TECNOLOGIAS CMOS NANOMÉTRICAS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

15.
STERZ, A. P. ; BUTZEN, P. F. ; MEINHARDT, C. ; ROSA, V. S. . Avaliação Elétrica de Diferentes Portas Lógicas XOR CMOS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

16.
SCHIVITTZ, R. ; BUTZEN, P. F. ; MEINHARDT, C. . Automatização da caracterização do consumo de potência estática em circuitos CMOS. In: 11ª Mostra da Produção Universitária MPU, 2012, Rio Grande. 11ª Mostra da Produção Universitária MPU, 2012.

17.
ZIMPECK, A. L. ; AGUIAR, Y. Q. ; MACIEL, B. ; MEINHARDT, C. ; BUTZEN, P. F. . Projeto de um Somador Tolerante a Falhas com Baixo Consumo de Potência. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

18.
STERZ, A. P. ; NUNES, C. S. ; MEINHARDT, C. ; BUTZEN, P. F. . Avaliação do Desempenho e Consumo de Potência de Portas Lógicas CMOS em Tecnologias Nanométricas. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

19.
BRUN, J. V. ; BUTZEN, P. F. ; MEINHARDT, C. . Projeto de Flip-Flops tipo D com Baixo Consumo de Potência. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

20.
AGUIAR, Y. Q. ; MACIEL, B. ; ZIMPECK, A. L. ; BUTZEN, P. F. ; MEINHARDT, C. . Otimização do Dimensionamento dos Transistores de um Circuito Somador para Redução de Atrasos e Consumo de Potência. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

21.
NUNES, C. S. ; SILVA, A. N. ; MEINHARDT, C. ; BUTZEN, P. F. . Avaliação de Famílias Lógicas para Circuitos com Baixo Consumo de Potência. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

22.
SILVA, A. N. ; NUNES, C. S. ; MEINHARDT, C. ; BUTZEN, P. F. . Avaliação da Eficácia de Modelos de Transistores no Projeto de Circuitos com Baixo Consumo de Energia. In: Mostra de Produção Universitária - MPU FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - MPU FURG, 2011. p. 1-1.

23.
GOMES, I. A. C. ; BUTZEN, P. F. ; MEINHARDT, C. . Projeto de um Bloco de Memória SRAM na Tecnologia de 16nm. In: Mostra de Produção Universitária - FURG, 2011, Rio Grande. Anais da Mostra de Produção Universitária - FURG, 2011. p. 1-1.

24.
SILVA, D. C. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, R. P. . Evaluation of Standard Cell Libraries with Different Templates and Gate design approaches. In: IX Student Forum on Microelectronics, 2009, Natal. IX Student Forum on Microelectronics. Natal, 2009.

25.
CHIAPPETTA F., E.J.D. ; BUTZEN, P. F. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Simple Model to Estimate Intrinsic Power Consumption in CMOS Logic Gates. In: VIII Student Forum on Microelectronics, 2008, Gramado. VIII Student Forum on Microelectronics. Porto Alegre: SBC, 2008.

26.
MOURA, D. S. ; BUTZEN, P. F. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, R. P. . Fast Algorithm to Leakage Power Reduction by Input Vector Control. In: VIII Student Forum on Microelectronics, 2008, Gramado. VIII Student Forum on Microelectronics. Porto Alegre: SBC, 2008.

27.
BUTZEN, P. F.; BOCCASIUS, R. ; ALMEIDA, M. F. ; RIBAS, R. P. . Design, Implementation and Test of a 64 bytes SRAM using a CMOS Technology. In: Microelectronics Students Forum, 2005, Florianopolis. Proceedings, 2005.

28.
BUTZEN, P. F.; POLI, R. E. B. ; RIBAS, R. P. ; REIS, A. I. . Análise Comparativa de Área de Famílias Lógicas NMOS PTL. In: Salão de Iniciação Científica da UFRGS, 2003, Porto Alegre. Proceedings, 2003.

29.
BUTZEN, P. F.; REIS, A. I. . Uma Ferramenta para Visualização de Circuitos Lógicos. In: Salão de Iniciação Científica da UFRGS, 2002, Porto Alegre. Proceedings, 2002.

30.
BUTZEN, P. F.; ABEL, M. ; DE ROS, L. F. . Um Banco de Dados Inteligente para Gerência de Descrições Petrográficas: Contador de Pontos. In: Salão de Iniciação Científica da UFRGS, 2002, Porto Alegre. Proceedings, 2002.

Apresentações de Trabalho
1.
BUTZEN, P. F.. Portas Lógicas CMOS. 2014. (Apresentação de Trabalho/Conferência ou palestra).

2.
BUTZEN, P. F.. Portas Lógicas CMOS. 2013. (Apresentação de Trabalho/Conferência ou palestra).

3.
BUTZEN, P. F.; DAL BEM, V. ; REIS, A. I. ; RIBAS, R. P. . Designing NBTI Robust Gates. 2010. (Apresentação de Trabalho/Simpósio).

4.
BUTZEN, P. F.; REIS, A. I. ; RIBAS, R. P. . Routing Resistance Influence in Loading Effect on Leakage Analysis. 2009. (Apresentação de Trabalho/Outra).

5.
BUTZEN, P. F.; REIS, A. I. ; RIBAS, R. P. . Loading Effect Analysis Considering Routing Resistance. 2009. (Apresentação de Trabalho/Simpósio).

6.
BUTZEN, P. F.; ROSA JR, L. S. ; CHIAPPETTA FILHO, E. J. D. ; MOURA, D. S. ; REIS, A. I. ; RIBAS, R. P. . Accurate Method for Subthreshold and Gate Leakage Current Estimation in CMOS Complex Gates. 2008. (Apresentação de Trabalho/Simpósio).

7.
CHIAPPETTA FILHO, E. J. D. ; BUTZEN, P. F. ; ROSA JR, L. S. ; REIS, A. I. ; RIBAS, R. P. . A Simple Model to Estimate Intrinsic Power Consumption in CMOS Logic Gates. 2008. (Apresentação de Trabalho/Outra).

8.
BUTZEN, P. F.; SCHNEIDER, F. R. ; REIS, A. I. ; RIBAS, R. P. . Leakage Reduction Technique for CMOS Complex gates. 2006. (Apresentação de Trabalho/Simpósio).

9.
BUTZEN, P. F.; BOCCASIUS, R. ; ALMEIDA, M. F. ; RIBAS, R. P. . Design, Implementation and Test of a 64 bytes SRAM using a CMOS Technology. 2005. (Apresentação de Trabalho/Outra).

10.
BUTZEN, P. F.; POLI, R. E. B. ; RIBAS, R. P. ; REIS, A. I. . Análise Comparativa de Área de Famílias Lógicas NMOS PTL. 2003. (Apresentação de Trabalho/Outra).

11.
BUTZEN, P. F.; REIS, A. I. . Uma Ferramenta para Visualização de Circuitos Lógicos. 2002. (Apresentação de Trabalho/Outra).

12.
BUTZEN, P. F.; ABEL, M. ; DE ROS, L. F. . Um Banco de Dados Inteligente para Gerência de Descrições Petrográficas: Contador de Pontos. 2002. (Apresentação de Trabalho/Outra).


Produção técnica
Programas de computador sem registro
1.
CALLEGARO, V. ; MARQUES, F. S. ; ROSA JR, L. S. ; KLOCK, C. E. ; HANSEN, R. ; BUTZEN, P. F. ; REIS, A. I. ; RIBAS, R. P. . SwitchCraft. 2009.

2.

3.
BUTZEN, P. F.; SCHNEIDER, F. R. ; REIS, A. I. ; RIBAS, R. P. . LRTD - Leakage Reduction By Transistor Duplication. 2006.


Demais tipos de produção técnica
1.
RIBAS, R. P. ; BUTZEN, P. F. ; DAL BEM, V. ; MARTINELLO JR, O. ; SCHUCH, N. . Introdução à Circuitos Digitais. 2009. (Curso de curta duração ministrado/Outra).

2.
RIBAS, R. P. ; BUTZEN, P. F. ; DAL BEM, V. ; SCHUCH, N. . Introdução a Circuitos Digitais. 2009. (Curso de curta duração ministrado/Outra).

3.
RIBAS, R. P. ; BUTZEN, P. F. ; DAL BEM, V. ; SCHUCH, N. . Introdução a Circuitos Digitais. 2009. (Curso de curta duração ministrado/Outra).

4.
RIBAS, R. P. ; BUTZEN, P. F. ; DAL BEM, V. ; MARTINELLO JR, O. ; SCHUCH, N. . Introdução a Circuitos Digitais. 2008. (Curso de curta duração ministrado/Outra).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
AZAMBUJA, J. R. F.; BUTZEN, P. F.; BALEN, T.. Participação em banca de Thiago de Oliveira Silva. Elastic Circuits in FPGA. 2017. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

2.
BUTZEN, P. F.; WIRTH, G. I.; RECH, P.. Participação em banca de Ygor Quadros de Aguiar. Radiation Robustness of XOR and Majority Voter Circuits at FinFET Technology under Variability. 2017. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

3.
BUTZEN, P. F.; MORAES, F. G.; POSSER, G.. Participação em banca de Mateus Paiva Fogaça. A New Quadratic Formulation for Incremental Timing-Driven Placement. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

4.
BUTZEN, P. F.; PORRAS, F. C.; KLIMACH, H. D.. Participação em banca de Bruno Canal. MCML Gate Design Methodology and tradeoffs between MCML and CMOS applications. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

5.
BUTZEN, P. F.; ROSA JR, L. S.. Participação em banca de Leonardo Campos Soares. Comparação de Diferentes Topologias de Portas XOR em uma Tecnologia de 45 nm. 2016. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

6.
BECK FILHO, A. C. S.; BUTZEN, P. F.; NAVAUX, P. O. A.. Participação em banca de Werner Maurício Nedel. Single Event Upsets em GPUs. 2015. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

7.
BUTZEN, P. F.; BRISOLARA, L. B.; SOARES, R. I.. Participação em banca de Melissa de Souza Rabassa Colvara. Análise de Métodos de Mapeamento tecnológico para Dispositivos QCA. 2013. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

8.
CORTADELLA, J.; BUTZEN, P. F.; BAMPI, S.. Participação em banca de Lucas Machado. KL-Cut Based Remapping. 2013. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Teses de doutorado
1.
BUTZEN, P. F.; JOHANN, M.; VILELA NETO, O. P.. Participação em banca de Felipe Dos Santos Marranghello. Logic synthesis for sequential material implication logic based on resistance switching devices. 2017. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

2.
AZAMBUJA, J. R. F.; JOHANN, M.; BUTZEN, P. F.. Participação em banca de Mayler Gama Alvarenga Martins. Applications of Functional Composition for CMOS and Emerging Techologies. 2015. Tese (Doutorado em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Qualificações de Doutorado
1.
CARRO, L.; JOHANN, M.; BUTZEN, P. F.. Participação em banca de Felipe dos Santos Marranghello. Logic Synthesis Methods for Memristive Material Implication Logic. 2015. Exame de qualificação (Doutorando em Microeletrônica) - Universidade Federal do Rio Grande do Sul.

Qualificações de Mestrado
1.
MARQUES, F. S.; BUTZEN, P. F.. Participação em banca de Leonardo Campos Soares. Comparação de diferentes topologias de portas XOR para uma biblioteca de células de 45nm. 2015. Exame de qualificação (Mestrando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Trabalhos de conclusão de curso de graduação
1.
MEINHARDT, C.; AZAMBUJA, J. R. F.; BUTZEN, P. F.. Participação em banca de Igor Francisco Bighetti Brito.Desenvolvimento de uma Ferramenta de Injeção de Falhas em Simulação para Sistemas Embarcados. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

2.
MEINHARDT, C.; AZAMBUJA, J. R. F.; DUARTE FILHO, N. L.; BUTZEN, P. F.. Participação em banca de Giane Maria dos Santos Ulloa.Análise do comportamento elétrico de dispositivos nas tecnologias CMOS e FinFET. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

3.
MEINHARDT, C.; SIMAS, G. M.; BUTZEN, P. F.. Participação em banca de Pedro Otávio Cardozo de Souza Ribeiro.Avaliação de Circuitos de Roteamento de Circuitos Integrados. 2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

4.
FRANCO, D. T.; ROSA, V. S.; MEINHARDT, C.; BUTZEN, P. F.. Participação em banca de Cícero Souza Nunes.Avaliação de famílias lógicas para circuitos com baixo consumo de potência. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

5.
FRANCO, D. T.; ROSA, V. S.; MEINHARDT, C.; BUTZEN, P. F.. Participação em banca de Augusto Neutzling Silva.Avaliação de circuitos somadores focando baixo consumo de potência. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

6.
FRANCO, D. T.; ROSA, V. S.; MEINHARDT, C.; BUTZEN, P. F.. Participação em banca de Iuri Albandes Cunha Gomes.Arquitetura de um Bloco de SRAM na Tecnologia de 16nm. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.

7.
MEINHARDT, C.; BUTZEN, P. F.. Participação em banca de Rafael Florentino de Oliveira e Mateus Teixeira Borges.Uma Ferramenta para a Análise da Confiabilidade de Circuitos Lógicos Combinacionais. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande.



Participação em bancas de comissões julgadoras
Concurso público
1.
Butzen, P.; MACHADO, K. S.; AZZOLIN, R.. Concurso publico para Professor Substituto na área de Sistemas de Computação. 2013. Universidade Federal do Rio Grande.

2.
BUTZEN, P. F.; MACHADO, K. S.; AZZOLIN, R.. Concurso publico para Professor Substituto na área de Algoritmos e Estruturas de Dados. 2013. Universidade Federal do Rio Grande.

Outras participações
1.
BUTZEN, P. F.. Banca mediadora da 16ª Mostra da Produção Universitária. 2017. Universidade Federal do Rio Grande.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
Chip on The Mountains. Inserting Stuck-On Fault Input Dependence on PTM to Improve Robustness Evaluation. 2016. (Congresso).

2.
Latin-American Test Symposium.A Probabilistic Model for Stuck-on Faults in Combinational Logic Gates. 2016. (Simpósio).

3.
Chip in Curitiba. A methodology to Evaluate the Aging impact on Flip-Flops Performance. 2013. (Congresso).

4.
Simpósio Sul de Microeletrônica.Logic Gates Design for Aging Enhancement. 2012. (Simpósio).

5.
I Fórum sobre a Pesquisa, o Desenvolvimento e a Inovação Tecnológica na FURG. 2011. (Outra).

6.
IX Encontro de Grupos de PEsquisa. 2011. (Encontro).

7.
Simposio Sul de Microeletrônica.Designing NBTI Robust Gates. 2010. (Simpósio).

8.
Chip on the Dunes. 2009. (Congresso).

9.
International Workshop on Power And Timing Modeling Optimization and Simulation.Routing Resistance Influence in Loading Effect on Leakage Analysis. 2009. (Outra).

10.
Símposio Sul de Microeletrônica.Loading Effect Analysis Considering Routing Resistance. 2009. (Simpósio).

11.
Chip in the Pampa. 2008. (Congresso).

12.
Microeletrônica e Nanotecnologias. 2008. (Outra).

13.
Símposio Sul de Microeletrônica.Accurate Method for Subthreshold and Gate Leakage Current Estimation in CMOS Complex Gates. 2008. (Simpósio).

14.
Chip on the Island. Desing, Implementation and Test of a 64 bytes SRAM using a CMOS Technology. 2005. (Congresso).

15.
Chip in the Pampa. 2002. (Congresso).

16.
Workshop em Sistemas Computacionais de Alto Desempenho. 2002. (Oficina).

17.
Forum de Estudantes em Microeletrônica. 2001. (Outra).

18.
Simpósio Brasileiro de Automação Inteligente. 2001. (Simpósio).

19.
Workshop on Intelligent Assembly and Disassembly. 2001. (Oficina).


Organização de eventos, congressos, exposições e feiras
1.
BUTZEN, P. F.; SOARES, R. I. . South Symposium on Microelectronics. 2014. (Congresso).

2.
BUTZEN, P. F.; ROSA JR, L. S. . South Symposium on Microelectronics. 2013. (Congresso).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Artur Freitas Arocha. Desenvolvimento Ferramentas para Projeto de Sistemas Integrados. Início: 2017. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande. (Orientador).

2.
Jacques de Jesus Figueiredo Schmitz Junior. Algoritmos para a Síntese de Sistemas Integrados. Início: 2017. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande. (Orientador).

3.
Matheus Ferreira Pontes. Algoritmos probabilisticos para confiabilidade de Sistemas Digitais. Início: 2017. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande. (Coorientador).

4.
Cesar de Souza Dias. Análise de circuitos Votadores. Início: 2016. Dissertação (Mestrado profissional em Engenharia de Computação) - Universidade Federal do Rio Grande. (Orientador).

5.
Gabriel Soares Porto. Ferramentas de CAD para posicionamento de circuitos integrados. Início: 2016. Dissertação (Mestrado profissional em Engenharia de Computação) - Universidade Federal do Rio Grande. (Coorientador).

6.
Rafaél Fritz. Análise da Confiabildiade de circuitos usando PTM. Início: 2015. Dissertação (Mestrado profissional em Engenharia de Computação) - Universidade Federal do Rio Grande. (Coorientador).

Iniciação científica
1.
Augusto André Souza Berndt. Explorando Matrizes no calculo de confiabilidade de circuitos. Início: 2016. Iniciação científica (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador).

2.
Ingrid F. V. Oliveira. Porjeto de Circuitos Digitais na tecnologia de 32 nm. Início: 2016. Iniciação científica (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Eduardo Liebl. Avaliação da Robustez de Diferentes Topologias de Circuitos Votadores. 2016. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Paulo Francisco Butzen.

2.
Helder Henrique Avelar. Projeto de um gerador de circuitos para validação de portas lógicas sequenciais. 2015. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande, . Orientador: Paulo Francisco Butzen.

3.
Rafael Schivittz. Desenvolvimento de Ferramentas para Avaliar a Confiabilidade de Circuitos Integrados. 2015. Dissertação (Mestrado em Engenharia de Computação) - Universidade Federal do Rio Grande, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Paulo Francisco Butzen.

Trabalho de conclusão de curso de graduação
1.
Renato Mendes Afonso. Um Workflow Científico para Caracterização de Circuitos Sequenciais. 2015. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

2.
Mateus Paiva Fogaça. Posicionamento global de circuitos VLSI. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

3.
Rafael Schivittz. ADDEs ? Uma ferramenta para estimar o efeito BTI em portas lógicas CMOS. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

4.
Ingrid Machado. Cell Characterizer: Ferramenta para a caracterização elétrica de portas lógicas CMOS. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

5.
Alexandra Lackmann Zimpeck. Falhas Stuck-Open e Stuck-On: Análise do comportamento em nanotecnologias e desenvolvimento de uma ferramenta de simulação de falhas em portas lógicas CMOS. 2013. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

6.
Augusto Neutzling Silva. Avaliação de circuitos somadores focando baixo consumo de potência. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

7.
Cícero Souza Nunes. Avaliação de famílias lógicas para circuitos com baixo consumo de potência. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

8.
Iuri Albandes Cunha Gomes. Arquitetura de um Bloco de SRAM na Tecnologia de 16nm. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

Iniciação científica
1.
Antonino Branco Pereira. Projeto de Portas Lógicas em Tecnologias Nanométricas. 2016. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Paulo Francisco Butzen.

2.
Gabriel Soares Porto. Avaliação da eficiencia energética da lógica cmos em diferentes tecnologias de fabricação. 2015. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

3.
Vinícius Zanandréa. Projeto de células de memória sram energeticamente eficientes. 2015. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

4.
Gabriel Soares Porto. Projeto de Circuitos de Lógica Sequencial - Latches - Energéticamente Eficientes. 2014. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

5.
Roberto Borba de Almeida. Projeto de Portas Lógicas CMOS Energeticamente Eficientes. 2014. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

6.
Renato Mendes Afonso. Ferramenta para a caracterização temporal de portas lógicas sequenciais. 2014. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

7.
Rafael da Silva Santos. Ferramenta para conversão de funções lógicas. 2014. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

8.
Samuel Presa Toledo. Dimensionamento de Portas Lógica para circuitos com alta Eficiência Energética. 2013. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Paulo Francisco Butzen.

9.
Stéphanie Oliveira Ames. Desenvolvimento de uma Ferramenta para Caracterização Do Desempenho De Circuitos Integrados. 2013. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Paulo Francisco Butzen.

10.
Giane Maria dos Santos Ulloa. Projeto de circuitos integrados de baixo consumo de potência - Portas lógicas xor/xnor operando em near-threshold. 2013. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

11.
Vinícius Zanandrea. Projeto de Circuitos Aritméticos de 1 Bit Energeticamente Eficiêntes. 2013. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Paulo Francisco Butzen.

12.
João Vitor Brun. Projeto de Circuitos Integrados de Baixo Consumo de Potência - Flip-Flops. 2012. Iniciação Científica. (Graduando em Engenharia de Automação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

13.
Fábio Gustavo Rossato Gomes da Silva. Projeto de Portas Lógicas XOR. 2012. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

14.
Ana Paula Sterz. Projeto de Portas Lógicas para Circuitos Integrados de Baixo Consumo de Potência. 2011. Iniciação Científica. (Graduando em Engenharia de Automação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

Orientações de outra natureza
1.
Cícero Souza Nunes. Monitoria Práticas Inovadoras - Disciplina Circuitos Elétricos e Eletrônica. 2011. Orientação de outra natureza. (Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.

2.
Iuri Albandes Cunha Gomes. Monitoria Práticas Inovadoras - Disciplina Circuitos Elétricos e Eletrônica. 2011. Orientação de outra natureza. (Engenharia de Computação) - Universidade Federal do Rio Grande. Orientador: Paulo Francisco Butzen.



Inovação



Projetos de pesquisa

Projeto de extensão


Outras informações relevantes


Revisor das seguintes conferências:
DAC - Design Automation Conference
ISQED - International Symposium on Quality Electronic Design
ASQED - Asia Symposium & Exhibits on Quality Electronic Design
SIM - South Symposium on Microelectronics

Aprovação em Concurso Público:
CTI / FURG (2008) - Terceiro Colocado
UFFS (2010) - Primeiro Colocado
FURG (2010) - Primeiro Colocado
UFPEL (2010) - Terceiro Colocado
UFPEL (2010) - Primeiro Colocado



Página gerada pelo Sistema Currículo Lattes em 17/10/2018 às 18:22:00