Monica Magalhães Pereira

  • Endereço para acessar este CV: http://lattes.cnpq.br/5777010848661813
  • Última atualização do currículo em 09/07/2018


Professora Adjunta na Universidade Federal do Rio Grande do Norte. Possui graduação em Ciência da Computação (2006) e mestrado em Sistemas e Computação (2008) pela Universidade Federal do Rio Grande do Norte. Possui doutorado em Ciência da Computação pela Universidade Federal do Rio Grande do Sul (2012). Em 2010 realizou seu estágio sanduíche de doutorado no ITIV/KIT em Karlsruhe, Alemanha. Tem experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação e Sistemas Embarcados, atuando principalmente nos seguintes temas: sistemas embarcados, arquiteturas reconfiguráveis, e circuitos tolerantes a falhas. Desde 2017, coordena o grupo de afinidade IEEE Women in Engineering, atuando em projetos de pesquisa e inovação, bem como ações educativas sobre o tema. (Texto informado pelo autor)


Identificação


Nome
Monica Magalhães Pereira
Nome em citações bibliográficas
PEREIRA, Monica Magalhães;PEREIRA, MONICA MAGALHÃES;PEREIRA, MONICA MAGALHAES;Monica Magalhães Pereira;PEREIRA, MONICA

Endereço


Endereço Profissional
Universidade Federal do Rio Grande do Norte, Centro de Ciências Exatas, Departamento de Informática e Matemática Aplicada.
Campus Universitário UFRN
Lagoa Nova
59078970 - Natal, RN - Brasil
Telefone: (84) 32153814
Ramal: 213
URL da Homepage: http://www.dimap.ufrn.br/~monicapereira


Formação acadêmica/titulação


2008 - 2012
Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: A Reliability Analysis Approach to Assist the Design of Aggressively Scaled Reconfigurable Architectures, Ano de obtenção: 2012.
Orientador: Luigi Carro.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2006 - 2008
Mestrado em Sistemas e Computação.
Universidade Federal do Rio Grande do Norte, UFRN, Brasil.
Título: Proposta e Implementação de uma Arquitetura Reconfigurável Híbrida para Aplicações Baseadas em Fluxo de Dados,Ano de Obtenção: 2008.
Orientador: Ivan Saraiva Silva.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Grande área: Ciências Exatas e da Terra
2000 - 2006
Graduação em Ciências da Computação.
Universidade Federal do Rio Grande do Norte, UFRN, Brasil.
Título: ARQUITETURA DE HARDWARE PARA MULTIPLEXAÇÃO DE TRANSPORT STREAMS BASEADA NA RECOMENDAÇÃO H.222.0 DA ITU-T: Análise de Informações, Armazenamento, Gerenciamento e Cálculo de Referências de Tempo.
Orientador: Ivan Saraiva Silva.
Bolsista do(a): Fundação Norte Riograndense de Pesquisa e Cultura, FUNPEC, Brasil.




Formação Complementar


2003 - 2003
Programação Java.
SENAC, SENAC, Brasil.
2001 - 2001
Montagem e Manutenção de Microcomputadores. (Carga horária: 40h).
SENAI, SENAI, Brasil.


Atuação Profissional



Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

2011 - 2012
Vínculo: Professor Substituto, Enquadramento Funcional: Professor Substituto, Carga horária: 20

Vínculo institucional

2010 - 2011
Vínculo: Doutorando colaborador, Enquadramento Funcional: Atividades de Participação em Projeto


Karlsruher Institut für Technologie, KIT, Alemanha.
Vínculo institucional

2010 - 2010
Vínculo: Livre, Enquadramento Funcional: Bolsista de Doutorado no Exterior, Regime: Dedicação exclusiva.
Outras informações
Desenvolvimento de atividades de pesquisa realizadas durante o período de estágio de doutorado no exterior, no Institut für Technik der Informationsverarbeitung(ITIV), Karlsruher Institut für Technologie (KIT), em Karlsruhe, Alemanha. Sob supervisão do Prof. Dr. Jürgen Becker.


Universidade Federal do Rio Grande do Norte, UFRN, Brasil.
Vínculo institucional

2012 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva.

Vínculo institucional

2003 - 2005
Vínculo: Iniciação Científica, Enquadramento Funcional: Atividades de Participação em Projeto



Projetos de pesquisa


2018 - Atual
Internet das Coisas Inteligente a Serviço da Sociedade
Descrição: A rápida evolução dos sistemas embarcados tem possibilitado o desenvolvimento de sistemas computacionais de baixo custo com cada vez mais capacidade de processamento. Essa capacidade tem permitido incluir softwares mais complexos, como uso de técnicas de inteligência artificial. Um exemplo da combinação de sistemas embarcados com inteligência artificial pode ser visto em projeto da Motorola, no qual a empresa anuncia uma parceria com a Neurala, empresa especializada em inteligência artificial, para o desenvolvimento de câmeras inteligentes, capazes de aprender e buscar Além disso, o surgimento da Internet das Coisas como uma área de pesquisa e inovação, envolve o estudo de técnicas e tecnologias que permitem a comunicação entre os dispositivos. Esse é o caso do LG Smart Lamp, uma lâmpada inteligente capaz de se conectar aos smartphones e permitir, através do aplicativo, ligar/desligar; ajustar a luminosidade conforme a música; definir horários para desligar; dentre outras funcionalidades. Tais tecnologias podem ser aliadas para o desenvolvimento de sistemas (hardware e software) com propósito de servir a sociedade, como automação residencial, cidades inteligentes, carros inteligentes, entre outros. Nesse contexto, esse projeto engloba a pesquisa e inovação de sistemas embarcados, voltados a atender demandas da sociedade, com prioridade para grupos considerados vulneráveis, como idosos, crianças e adolescentes, mulheres e pessoas com deficiência. Mais especificamente, o conceito de Internet das Coisas será explorado para viabilizar o desenvolvimento de sistemas que se comunicam entre si, e são capazes de aprender e melhorar seu funcionamento para prover um serviço de maior qualidade. A pesquisa envolvida no projeto está relacionada com a investigação e desenvolvimento de técnicas de aprendizagem da área de inteligência artificial combinadas com as restrições impostas pelos sistemas embarcados, como limitação de área, potência e memória. A inovação tecnológica desse projeto envolve desenvolver diferentes protótipos de sistemas embarcados para avaliar a viabilidade de produção desses sistemas..
Situação: Em andamento; Natureza: Pesquisa.
2016 - Atual
Automação Residencial para Acessibilidade: projetos de sistemas embarcados para domótica voltados a pessoas com limitações físicas
Descrição: Acessibilidade consiste na facilidade de acesso e utilização de produtos, serviços e ambientes por qualquer pessoa e em diferentes contextos. Para oferecer acessibilidade, é preciso ofertar uma variedade de produtos e serviços que atendam todas as necessidade de diferentes grupos de população. Isso inclui adaptação, meios alternativos de informação, comunicação, mobilidade e manipulação. Pessoas com algum tipo de deficiência, idosos e outras pessoas com alguma limitação física são exemplos de grupos que se beneficiam com acessibilidade. De acordo com o primeiro relatório global em deficiência, realizado pelo World Health Organization em conjunto com o The World Bank, 15% da população mundial declarou ter algum tipo de deficiência. Outra estatística relevante foi apresentada pelo Instituto Brasileiro de Geografia e Estatística, no censo de 2010. De acordo com o censo, 24% da população brasileira se declarou portadora de algum tipo de deficiência, totalizando 45 milhões de pessoas. Além disso, no Brasil, a população de idosos em 2010, de acordo com o censo do IBGE, era de 20,5 milhões de pessoas. Considerando os números apresentados, investimentos em acessibilidade são extremamente importantes para permitir que toda a população possa ter acesso aos produtos e serviços de forma adequada. Tecnologias de hardware e software desenvolvidas para automação residencial contribuem para o provimento de acessibilidade, uma vez que podem proporcionar meios alternativos de informação, comunicação, mobilidade e manipulação. Assim, prover sistemas de automação residencial voltados a acessibilidade não é apenas uma forma de oferecer conforto aos usuários, mas sim, de prover ferramentas que auxiliem a estes usuários a ter uma melhor qualidade de vida. Para isso, é preciso projetar o sistema pensando no tipo de limitação do seu usuário . Limitação auditiva, visual ou de locomoção são exemplos que afetam o projeto de forma diferente. Além disso, é preciso pensar também em outros aspectos como custo, segurança, grau de invasividade, que determina o quanto o sistema causa desconforto ou estresse ao usuário. Bem como, quais os requisitos para instalação do sistema na residência. É importante avaliar quais tipos de adaptações serão necessárias para que o sistema funcione corretamente. A exemplo do sistema de controle de luminosidade, é preciso instalar relés nas lâmpadas que se deseja controlar. E esses relés devem ser conectados. Para isso, é necessária a disponibilização de uma certa infraestrutura. Isso implica em modificações no interior da residência, que podem até mesmo inviabilizar a instalação do sistema. A pesquisa a ser realizada nesse projeto envolve diferentes áreas de atuação: na área de saúde, deverão ser estudas as condições e limitações físicas, para que os sistemas propostos possam atender as necessidades dos usuários. É possível citar o caso de doenças da visão, que causam diferentes tipos de deficiência visual, como baixa visão ou visão subnormal. Na computação, soluções de hardware e software devem ser combinadas para o desenvolvimento do sistema. Para o hardware, deve ser considerado o tipo de dispositivo, sua demanda de desempenho, restrições de potência, custo. Também pode ser necessário considerar outros aspectos como peso e dimensão. No projeto do software, é preciso considerar tanto as funcionalidades quanto a interface com usuário. Ferramentas, linguagens, interface gráficas serão utilizadas para desenvolver o sistema que atenda ao usuário de forma simples, amigável e eficiente..
Situação: Em andamento; Natureza: Pesquisa.
2014 - Atual
Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas
Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (2) .
Integrantes: Monica Magalhães Pereira - Coordenador / Sílvio Roberto Fernandes de Araújo - Integrante / Alba Sandyra Bezerra Lopes - Integrante / Ricardo Ferreira - Integrante / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Raul Silveira Silva - Integrante / Elísio Breno Gracia Carsoso - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2013 - 2015
Estudo comparativo de estimadores de movimento, segundo padrão SBTVD, em arquiteturas com hardware dedicado e em arquiteturas com unidades de processamento gráfico
Descrição: Arquiteturas dedicadas em hardware, em geral, apresentam um custo de projeto mais elevado em função do tempo de desenvolvimento e também uma menor flexibilidade comparado com soluções em software. Entretanto, sua vantagem reside, na maioria da vezes, no desempenho. Em busca de uma maior flexibilidade em hardware existem soluções reconfiguráveis e em busca de um melhor desempenho em software existem soluções que exploram arquiteturas paralelas com unidades de processamento gráfico, as GPUs (Graphic Processing Units). Este projeto tem como alvo o estudo comparativo entre esses dois tipos de arquiteturas para algoritmos de estimação de movimento utilizados na compressão de vídeo do Sistema Brasileiro de TV Digital (SBTVD)..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Monica Magalhães Pereira - Integrante / Edgard de Faria Correa - Coordenador / Márcio Eduardo Kreutz - Integrante / Bruno Motta de Carvalho - Integrante.
2013 - 2015
Avaliação de Técnicas de Tolerância a Falhas em Redes
Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes. Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque. As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas. Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação. Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Monica Magalhães Pereira - Coordenador / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Dogival Ferreira da Silva Junior - Integrante.
2013 - Atual
Avaliação de Técnicas de Tolerância a Falhas em Redes
Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes. Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque. As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas. Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação. Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip. Este projeto abrange diversas áreas de pesquisa, como arquitetura de computadores, sistemas embarcados, sistemas distribuídos, redes de computadores, dentre outras. A pesquisa e o desenvolvimento do projeto possibilitarão a cooperação de diversos professores do Departamento de Informática e Matemática Aplicada da Universidade Federal do Rio Grande do Norte, bem como abrirá a porta para possíveis colaborações com grupos de pesquisa de outros departamentos dentro e fora do Brasil, uma vez que se trata de um tema atual e de grande interesse científico. Além disso, os tópicos abordados no projeto proposto também são parte de disciplinas das grades dos cursos de Computação da UFRN e poderão ser utilizados como projetos de disciplina e como incentivo para introduzir alunos de graduação na iniciação científica. Bem como os tópicos mais avançados abordados no projeto poderão ser fonte de pesquisa para alunos da pós-graduação. Os objetivos desse projeto estão concentrados na avaliação do estado da arte visando buscar soluções mais eficientes em tolerância a falhas. Dessa forma, pretende-se concentrar as vantagens e desvantagens de cada técnica em uma só análise que leva em consideração as características de cada técnica e sua aplicação. Além disso, a análise permitirá a discussão de soluções mais eficientes que possam aumentar a tolerância a falhas e reduzir os principais custos, como potência dissipada e área. A análise também auxilia na busca por melhor desempenho. Dessa forma, os resultados esperados são: análise crítica com comparação das técnicas existentes, e proposta de possíveis soluções para minimizar o custo das técnicas proposta e aumentar tolerância a falhas e desempenho..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (1) .
Integrantes: Monica Magalhães Pereira - Coordenador / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Dogival Ferreira da Silva Junior - Integrante / Hiago Mayk Gomes de Araújo Rocha - Integrante.
2010 - 2011
Probral - Development of Algorithm Domain Specific Dynamic Programmable Gate Array Architectures for Increased Dependability in Embedded Systems in the Nano Age
Descrição: Esse projeto visa o desenvolvimento de uma arquitetura reconfigurável para aumentar a confiabilidade de processadores de propósito geral, considerando altas taxas de defeitos previstas para tecnologias futuras. Cooperação entre a Universidade Federal do Rio Grande do Sul (INF/UFRGS) - Coordenador: Prof. Luigi Carro - e Karlsruhe Institut of Technology (ITIV/KIT) - Coordenador: Prof. Juergen Becker..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Doutorado: (4) .
Integrantes: Monica Magalhães Pereira - Integrante / Luigi Carro - Coordenador / Ricardo Ferreira - Integrante / Lars Braun - Integrante / Michael Hübner - Integrante / Jürgen Becker - Integrante / Caroline Concatto - Integrante / Mahtab Niknahad - Integrante / Fernanda Gusmão de Lima Kastensmidt - Integrante.Financiador(es): Deutscher Akademischer Austauschdienst - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
2005 - 2006
H264Brasil - Codificador e Decodificador de Vídeo H.264/AVC
Descrição: Projeto elaborado como resposta a requisição formal de proposta (RFP) 11/2004 para o Sistema Brasileiro de Televisão Digital que visava o estudo e desenvolvimento de codificador e decodificador H.264/AVC. O consórcio do projeto denominado H264Brasil é formado por nove (9) instituições de ensino: IME, COPPE/UFRJ, CETUC/PUC-Rio, UFF, UnB, Unicamp, UFRGS, UFRN e CEFET-Ceará. O objetivo principal do projeto é o desenvolvimento de um simulador de um codificador e decodificador de acordo com o padrão H.264/AVC, além de disponibilizar uma implementação de referência que possa ser utilizada por produtos que usem o padrão H.264/AVC no âmbito do Sistema Brasileiro de Televisão Digital (SBTVD). Além do objetivo principal, o simulador foi usado para avaliar as caracteríicas e potencialidades do padrão H.264/AVC e sua adequabilidade ao SBTVD..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (5) / Doutorado: (1) .
Integrantes: Monica Magalhães Pereira - Integrante / Ivan Saraiva Silva - Integrante / Gustavo Girão Barreto da Silva - Integrante / Sílvio Roberto Fernandes de Araújo - Integrante / Altamiro Amadeu Susin - Integrante / Marco Antônio Grivet Mattoso Maia - Coordenador / Sérgio Bampi - Integrante / Eduardo Antônio Barros da SIlva - Integrante / Carla Liberal Pagliari - Integrante / Max Henrique Machado Costa - Integrante / Luis Geraldo Pedroso Meloni - Integrante / Maria Heveline Vieira Duarte - Integrante / Ricardo Pezzuol Jacobi - Integrante / Ricardo Lopes Queiroz - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio financeiro.


Projetos de desenvolvimento


2003 - 2005
HiTV - Desenvolvimento de SW e HW para Sistemas de TV Digital
Descrição: O projeto prevê a implementação de Software e Hardware para Televisão Digital. Financiado com recursos da FINEP (Chamada Conjunta MCT/SEPIN-CNPq-FINEP 01/2002). Envolve as Universidades Federais do Rio Grande do Norte e da Paraíba Coordenador:Prof. Guido Lemos de Sousa Filho Equipe UFRN: Ivan Saraiva Silva (cordenador da Equipe Hardware) Jorge Henrique C. Fernandes Andre Maurício Cunha Campos Glêdson Elias da Silveira..
Situação: Concluído; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (6) / Mestrado acadêmico: (4) / Doutorado: (1) .
Integrantes: Monica Magalhães Pereira - Integrante / Ivan Saraiva Silva - Integrante / Guido Lemos de Sousa Filho - Coordenador / Gustavo Girão Barreto da Silva - Integrante / Sílvio Roberto Fernandes de Araújo - Integrante / Glêdson Elias - Integrante / Jorge Henrique Cabral - Integrante / Miklécio Bezerra Costa - Integrante / André Maurício Cunha Campos - Integrante / Glêdson Elias da Silveira - Integrante.Financiador(es): Universidade Federal da Paraíba - Cooperação / Financiadora de Estudos e Projetos - Auxílio financeiro.


Revisor de periódico


2014 - 2014
Periódico: Design Automation For Embedded Systems (Dordrecht. Online)
2013 - 2013
Periódico: Journal of Signal Processing Systems
2015 - 2015
Periódico: Microprocessors and Microsystems
2015 - Atual
Periódico: IEEE Communications Letters (Print)


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Sistemas Embarcados.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
4.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Tolerância a falhas.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Razoavelmente.
Alemão
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco.


Prêmios e títulos


2017
3o Lugar Trabalho Destaque de Iniciação Científica e Tecnológica na área Ciências Exatas e da Terra e Engenharias, UFRN.
2016
3rd Prize Award Intel Cup Undergraduate Electronic Design Contest, Intel e Shanghai Jiaotong University.
2015
Melhor Projeto de Graduação na Competição Intel de Sistemas Embarcados 2015, Intel/SBESC.
2010
Best Paper Award in 4th HiPEAC Workshop on Reconfigurable Computing, 4th HiPEAC Workshop on Reconfigurable Computing.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
FERREIRA, RICARDO2015 FERREIRA, RICARDO ; DENVER, WALDIR ; PEREIRA, MONICA ; WONG, STEPHAN ; LISB'A, CARLOS A. ; Carro, Luigi . A Dynamic Modulo Scheduling with Binary Translation: Loop optimization with software compatibility. Journal of Signal Processing Systems for Signal, Image, and Video Technology, v. 1, p. 1-22, 2015.

2.
PEREIRA, Monica Magalhães;PEREIRA, MONICA MAGALHÃES;PEREIRA, MONICA MAGALHAES;Monica Magalhães Pereira;PEREIRA, MONICA2011 PEREIRA, Monica Magalhães; Carro, Luigi . Dynamic Reconfigurable Computing: The Alternative to Homogeneous Multicores under Massive Defect Rates. International Journal of Reconfigurable Computing (Print), v. 2011, p. 1-17, 2011.

3.
FERREIRA, R.2011 FERREIRA, R. ; BUENO, C. ; LAURE, M. ; PEREIRA, Monica Magalhães ; Carro, Luigi . A Dynamic Reconfigurable Super-VLIW Architecture for a Fault Tolerant Nanoscale Design. Transactions on High-Performance Embedded Architectures and Compilers, v. 5, p. 18, 2011.

4.
LOPES, A. S. B.2008PEREIRA, Monica Magalhães; LOPES, A. S. B. ; Costa, M. B. ; Silva, Saraiva Ivan . ESTUDO SOBRE O IMPACTO DOS PROCESSADORES HOSPEDEIROS. Holos (Natal. Online), v. 3, p. 88, 2008.

Capítulos de livros publicados
1.
BECK FILHO, A. C. S. ; LISBOA, C. A. L. ; Carro, Luigi ; Nazar, G. L. ; PEREIRA, Monica Magalhães ; Ferreira, R. R. . Adaptability: The Key for Future Embedded Systems. In: Antonio Carlos Schneider Beck; Carlos Arthur Lang Lisbôa; Luigi Carro. (Org.). Adaptable Embedded Systems. 1ed.New York: Springer, 2012, v. , p. 1-12.

2.
BECK FILHO, A. C. S. ; PEREIRA, Monica Magalhães . Reconfigurable Systems. In: Antonio Carlos Schneider Beck; Carlos Arthur Lang Lisbôa; Luigi Carro. (Org.). Adaptable Embedded Systems. 1ed.New York: Springer, 2012, v. , p. 41-94.

3.
PEREIRA, Monica Magalhães; RHOD, E. L. ; Carro, Luigi . Fault Tolerant Design and Adaptability. In: Antonio Carlos Schneider Beck; Carlos Arthur Lang Lisbôa; Luigi Carro. (Org.). Adaptable Embedded Systems. 1ed.New York: Springer, 2012, v. , p. 211-242.

4.
CARVALHO, M. G. ; BRITO, A. ; ARAUJO, S. R. F. ; SILVA, G. G. B. ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan . Estimação de Movimento em Hardware para o Projeto SBTVD Utilizando o Algoritmo da Busca Completa. In: Anamaria Martins Moreira; Umberto Souza da Costa. (Org.). IV Workshop Técnico Científico do DIMAp - 20 anos - Artigos Selecionados. 1ed.Natal: EDFUFRN, 2005, v. 1, p. 36-47.

5.
PEREIRA, Monica Magalhães; ARAUJO, S. R. F. ; SILVA, G. G. B. ; Silva, Saraiva Ivan . Projeto e Implementação de um Multiplexador de Transport Streams com Suporte a HDTV. In: Anamaria Martins Moreira; Umberto Souza da Costa. (Org.). IV Workshop Técnico Científico do DIMAp - 20 anos - Artigos Selecionados. 1ed.Natal: EDUFRN, 2005, v. 1, p. 48-59.

Trabalhos completos publicados em anais de congressos
1.
ERICHSEN, A. G. ; SARTOR, A. L. ; SOUZA, J. ; PEREIRA, MONICA MAGALHAES ; WONG, STEPHAN ; BECK FILHO, A. C. S. . ISA-DTMR: Selective Protection in Configurable Heterogeneous Multicores. In: The 14th International Symposium on Applied Reconfigurable Computing, 2018, Santorino. Proceedings of the 14th International Symposium on Applied Reconfigurable Computing, 2018.

2.
SILVA, R. S. ; PEREIRA, Monica Magalhães . Acelerador Reconfigurável Clusterizado para Exploração de ILP e TLP em MPSoCs. In: X Escola Potiguar de Computação e suas Aplicações, 2017, Natal. X Escola Potiguar de Computação e suas Aplicações, 2017.

3.
ROCHA, H. M. G. A. ; KREUTZ, M. E. ; MAIA, S. M. D. M. ; PEREIRA, Monica Magalhães . O Mapeamento de Tarefas em MPSoCs baseados em NoC como uma Instância do Problema Quadrático de Alocação. In: X Escola Potiguar de Computação e suas Aplicações, 2017, Natal. X Escola Potiguar de Computação e suas Aplicações, 2017.

4.
LOPES, A. S. B. ; SANTOS, E. V. ; KREUTZ, M. E. ; Monica Magalhães Pereira . A Runtime Mapping Algorithm to Tolerate Permanent Faults in a CGRA. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. Proceedings of VI Brazilian Symposium on Computing Systems Engineering, 2016.

5.
MESQUISA, J. W. ; CRUZ, M. O. ; KREUTZ, M. E. ; Monica Magalhães Pereira . Design Space Exploration using UTNoCs and Genetic Algorithm. In: VI Brazilian Symposium on Computing Systems Engineering, 2016, João Pessoa. Proceedings of VI Brazilian Symposium on Computing Systems Engineering, 2016.

6.
CRUZ, M. O. ; KREUTZ, M. E. ; PEREIRA, MONICA . Uma Arquitetura para Exploração de Paralelismo Multinível utilizando Roteadores Processantes. In: XXI Iberchip Workshop, 2015, Montevidéu. Proceedings of XXI Iberchip Workshop, 2015.

7.
LOPES, A. S. B. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães . Enabling NoC Performance Improvement using a Fault Tolerance Mechanism. In: V Brazilian Symposium on Computing Systems Engineering, 2015, Foz do Iguaçu. Proceedings of V Brazilian Symposium on Computing Systems Engineering, 2015.

8.
SIQUEIRA, H. M. C. ; CORREA, E. F. ; Silva, Saraiva Ivan ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães . A VLIW architecture with memory optimization. In: Iberchip XX Workshop, 2014, Santiago. Proceedings of Iberchip XX Workshop, 2014.

9.
Ferreira, D. ; PEREIRA, Monica Magalhães . A Transparent Fault Tolerance Solution for NoCs: A Reliability Analysis. In: Iberchip XX Workshop, 2014, Santiago. Proceedings of Iberchip XX Workshop, 2014.

10.
FERREIRA, R. ; MEIRELLES, W. ; PEREIRA, Monica Magalhães ; WONG, S. ; QUADROS, J. ; Carro, Luigi . A Run-Time Modulo Scheduling by using a Binary Translation Mechanism. In: International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS), 2014, Samos. Proceedings of International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS), 2014. p. 1-8.

11.
FERREIRA, R. ; DUARTE, V. ; MEIRELES, W. ; PEREIRA, Monica Magalhães ; Carro, Luigi ; WONG, S. . A Just-In-Time Modulo Scheduling for Virtual Coarse-Grained Reconfigurable Architectures. In: International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS), 2013, Samos Island. Proceedings of the International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS), 2013.

12.
PEREIRA, Monica Magalhães; Carro, Luigi . Using a Reliability Analysis to Design Low Cost Reliable-Aware Coarse-Grained Reconfigurable Architectures. In: 4th Workshop on Design for Reliability (DFR 2012), 2012, Paris. 4th Workshop on Design for Reliability (DFR 2012), 2012.

13.
FERREIRA, R. ; Julio Goldner Vendramini ; Lucas Mucida ; PEREIRA, Monica Magalhães ; Carro, Luigi . An FPGA-based heterogeneous coarse-grained dynamically reconfigurable architecture. In: Embedded Systems Week (ESWeek'11), 2011, Taipei. CASES '11 Proceedings of the 14th international conference on Compilers, architectures and synthesis for embedded systems. New York: ACM, 2011.

14.
PEREIRA, MONICA MAGALHAES; BRAUN, LARS ; HUBNER, MICHAEL ; BECKER, JURGEN ; Carro, Luigi . Run-time resource instantiation for fault tolerance in FPGAs. In: 2011 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2011, San Diego. 2011 NASA/ESA Conference on Adaptive Hardware and Systems (AHS). p. 88-95.

15.
FERREIRA, R. ; BUENO, C. ; LAURE, M. ; PEREIRA, Monica Magalhães ; Carro, Luigi . A Dynamic Reconfigurable Super-VLIW Architecture for a Fault Tolerant Nanoscale Design. In: 4th HiPEAC Workshop on Reconfigurable Computing, 2010, Pisa. Proceedings of 4th HiPEAC Workshop on Reconfigurable Computing, 2010. p. 7-16.

16.
PEREIRA, Monica Magalhães; Carro, Luigi . Dynamic Reconfigurable Computing: the Alternative to Homogeneous Multicores under Massive Defect Rates. In: 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 ? ReCoSoC?10, 2010, Karlsruhe. Proceedings of the 5th International Workshop on Reconfigurable Communication-centric Systems on Chip 2010 ? ReCoSoC?10, 2010.

17.
PEREIRA, Monica Magalhães; LO, T. B. ; Carro, Luigi . A Self-adaptive Approach for Fault-Tolerance in Future Technologies. In: The 1st HiPEAC Workshop on Design for Reliability (DFR?09), 2009, Paphos. The 1st HiPEAC Workshop on Design for Reliability (DFR?09), 2009.

18.
PEREIRA, Monica Magalhães; Carro, Luigi . Dynamically Adapted Low-Energy Fault Tolerant Processors. In: NASA/ESA Conference on Adaptive Hardware and Systems, 2009, San Francisco. Proceedings of the NASA/ESA Conference on Adaptive Hardware and Systems, 2009.

19.
PEREIRA, Monica Magalhães; Carro, Luigi . A Self-Adaptive Approach to Increase Reliability of Processors. In: 17th IFIP/IEEE International Conference On Very Large Scale Integration (VLSI-SoC'09), 2009, Florianópolis. Proceedings of the 17th IFIP/IEEE International Conference On Very Large Scale Integration (VLSI-SoC'09), 2009.

20.
PEREIRA, MONICA MAGALHAES; DE OLIVEIRA, BRUNO CRUZ ; SILVA, IVAN SARAIVA . RoSA. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI '07. New York: ACM Press. p. 159-164.

21.
LOPES, A. S. B. ; Costa, M. B. ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan . Estudo sobre o impacto do processador hospedeiro no desempenho das arquiteturas reconfiguráveis híbridas. In: Concurso de Trabalhos de Iniciação Científica em Arquitetura de Computadores e Computação de Alto Desempenho (WSCAD-CTIC 2007), 2007, Gramado. Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho, 2007.

22.
SILVA, G. G. B. ; ARAUJO, S. R. F. ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan . Implementation of a HDTV transport stream multiplexer based on ITU-T H.222.0 recommendation. In: 11th Brazilian Symposium on Multimedia and the web, 2005, Poços de Caldas. Proceedings of the 11th Brazilian Symposium on Multimedia and the web. New York: ACM, 2005. v. 125. p. 1-9.

23.
ARAUJO, S. R. F. ; PEREIRA, Monica Magalhães ; SILVA, G. G. B. ; Silva, Saraiva Ivan . Projeto e Desenvolvimento de um Multiplexador de Transport Stream Baseado na Recomendação ITU-T H.222.0. In: XI Workshop Iberchip, 2005, Salvador. XI Workshop Iberchip, 2005.

24.
Dantas, André Medeiros ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan ; Carro, Luigi . Estimação e cálculo de potência no início do fluxo do projeto usando SystemC. In: X Workshop IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004.

25.
Dantas, André Medeiros ; ARAUJO, S. R. F. ; PEREIRA, Monica Magalhães ; Elias, G. . JIM: Um Protótipo Portável Para Mensagem Instantânea. In: III Workshop Técnico Científico do DIMAp, 2004, Natal. III Workshop Técnico Científico do DIMAp, 2004.

26.
Dantas, André Medeiros ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan ; Carro, Luigi . Uma biblioteca de componentes para o cálculo de potência em sistemas embarcados usando SystemC. In: III Workshop Técnico Científico do DIMAp, 2004, Natal. III Workshop Técnico Científico do DIMAp, 2004.

Resumos publicados em anais de congressos
1.
ROCHA, H. M. G. A. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães . SiNoC: Um Simulador de Mapeamento de Tarefas para Redes em Chip. In: X Escola Potiguar de Computação e suas Aplicações, 2017, Natal. X Escola Potiguar de Computação e suas Aplicações, 2017.

2.
MESQUISA, J. W. ; MEDEIROS, A. L. ; PEREIRA, Monica Magalhães ; SILVEIRA, M. M. ; KREUTZ, M. E. . LM-NoC: Uma Linguagem de Modelagem para Redes em Chip. In: XXI Iberchip Workshop, 2015, Montevidéu. Proceedings of XXI Iberchip Workshop, 2015.

3.
PEREIRA, Monica Magalhães; BRAUN, L. ; Hübner, M. ; BECKER, Jürgen ; Carro, Luigi . Use of Partial Dynamic Reconfiguration for Fault-­Tolerance Processor Design. In: 1st BRAZILIAN GERMAN WORKSHOP ON MICRO-­ AND NANO-­ ELECTRONICS, 2010, Porto Alegre. 1st BRAZILIAN GERMAN WORKSHOP ON MICRO-­ AND NANO-­ ELECTRONICS, 2010.

4.
PEREIRA, Monica Magalhães; Carro, Luigi . A Dynamic Reconfiguration Approach for Accelerating Highly Defective Processors. In: 17th IFIP/IEEE International Conference On Very Large Scale Integration (VLSI-SoC'09), 2009, Florianópolis. Proceedings of the 17th IFIP/IEEE International Conference On Very Large Scale Integration (VLSI-SoC'09), 2009.

5.
PEREIRA, MONICA MAGALHÃES; DE ARAÚJO, SÍLVIO R. F. ; DE GLIVEIRA, BRUNO C. ; SILVA, IVAN SARAIVA . Using traditional loop unrolling to fit application on a new hybrid reconfigurable architecture. In: the 2008 ACM symposium, 2008, Fortaleza. Proceedings of the 2008 ACM symposium on Applied computing - SAC '08. New York: ACM Press. p. 1552.

6.
LOPES, A. S. B. ; Costa, M. B. ; PEREIRA, Monica Magalhães ; Silva, Saraiva Ivan . Estudo sobre o Impacto dos Processadores Hospedeiros SPARC V8 E NIOS II no Desempenho da Arquitetura Reconfigurável Híbrida RoSA. In: IV Congresso de Iniciação Científica do CEFET-RN, 2007, Natal. Semana Nacional e Potiguar de Ciência e Tecnologia, 2007.

7.
PEREIRA, Monica Magalhães; ARAUJO, S. R. F. ; SILVA, G. G. B. ; Silva, Saraiva Ivan . Projeto e Implementação de um Multiplexador de Transport Stream com Suporte a HDTV. In: IV Workshop Técnico Científico do DIMAp, 2005, Natal. IV Workshop Técnico Científico do DIMAp, 2005.

8.
CARVALHO, M. G. ; ARAUJO, S. R. F. ; PEREIRA, Monica Magalhães ; SILVA, G. G. B. ; Silva, Saraiva Ivan . Estimação de Movimento em Hardware para o Projeto SBTVD Utilizando o Algoritmo de Busca Completa. In: IV Workshop Técnico Científico do DIMAp, 2005, Natal. IV Workshop Técnico Científico do DIMAp, 2005.

9.
Dantas, André Medeiros ; PEREIRA, Monica Magalhães ; Cabral, J. H. . Uma Visão Geral do Meta-Processo CxOne. In: II Workshop Técnico Científico do DIMAp, 2003, Natal. II Workshop Técnico Científico do DIMAp, 2003.

Apresentações de Trabalho
1.
PEREIRA, MONICA MAGALHAES. Using Adaptability to Increase Reliability in Multiprocessor System-on-Chip. 2017. (Apresentação de Trabalho/Conferência ou palestra).

2.
LOPES, A. S. B. ; KREUTZ, M. E. ; Monica Magalhães Pereira . Enabling NoC Performance Improvement using a Fault Tolerance Mechanism. 2015. (Apresentação de Trabalho/Simpósio).

3.
CRUZ, M. O. ; KREUTZ, M. E. ; Monica Magalhães Pereira . Uma Arquitetura para Exploração de Paralelismo Multinível utilizando Roteadores Processantes. 2015. (Apresentação de Trabalho/Congresso).

4.
Monica Magalhães Pereira. Sistemas multiprocessados tolerantes a falhas. 2015. (Apresentação de Trabalho/Conferência ou palestra).

5.
Ferreira, D. ; Monica Magalhães Pereira . A Transparent Fault Tolerance Solution for NoCs: A Reliability Analysis. 2014. (Apresentação de Trabalho/Congresso).

6.
PEREIRA, Monica Magalhães; Carro, Luigi . Dynamic Reconfigurable Computing: the Alternative to Homogeneous Multicores under Massive Defect Rates. 2010. (Apresentação de Trabalho/Conferência ou palestra).

7.
PEREIRA, Monica Magalhães; Carro, Luigi . Dynamically Adapted Low-Energy Fault Tolerant Processors. 2009. (Apresentação de Trabalho/Conferência ou palestra).

8.
PEREIRA, Monica Magalhães; Carro, Luigi . A Self-Adaptive Approach to Increase Reliability of Processors. 2009. (Apresentação de Trabalho/Conferência ou palestra).

9.
PEREIRA, Monica Magalhães; Carro, Luigi . A Dynamic Reconfiguration Approach for Accelerating Highly Defective Processors. 2009. (Apresentação de Trabalho/Conferência ou palestra).

10.
PEREIRA, Monica Magalhães; OLIVEIRA, B. C. ; Silva, Saraiva Ivan . RoSA: a Reconfigurable Stream-based Architecture. 2007. (Apresentação de Trabalho/Simpósio).

11.
PEREIRA, Monica Magalhães; ARAUJO, S. R. F. ; SILVA, G. G. B. ; Silva, Saraiva Ivan . Projeto e Implementação de um Multiplexador de Transport Stream com Suporte a HDTV. 2005. (Apresentação de Trabalho/Outra).

12.
Dantas, André Medeiros ; ARAUJO, S. R. F. ; PEREIRA, Monica Magalhães . Mini-curso Desenvolvimento de Sistemas Embarcados utilizando SAHIMI e SystemC. 2004. (Apresentação de Trabalho/Outra).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
Nazar, G. L.; Kastensmidt, Fernanda G. Lima; PEREIRA, MONICA MAGALHAES; AZAMBUJA, J. R. F.. Participação em banca de Marcos Tomazzoli Leipnitz. Resilient Regular Expression Matching on FPGAs with Fast Error Repair. 2017. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

2.
MIRANDA, L. C.; PEREIRA, MONICA MAGALHAES; NETTO, E. B. W.; KULESZA, U.. Participação em banca de Manoel Pedro de Medeiros Neto. Veículos Aéreos Não Tripulados e Sistema de Entrega: Estudo, Desenvolvimento e Testes. 2016. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

3.
CASTRO, A. F.; ARAUJO, S. R. F.; QUEIROZ, P. G. G.; PEREIRA, MONICA MAGALHAES. Participação em banca de Rodrigo Fontes Maia. Interface Tangível do Usuário como Dispositivo de Entrada e Saída. 2016. Dissertação (Mestrado em Ciência da Computação - Uern - Ufersa) - Universidade do Estado do Rio Grande do Norte.

4.
ARAUJO, S. R. F.; PEREIRA, MONICA MAGALHAES; LOPES, D. C.. Participação em banca de Raimundo Valter Costa Filho. MPNI: Uma Interface de Rede com Serviços de Programação Paralela para Redes-em-Chip. 2015.

5.
KREUTZ, M. E.; Monica Magalhães Pereira; BRITO, A. V.. Participação em banca de Hadley Magno da Costa Siqueira. Proposta de Implementação de um Processador Multithreading com Características de Previsibilidade. 2015. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

6.
KREUTZ, M. E.; CORREA, E. F.; Monica Magalhães Pereira; BRITO, A. V.. Participação em banca de Aparecida Lopes de Medeiros. Implementação da Técnica de Software Pipelining na Rede em Chip IPNoSys. 2014. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

7.
BRITO, A. V.; PEREIRA, Monica Magalhães; NASCIMENTO, T. P.. Participação em banca de Ângelo Lemos Vidal de Negreiros. Desenvolvimento e Avaliação de Simulação Distribuída para Projeto de Sistemas Embarcados com Ptolemy. 2014. Dissertação (Mestrado em PROGRAMA DE PÓS-GRADUAÇÃO EM INFORMÁTICA) - Universidade Federal da Paraíba.

Teses de doutorado
1.
LEITE, L. E. C.; OLIVEIRA, J. A. N.; PEREIRA, MONICA; BRITO, A. V.; MELCHER, E. U. K.. Participação em banca de Julio Cesar Paulino de Melo. Autonomic Hardware Manager - Uma Sistema de Hardware Autonômico Utilizando Solução de Repositório Ativo de Componentes. 2015. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

2.
PEREIRA, Monica Magalhães; BORIN, E.; WAGNER, F. R.. Participação em banca de Marco Antônio Zanata Alvez. Increasing Energy Efficiency of Processor Caches via Line Usage Predictions. 2014. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

3.
LOPES, D. C.; RAMOS, K. D. N.; BEDREGAL, B. C.; PEREIRA, Monica Magalhães; Silva, Saraiva Ivan. Participação em banca de Leonardo Augusto Casillo. Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: Estudo do Impacto sobre a complexidade de hardware para o padrão MIPS. 2013. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

4.
ZEFERINO, C. A.; PEREIRA, Monica Magalhães; WAGNER, F. R.. Participação em banca de Débora da Silva Motta Matos. Exploring Hierarchy, Adaptability and 3D in NoCs for the Next Generation of MPSoCs. 2013. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Qualificações de Doutorado
1.
WAGNER, F. R.; Nazar, G. L.; PEREIRA, MONICA MAGALHAES. Participação em banca de Anderson Luiz Sartor. Adaptive Processor to Dynamically Balance Performance, Energy Consumption, and Fault Tolerance. 2016. Exame de qualificação (Doutorando em Computação) - Universidade Federal do Rio Grande do Sul.

2.
ZEFERINO, C. A.; Kastensmidt, Fernanda G. Lima; FLOREZ, M. J. S.; PEREIRA, Monica Magalhães. Participação em banca de Débora da Silva Motta Matos. Exploring Hierarchy, Adaptability and 3D in NoCs for the Next Generation of MPSoCs. 2013. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Qualificações de Mestrado
1.
Silva, Saraiva Ivan; MOURA, R. S.; PEREIRA, MONICA MAGALHAES. Participação em banca de FRANCISCO CARLOS SILVA JUNIOR. Arquitetura Adaptável Column­Based Para Processadores Multi­Core. 2017. Exame de qualificação (Mestrando em Ciência da Computação) - Universidade Federal do Piauí.

2.
KREUTZ, M. E.; PEREIRA, MONICA MAGALHAES; Matos, D.. Participação em banca de Jefferson Igor Duarte Silva. Uma Ferramenta baseada em Inteligência Artificial para a Exploração do Espaço de Projeto de Redes em Chip. 2017. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

3.
CARVALHO, B. M.; SILVA, C. C. N.; GOMES, R. B.; PEREIRA, MONICA MAGALHAES. Participação em banca de Gabriel de Almeida Araújo. Análise de Velocidades em Dados Sísmicos - Uma Abordagem Paralela usando CUDA. 2017. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

4.
SOUZA, S. X.; BELFORT, D. R.; PEREIRA, MONICA MAGALHAES. Participação em banca de Eduardo André Neves. Uma Arquitetura Multi-core Experimental com Ajuste de Frequência para Minimização do Consumo Energético de Aplicações Paralelas. 2016. Exame de qualificação (Mestrando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte.

5.
KREUTZ, M. E.; PEREIRA, MONICA MAGALHAES; ZEFERINO, C. A.. Participação em banca de Jonathan Wanderley de Mesquita. Exploração de Espaço de Projeto para Geração de Redes em Chip de Topologias Irregulares Otimizadas: a Rede UTNoC. 2016. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

6.
MIRANDA, L. C.; KULESZA, U.; Monica Magalhães Pereira. Participação em banca de Manoel Pedro de Medeiros Neto. Veículos Não Tripulados e o Campus Central da UFRN: Estudo e Proposta. 2015. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

7.
KREUTZ, M. E.; PEREIRA, MONICA MAGALHAES; CORREA, E. F.. Participação em banca de Hadley Magno da Costa Siqueira. Implementação de um MPSoC para Sistemas de Tempo Real. 2014. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

8.
PEREIRA, Monica Magalhães; ARAUJO, S. R. F.. Participação em banca de Aparecida Lopes de Medeiros. Implementação da Técnica de Software Pipelining na rede em chip IPNoSys. 2013. Exame de qualificação (Mestrando em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte.

Trabalhos de conclusão de curso de graduação
1.
KREUTZ, M. E.; MEDEIROS, A. L. F.; PEREIRA, MONICA MAGALHAES; CORREA, E. F.. Participação em banca de JONATHAN WANDERLEY DE MESQUITA.LM-NoC: Uma Linguagem para Modelagem e Avaliação de Redes em Chip. 2014. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.

2.
CORREA, E. F.; PEREIRA, Monica Magalhães; Silva, Saraiva Ivan; Aroca, R V. Participação em banca de Hadley Magno da Costa Siqueira.Arquitetura VLIW com otimização do uso da memória. 2013. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Universidade Federal do Rio Grande do Norte.

3.
KREUTZ, M. E.; PEREIRA, Monica Magalhães; CORREA, E. F.. Participação em banca de Marcos Oliveira da Cruz.Roteamento em zigue-zague para a plataforma IPNoSys. 2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte.



Participação em bancas de comissões julgadoras
Concurso público
1.
SILVA, I. M. D.; PEREIRA, MONICA; Silva, Saraiva Ivan. Comissão Examinadora de Concurso Público de Provas e Títulos para o Cargo de Professor do Magistério Superior na Classe Adjunto-A/DE, na área de Sistemas Embarcados, do Instituto Metrópole Digital, conforme Edital no 015/2014- PROGESP. 2015. Universidade Federal do Rio Grande do Norte.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
IEEE CASS Workshop. 2011. (Outra).

2.
Reconfigurable Communication-centric Systems on Chip. Dynamic Reconfigurable Computing: the Alternative to Homogeneous Multicores under Massive Defect Rates. 2010. (Congresso).

3.
17th IFIP/IEEE International Conference On Very Large Scale Integration.A Self-Adaptive Approach to Increase Reliability of Processors. 2009. (Outra).

4.
17th IFIP/IEEE International Conference On Very Large Scale Integration.A Dynamic Reconfiguration Approach for Accelerating Highly Defective Processors. 2009. (Outra).

5.
NASA/ESA Conference on Adaptive Hardware and Systems (AHS'09).Dynamically Adapted Low-Energy Fault Tolerant Processors. 2009. (Outra).

6.
20th Symposium on Integrated Circuits and Systems Design.RoSA: a reconfigurable stream-based architecture. 2007. (Simpósio).

7.
IV Workshop Técnico Científico do DIMAp.Projeto e Implementação de um Multiplexador de Transport Stream com Suporte a HDTV. 2005. (Outra).

8.
III Workshop Técnico Científico do DIMAp.JIM: Um Protótipo Portável Para Mensagem Instantânea. 2004. (Outra).

9.
III Workshop Técnico Científico do DIMAp.Uma biblioteca de componentes para o cálculo de potência em sistemas embarcados usando SystemC. 2004. (Outra).

10.
SBCCI - 17th Symposium on Integrated Circuits and Systems Design. 2004. (Simpósio).

11.
II Workshop Técnico Científico do DIMAp.Uma Visão Geral do Meta-Processo CxOne. 2003. (Outra).

12.
ENECOMP - Encontro de Estudantes de Computação. 2002. (Encontro).

13.
IV SINEC - Seminário de Informática e Engenharia de Computação. 2002. (Seminário).

14.
ENECOMP - Encontro dos Estudantes de Computação. 2001. (Encontro).


Organização de eventos, congressos, exposições e feiras
1.
PEREIRA, MONICA MAGALHAES; CORREA, E. F. ; SOARES, H. B. ; FERNANDES, M. A. C. ; NOGUEIRA, M. B. . III Workshop nPITI. 2017. (Outro).

2.
PEREIRA, MONICA MAGALHAES; MELO, J. C. P. ; CUNHA, E. N. ; CORREA, E. F. ; VENANCIO NETO, A. J. ; SOARES, H. B. ; FERNANDES, M. A. C. . II Workshop nPITI. 2016. (Outro).

3.
PEREIRA, MONICA MAGALHAES; CORREA, E. F. ; SILVA, G. G. B. ; FLORENCIO, H. M. ; SILVA, I. M. D. ; GUEDES, L. A. H. ; LEITE, L. E. C. ; SILVEIRA, L. F. Q. ; KREUTZ, M. E. ; SOUZA, S. X. . Competição Intel de Sistemas Embarcados Etapa Local - UFRN 2016. 2016. (Concurso).

4.
PEREIRA, Monica Magalhães; VASCONCELOS, T. B. ; MAIA, S. M. D. M. ; LUCENA, M. J. N. R. . Workshop DIMAp 30 Anos. 2015. (Outro).

5.
PEREIRA, Monica Magalhães; SILVA, I. M. D. ; BURLAMAQUI, A. M. F. ; ALSINA, P. J. ; SILVEIRA, L. F. Q. . I Workshop nPITI. 2015. (Outro).

6.
Kastensmidt, Fernanda G. Lima ; REIS, R. A. L. ; PEREIRA, Monica Magalhães ; BECK FILHO, A. C. S. ; CORREA, E. F. ; KREUTZ, M. E. ; INDRUSIAK, L. ; SASSATELLI, G. ; Hübner, M. ; ARAUJO, S. R. F. ; LOPES, A. S. B. ; Rutzig, M. B. . IEEE Computer Society Annual Symposium on VLSI (ISVLSI). 2013. (Outro).

7.
CORREA, E. F. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães ; ARAUJO, S. R. F. ; SIQUEIRA, M. . Escola Potiguar de Computação e suas Aplicações. 2012. (Outro).

8.
CORREA, E. F. ; KREUTZ, M. E. ; Silva, Saraiva Ivan ; PEREIRA, Monica Magalhães ; ARAUJO, S. R. F. ; SIQUEIRA, M. . Escola de Sistemas Embarcados. 2012. (Outro).

9.
CORREA, E. F. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães ; FROHLICH, A. A. ; COTA, E. F. ; BARRETO, R. ; BRANDT, S. . Simpósio Brasileiro de Engenharia de Sistemas Computacionais. 2012. (Outro).

10.
Carro, Luigi ; PEREIRA, Monica Magalhães ; Nazar, G. L. ; BECK FILHO, A. C. S. ; Ferreira, R. R. . The 44th Annual IEEE/ACM International Symposium on Microarchitecture. 2011. (Outro).

11.
Carro, Luigi ; BECK FILHO, A. C. S. ; PEREIRA, Monica Magalhães ; Rutzig, M. B. ; Nazar, G. L. ; Ferreira, R. R. ; CONCATTO, C. ; Matos, D. . 1st Advanced School on Microarchitecture. 2011. (Outro).

12.
PEREIRA, Monica Magalhães. SBCCI - 22nd Symposium on Integrated Circuits and Systems Design. 2009. (Outro).

13.
PEREIRA, Monica Magalhães. SBMF - Brazilian Symposium on Formal Methods. 2006. (Outro).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Francisco Carlos Silva Junior. Arquitetura Adaptável Column­-Based Para Processadores Multi­Core. Início: 2017. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Piauí. (Coorientador).

2.
Hiago Mayk Gomes de Araújo Rocha. Proposta de Mapeamento em NoCs. Início: 2017. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador).

Tese de doutorado
1.
Alba Sandyra Bezerra Lopos. Acelerador para NoC-based MPSoC. Início: 2017. Tese (Doutorado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).

Trabalho de conclusão de curso de graduação
1.
Dogival Ferreira da Silva Júnior. NoC tolerante a Falhas. Início: 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).

2.
Ronaldo de Figueiredo Silveira. Arquitetura Reconfigurável de Granularidade Grossa. Início: 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).

3.
Patrícia Pontes Cruz. Sistema de Auxílio nos Cuidados de Cães em Tempo Real. Início: 2018. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).

4.
Silvino Gustavo Albuquerque de Medeiros. Projeto de game portátil de baixo custo. Início: 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. (Orientador).

Iniciação científica
1.
Maria Fernanda Cabral Ribeiro. Sistema embarcado vestível para auxiliar na segurança de mulheres. Início: 2018. Iniciação científica (Graduando em Engenharia Elétrica) - Universidade Federal do Rio Grande do Norte. (Orientador).

2.
Isabel de Souza Vieira. Projeto de Detecção de Quedas para Idosos. Início: 2017. Iniciação científica (Graduando em Tecnologia da Informação) - Universidade Federal do Rio Grande do Norte. (Orientador).

3.
Igor Barbosa Nogueira. Protótipo de sistema de automação residencial com detecção de voz. Início: 2017. Iniciação científica (Graduando em Tecnologia da Informação) - Universidade Federal do Rio Grande do Norte. (Orientador).

4.
Jhonattan Carlos Barbosa Cabral. Protótipo de sistema de automação residencial com detecção de voz. Início: 2017. Iniciação científica (Graduando em Tecnologia da Informação) - Universidade Federal do Rio Grande do Norte. (Orientador).

5.
Raul Silveira Silva. Acelerador Reconfigurável Clusterizado para Exploração de ILP e TLP em MPSoCs. Início: 2016. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Marcos Oliveira da Cruz. AccNoSys: Uma Arquitetura Adaptativa Aceleradora com Interconexão baseada em Rede em Chip. 2016. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Monica Magalhães Pereira.

2.
Eliselma Vieira dos Santos Vieria. Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso. 2015. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Monica Magalhães Pereira.

Trabalho de conclusão de curso de graduação
1.
Wanderson Ricardo de Medeiros. Tolerância a Falhas em Sistemas Embarcados Baseados em Microcontroladores. 2018. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

2.
Hiago Mayk Gomes de Araujo Rocha. O Problema do Mapeamento: Heurísticas de mapeamento de tarefas em MPSoC baseados em NoC. 2017. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

3.
Elisio Breno Garcia Cardoso. Sistema Multiprocessado MIPS em VHDL. 2017. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

4.
Jandson de Oliveira Cavalcanti Ribeiro. Tolerância a Falhas na Arquitetura Spinosys (título provisório). 2016. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

Iniciação científica
1.
Hiago Mayk Gomes de Araujo Rocha. Algoritmo de roteamento e mapeamento para aumentar paralelismo de MPSoCs baseados em NoCs Tolerantes a Falhas. 2016. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

2.
Dogival Ferreira da Silva Junior. Projeto de um Sistema Embarcado para Automação Residencial com Comando de Voz. 2016. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

3.
Rubem Kalebe Santos. Implementação de Sistema Multiprocessado com Acelerador Reconfigurável. 2015. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Monica Magalhães Pereira.

4.
Hiago Mayk Gomes de Araujo Rocha. Suporte a Tolerância a Falhas com Aumento de Desempenho de Redes em Chip. 2015. Iniciação Científica. (Graduando em Tecnologia da Informação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.

5.
Wanderson Ricardo de Medeiros. Plataformas de Prototipagem Tolerantes a Falhas para Aplicações Críticas. 2014. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Monica Magalhães Pereira.

6.
Dogival Ferreira da Silva Junior. Avaliação de Técnicas de Tolerância a Falhas em Redes. 2013. Iniciação Científica. (Graduando em Ciências da Computação) - Universidade Federal do Rio Grande do Norte. Orientador: Monica Magalhães Pereira.



Inovação



Projetos de pesquisa


Educação e Popularização de C & T



Organização de eventos, congressos, exposições e feiras
1.
CORREA, E. F. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães ; ARAUJO, S. R. F. ; SIQUEIRA, M. . Escola Potiguar de Computação e suas Aplicações. 2012. (Outro).

2.
CORREA, E. F. ; KREUTZ, M. E. ; Silva, Saraiva Ivan ; PEREIRA, Monica Magalhães ; ARAUJO, S. R. F. ; SIQUEIRA, M. . Escola de Sistemas Embarcados. 2012. (Outro).

3.
CORREA, E. F. ; KREUTZ, M. E. ; PEREIRA, Monica Magalhães ; FROHLICH, A. A. ; COTA, E. F. ; BARRETO, R. ; BRANDT, S. . Simpósio Brasileiro de Engenharia de Sistemas Computacionais. 2012. (Outro).

4.
Kastensmidt, Fernanda G. Lima ; REIS, R. A. L. ; PEREIRA, Monica Magalhães ; BECK FILHO, A. C. S. ; CORREA, E. F. ; KREUTZ, M. E. ; INDRUSIAK, L. ; SASSATELLI, G. ; Hübner, M. ; ARAUJO, S. R. F. ; LOPES, A. S. B. ; Rutzig, M. B. . IEEE Computer Society Annual Symposium on VLSI (ISVLSI). 2013. (Outro).




Página gerada pelo Sistema Currículo Lattes em 19/11/2018 às 1:44:30