José Eduardo Schwan Vianna

  • Endereço para acessar este CV: http://lattes.cnpq.br/8231232139071048
  • Última atualização do currículo em 10/11/2014


Possui graduação em Engenharia de Computação pela Universidade Federal do Espírito Santo (1999). Possui mais de treze anos de experiência em desenvolvimento de Circuitos Integrados Digitais. Está cursando mestrado em Engenharia Elétrica pela Universidade Federal do Espírito Santo (UFES), com ênfase em projeto de Circuitos Integrados Digitais para uso em automação inteligente de processos elétricos e industriais. Participou do Programa de Capacitação Tecnológica em Projeto Digital de Circuitos Integrados, pelo MCT juntamente com a Motorola (2001). (Texto informado pelo autor)


Identificação


Nome
José Eduardo Schwan Vianna
Nome em citações bibliográficas
VIANNA, J. E. S.

Endereço


Endereço Profissional
Freescale Semicondutores Brasil.
Rua James Clerk Maxwell
Techno Park
13069380 - Campinas, SP - Brasil
Telefone: (19) 37838609


Formação acadêmica/titulação


1999 interrompida
Mestrado interrompido em 2000 em Engenharia Elétrica.
Universidade Federal do Espírito Santo, UFES, Brasil.
Título: Implementação de um Sensor Inteligente para Visão Computacional,Orientador: Hans-Jörg Andreas Schneebeli.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior.
Ano de interrupção: 2000
Palavras-chave: Projeto de Circuitos Integrados; Semicondutores; sistemas digitais; sistemas embarcados; robótica; visão computacional.
Grande área: Outros / Área: Microeletrônica.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos / Especialidade: Automação Eletrônica de Processos Elétricos e Industriais.
Setores de atividade: Fabricação de equipamentos de informática, produtos eletrônicos e ópticos; Telecomunicações.
1993 - 1999
Graduação em Engenharia de Computação.
Universidade Federal do Espírito Santo, UFES, Brasil.
Título: Proposta de um sistema de sensoriamento ultra-sônico utilizando um microcontrolador mc68hc11 e lógica fuzzy..
Orientador: Teodiano Freire Bastos Filho.
1990 - 1993
Curso técnico/profissionalizante.
Escola Técnica Federal do Espírito Santo.




Formação Complementar


2001 - 2001
Projeto de Capacitação Tecnológica - PCT- PNM Dig.. (Carga horária: 720h).
Instituto de Pesquisas Eldorado - Brasília.


Atuação Profissional



Centro de Tecnologia da Informação Renato Archer, CTI, Brasil.
Vínculo institucional

2009 - 2011
Vínculo: Bolsista, Enquadramento Funcional: Bolsista CI Brasil SDT-C, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
[2009/Nov - 2011/Fev] - Desenvolvimento de um circuito digital integrado para um dispositivo de aquisição de imagem. Projeto envolvendo especificação, modelamento comportamental, e desenvolvimento em Verilog. Verificação envolvendo desenvolvimento de drivers, monitores, e padrões de teste. Suporte às equipes de Back End e de DFT.

Atividades

11/2009 - 02/2011
Pesquisa e desenvolvimento , Centro de Tecnologia da Informação Renato Archer - Campus Nordeste, .


Freescale Semicondutores Brasil, FREESCALE, Brasil.
Vínculo institucional

2011 - 2014
Vínculo: , Enquadramento Funcional: Engenheiro de Desenvolvimento de CI II, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
[2011/Mar - 2014/Jul] - Atuação no fluxo completo de verificação de circuitos integrados digitais, envolvendo especificação, análise de requisitos, planejamento, modelamento comportamental, criação de padrões de teste, simulação, cobertura de código, cobertura funcional, documentação e suporte aos clientes internos. - Desenvolvimento de ambientes de verificação utilizando Vera, Verilog, System Verilog, e UVM. - Geração de código manual e automática, utilizando templates (HTML) and scripts (PERL). O uso de geração automática proporcionou redução dramática do tempo de estruturação do ambiente de verificação para projetos complexos, tornando viável a sua implementação. - Verificação de uma arquitetura de BIST (Built In Self Test) utilizada para teste de SRAM e ROM, com circuito de suporte configurável para várias arquiteturas, como sistemas com múltiplos núcleos processadores e SoC (System on Chip) complexos, voltados para o mercado de telecomunicações, automotivo, e microcontroladores de uso geral. Verificação em nível de bloco dos diferentes componentes IPs (Intellectual Property). Verificação em nível de sistema quanto às conexões e configurações antes da integração da solução ao SoC. Suporte às equipes de integração e verificação do SoC (EUA, Israel, Índia, Alemanha), depurando e analisando o comportamento da solução de reparo no SoC real .

Vínculo institucional

2005 - 2009
Vínculo: Celetista formal, Enquadramento Funcional: Engenheiro de Desenvolvimento de CI, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
[2006/Nov - 2009/Out] - Verificação de uma solução complexa para reparo de memórias (BIST). Colaboração na especificação do projeto de IPs utilizados numa solução de teste de memórias SRAM (BIST) em SOCs. Esta arquitetura de teste e reparo foi utilizada em SOCs complexos, como um circuito integrado com oito núcleos processadores, contendo cerca de 300 memórias (com um total aproximado de 4Mbits). Atividades de Verificação, como geração de padrões de teste, depuração de circuitos, análise de cobertura de código, e elaboração de documentação do fluxo de projeto da Verificação. Uso de linguagem de descrição de hardware como Verilog e System Verilog. Utilização e implantação de ferramentas para geração automática de código RTL de Verificação. Interação com demais times de Verificação e Projeto, situados nos EUA, Rússia e Índia. [2005/Jun - 2006/Out] - Desenvolvimento de projetos de módulos de memória Flash e RAM para microcontroladores de 8, 16 e 32 bits de uso geral e principalmente para uso na indústria automotiva (que possui requisitos de alta confiabilidade). Atuação na etapa de verificação dos projetos utilizando a linguagem de verificação de hardware Vera, e em alguns casos linguagem de montagem ("assembler"). Simulação lógica de circuitos digitais. Suporte a outros grupos da empresa, como Engenharia de Teste e de Produto, gerando padrões de teste e fazendo depuração ("debug"). Atuação na análise de cobertura de falhas e de código ("code coverage"). Desenvolvimento de scripts para automação do fluxo de projeto (Unix C-Shell, PERL).

Atividades

03/2011 - 07/2014
Pesquisa e desenvolvimento , BSTC, .

11/2006 - 10/2009
Pesquisa e desenvolvimento , BSTC, .

06/2005 - 11/2006
Pesquisa e desenvolvimento , BSTC, .


Instituto Nokia de Tecnologia (AM), INDT, Brasil.
Vínculo institucional

2005 - 2005
Vínculo: Celetista formal, Enquadramento Funcional: Pesquisador, Carga horária: 44, Regime: Dedicação exclusiva.
Outras informações
- Desenvolvimento de drivers para circuito integrado processador multi-core (processador ARM + DSP) para plataforma móvel. Realização de "code profile", interação entre os dois cores, análise para os modos de baixo consumo.

Atividades

02/2005 - 06/2005
Pesquisa e desenvolvimento , Instituto Nokia de Tecnologia (AM), .


Genius Instituto de Tecnologia, GENIUS, Brasil.
Vínculo institucional

2001 - 2005
Vínculo: Celetista, Enquadramento Funcional: engenheiro, Carga horária: 44, Regime: Dedicação exclusiva.
Outras informações
[2004/Jan - 2005/Jan] - Projeto e desenvolvimento de uma interface entre sistema embarcado (dispositivo móvel) e uma plataforma PC. Parte de um projeto desenvolvido em conjunto com uma empresa multinacional de telecomunicações (estimativa de 20 milhões de usuários). Uso de boas práticas de projeto, como gerenciamento de configuração e de requisitos e controle de falhas, utilizando ferramentas da Rational Software (ClearCase, RequisitePro). [2003/Abr - 2003/Nov] - Desenvolvimento e implementação de algoritmo de processamento de sinais para sistema embarcado em circuito integrado dedicado (plataforma DVD). Ajuste de parâmetros ("code profile") para permitir desempenho em tempo real. [2002/Ago - 2003/Mar] - Projeto de circuito integrado para uso em amplificador digital de áudio (classe D). Modelo simulado em Matlab, validade em C-ANSI em plataforma PC, e implementado em FPGA. Especificação, Projeto e Verificação deste circuito, que continha as interfaces típicas deste mercado (I2C, I2S) e um filtro FIR como seção principal para o processamento do sinal de áudio. [2001/Ago - 2002/Jul] - Projeto de circuito integrado para transmissão sem fio de áudio digital de alta qualidade (HiFi). Especificação, Projeto e Verificação da seção digital deste projeto, que possuía interfaces típicas de eletrônica de consumo (I2C, I2S), fazia uso de códigos correção de erro e de protocolos de transmissão para manter o sincronismo no envio de pacotes.

Atividades

12/2003 - 01/2005
Pesquisa e desenvolvimento , Genius Instituto de Tecnologia, .

04/2003 - 11/2003
Pesquisa e desenvolvimento , Genius Instituto de Tecnologia, .

08/2002 - 03/2003
Pesquisa e desenvolvimento , Genius Instituto de Tecnologia, .

08/2001 - 07/2002
Pesquisa e desenvolvimento , Genius Instituto de Tecnologia, .

03/2001 - 07/2001
Pesquisa e desenvolvimento .

01/2001 - 03/2001
Pesquisa e desenvolvimento , Genius Instituto de Tecnologia, .



Linhas de pesquisa


1.
Projeto de Circuito Integrado. Curso de Capacitação em Microeletrônica, PCT - PNM do MCT, junto ao Instituto Eldorado / Motorola.
2.
Projeto de Circuito Integrado de um Amplificador Digital de Áudio (Classe D)
3.
Projeto de Circuito Integrado para Transmissão Digital Sem Fio de Áudio de Alta Fidelidade
4.
Projeto do programa "Chip in the jungle"
5.
Projeto de Circuito Integrado. Desenvolvimento e Implementação de Algoritmo de Processamento de Sinais em Circuito Integrado Dedicado (plataforma DVD)
6.
Projeto de Circuito Integrado. Análise de Viabilidade de Circuitos Integrados para Eletrônica de Consumo
7.
Projeto de Circuito Integrado. Projeto e desenvolvimento de uma interface entre sistema embarcado (dispositivo móvel) e plataforma PC.
8.
Projeto de Circuito Integrado. Desenvolvimento de drivers para Circuito Integrado composto de dois núcleos processadores (ARM + DSP)
9.
Projeto de Circuito Integrado, Verificação de Sistema de Reparo de Módulos de Memória RAM utilizados em SoCs complexos (alguns com oito núcleos, 300 memórias com 4Mbits), incluindo BIST. Geração Padrões Teste, Análise Cobertura, Plano Verificação.
10.
Projeto de Circuito Integrado, Verificação de Módulos de Memória Flash para Microcontroladores e SoCs complexos
11.
Projeto de circuitos integrados digitais. Verificacao de circuitos digitais.
12.
SoC, Memory repair solution, automotive, networking.
13.
Projeto de circuitos integrados digitais, verificacao de circuitos digitais, imaging systems.


Áreas de atuação


1.
Grande área: Outros / Área: Microeletrônica.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
3.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Automação Eletrônica de Processos Elétricos e Industriais.
4.
Grande área: Outros / Área: Robótica, Mecatrônica e Automação.
5.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos.
6.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Embarcados.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Pouco.


Outras informações relevantes


"Gerenciando Pessoas através da Liderança Situacional"
Nexus, no Genius Inst. Tecnologia, Manaus - AM.
Duração 16 horas, de 20 a 23/Mai/2002, por Ramiro Novak Filho.

"Curso QFD - Quality Function Deployment"
"Curso FMEA - Failure Mode and Effect Analysis (Análise dos Efeitos e Modos de Falhas)"
Fundação Carlos Alberto Vanzolini, no Genius Inst. Tecnologia, Manaus - AM.
Duração 16 horas, em 09 e 10/Jul/2003.

"Ferramentas de Desenvolvimento Altera Quartus II, VHDL, NIOS e ModelSim"
PI Componentes, no Genius Inst. Tecnologia, em Manaus - AM.
Duração 32 horas, 18/Set/2003, por Neimar Duarte.

"Programação em Ambiente Windows Utilizando Visual C++ e MFC"
House Software e Engenharia Ltda, no Genius Inst. Tecnologia, Manaus - AM.
Duração 40h, de 02 a 06/Fev/2004, por André Bernardi.

"Plataforma Java e J2ME"
Summa Technologies, no Genius Inst. Tecnologia, Manaus - AM.
Duração 40 horas, em Janeiro de 2004, por Claudio Miranda.

"Seminário sobre a Metodologia XP"
"Treinamento sobre a Metodologia XP"
Soluções Gold Kon Objetos Serviços em Informática Ltda, no Genius Inst. Tecnologia, Manaus - AM.
Duração 16 horas, em 10 e 12/Fev/2004, por Alfredo Goldman.

"Exame de Proficiência em Língua Inglesa TOEIC"
Alliance Language Support, Manaus - AM, em 15/Mar/2005.

"Incisive Simulation v. 5.6"
Cadence, na Freescale Semicondutores Ltda, Jaguariúna - SP.
Duração 16 horas, em 12/Apr/2006.

"System Verilog Language and Application 5.8.3"
Cadence, na Freescale Semicondutores Ltda, Jaguariúna - SP.
Duração 16 horas, em 08/Jan/2007.

"Use Cases for FPGAs"
SoLogic, no Centro Tecnologia Informática, Campinas - SP.
Duração 32 horas, 13/Nov/2009, por Peter Thorwartl.



Página gerada pelo Sistema Currículo Lattes em 23/01/2019 às 24:19:20