Joelmir José Lopes

  • Endereço para acessar este CV: http://lattes.cnpq.br/6999963852982474
  • Última atualização do currículo em 06/12/2018


Possui graduação em Ciência da Computação pelo Centro Universitário Euripedes de Marília (2004), mestrado em Ciências da Computação pela Universidade de São Paulo (2007), doutorado em Ciências da Computação pela Universidade de São Paulo (2012) e pós doutorado em Engenharia Elétrica - Universidade Estadual de Londrina - UEL (2013 - 2016) no Laboratório de Automação e Instrumentação Inteligente (LA2I). Tem experiência na área de Ciência da Computação, com ênfase em projeto de sistemas digitais utilizando FPGAs, atuando principalmente nos seguintes temas: sistemas embarcados, arquitetura de sistemas de computação, arquiteturas a fluxo de dados dinâmica em FPGAs para computação de alto desempenho, Hardware/Software co-design. Fez Pós-doutorado na Universidade de Londrina, na área de Engenharia Elétrica, com ênfase em projetos de Circuitos Eletrônicos e Instrumentação Eletrônica. Atualmente é professor no Instituto Federal Catarinense - SC. (Texto informado pelo autor)


Identificação


Nome
Joelmir José Lopes
Nome em citações bibliográficas
LOPES, Joelmir José

Endereço


Endereço Profissional
Instituto Federal Catarinense, Campus Araquari.
Rodovia BR 280, km 27 - Colégio Agrícola
Colégio Agrícola
89245000 - Araquari, SC - Brasil
Telefone: (47) 38037200


Formação acadêmica/titulação


2007 - 2012
Doutorado em Ciências da Computação e Matemática Computacional.
Universidade de São Paulo, USP, Brasil.
Título: ChipCflow - Uma Ferramenta para Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico em Hardware Reconfigurável, Ano de obtenção: 2012.
Orientador: Jorge Luiz e Silva.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Computação Reconfigurável; Arquiteturas a Fluxo de Dados; Arquiteturas Paralelas; Sistemas de alto desempenho; Protocolos assíncronos.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Computação Reconfigurável.
2005 - 2007
Mestrado em Ciências da Computação e Matemática Computacional.
Universidade de São Paulo, USP, Brasil.
Título: Estudos e avaliações de compiladores para arquiteturas reconfiguráveis,Ano de Obtenção: 2007.
Orientador: Jorge Luiz e Silva.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Hardware/Software Codesign; FPGA; Aplicações Embarcadas; Compilers; Computação Reconfigurável; Hardware Design Languages.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Computação Reconfigurável.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Embarcados.
Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação; Fabricação de Máquinas, Aparelhos e Equipamentos de Sistemas Eletrônicos Dedicados À Automação Industrial e Controle do Processo Produtivo; Informática.
2001 - 2004
Graduação em Ciência da Computação.
Centro Universitário Euripedes de Marília, UNIVEM, Brasil.
Título: RtrASSoc - Adaptável Superscalar Reconfigurável System-On-Chip - Hw/Sw Codesign.
Orientador: Jorge Luiz e Silva.
Bolsista do(a): Fundação de Amparo à Pesquisa do Estado de São Paulo, FAPESP, Brasil.


Pós-doutorado


2013 - 2016
Pós-Doutorado.
Universidade Estadual de Londrina, UEL, Brasil.
Bolsista do(a): Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico, FAADCT/PR, Brasil.
Grande área: Engenharias
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação / Especialidade: Instrumentação Eletrônica.


Formação Complementar


2011 - 2011
Extensão universitária em Compiler Trans. and Map. Tech. for Reconfig. Arch.. (Carga horária: 21h).
Instituto de Ciências Matemáticas e de Computação - USP, ICMC, Brasil.


Atuação Profissional



Universidade Estadual de Londrina, UEL, Brasil.
Vínculo institucional

2013 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Pós doutorado, Regime: Dedicação exclusiva.

Atividades

08/2013 - 12/2013
Estágios , Centro de Tecnologia e Urbanismo, Departamento de Engenharia Elétrica.

Estágio realizado
Dsciplina 2ELE036 - MICROPROCESSADORES.

Centro Universitário Euripedes de Marília, UNIVEM, Brasil.
Vínculo institucional

2003 - 2004
Vínculo: Bolsista de Graduação, Enquadramento Funcional: Bolsista FAPESP, Carga horária: 20, Regime: Dedicação exclusiva.


Instituto de Ciências Matemáticas e de Computação, ICMC, Brasil.
Vínculo institucional

2008 - 2012
Vínculo: Bolsista de Doutorado, Enquadramento Funcional: Bolsista CNPq, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2005 - 2007
Vínculo: Bolsista de Mestrado, Enquadramento Funcional: Bolsista CNPq, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

2/2009 - 7/2009
Estágios , Departamento de Sistemas de Computação, Instituto de Ciências Matemáticas e de Computação - USP.

Estágio realizado
SSC-113-Elementos de lógica Digital II - supervisor: Jorge Luiz e Silva.
8/2008 - 12/2008
Estágios , Departamento de Sistemas de Computação, Instituto de Ciências Matemáticas e de Computação - USP.

Estágio realizado
SCE-309-Elementos de lógica Digital I - supervisor: Jorge Luiz e Silva.
8/2006 - 12/2006
Estágios , Departamento de Sistemas de Computação, Instituto de Ciências Matemáticas e de Computação - USP.

Estágio realizado
SCE-156-Elementos de lógica Digital I - supervisor: João do Espírito Santo Batista Neto.
2/2006 - 7/2006
Estágios , Departamento de Sistemas de Computação, Instituto de Ciências Matemáticas e de Computação - USP.

Estágio realizado
SCE-184-Elementos de lógica Digital II - supervisor: Eduardo Marques.

Instituto Federal Catarinense, IF-Catarinense, Brasil.
Vínculo institucional

2016 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

08/2016 - 12/2016
Ensino, Sistema de Informação, Nível: Graduação

Disciplinas ministradas
Arquitetura e Organização de Computadores
Estrutura de Dados 1
Sistemas Operacionais
08/2016 - 12/2016
Ensino, Redes de Computadores, Nível: Graduação

Disciplinas ministradas
Programação 1
02/2016 - 07/2016
Ensino, Sistema de Informação, Nível: Graduação

Disciplinas ministradas
Hardware e Manutenção de Computadores
Estruturas de Dados 2
Tópicos Avançados de Programação
02/2016 - 07/2016
Ensino, Redes de Computadores, Nível: Graduação

Disciplinas ministradas
Introdução à Computação


Projetos de pesquisa


2017 - Atual
AGRICULTURA E ZOOTECNIA DE PRECISÃO
Descrição: Desenvolvimento e aplicação de tecnologias computacionais em sistemas agrícolas e de pecuária. Coleta e armazenamento automatizado de dados. Controle de sistemas computacionais. Redes de sensores. Robótica. Sistemas distribuídos. Computação móvel. Computação de alto desempenho. Cloud computing. Sistemas embarcados..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) .
Integrantes: Joelmir José Lopes - Coordenador / Nilton dos Santos Neto - Integrante / Carlos Eduardo Nogueira Martins - Integrante / Adamo Dal Berto - Integrante / Daniel da Rosa Farias - Integrante / Fernando José Braz - Integrante / Francisco Rafael Moreira da Mota - Integrante / Robilson Antônio Weber - Integrante / Luciano Alves - Integrante / Rodrigo Martins Monzani - Integrante.
2016 - Atual
GPTER - Grupo de Pesquisa em Tecnologia, Esporte e Reabilitação
Descrição: O GPTER tem interesse em desenvolver soluções tecnológicas no âmbito esportivo e da reabilitação, a fim de atingir tanto os pesquisadores destas áreas, quanto atletas e treinadores. O desenvolvimento tecnológico aplicado ao esporte e a reabilitação esta cada vez mais evidente devido ao crescimento progressivo da olimpíada e paraolimpíada. Os avanços nesta área têm papel social bastante relevante, pois tem impacto direto na melhora da saúde da população e no acesso aos esportes como fator de inclusão social. O GPTER também busca oportunizar intercâmbios dos alunos e professores com outros grupos de pesquisas (nacionais e internacionais), possibilitando a troca de experiências e o desenvolvimento de parcerias estratégicas..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Joelmir José Lopes - Coordenador / Jonathan Ache Dias - Integrante / Nilton dos Santos Neto - Integrante / Eduardo da Silva - Integrante / Daniele Detanico - Integrante / Jefferson de Oliveira Chaves - Integrante / Juliano Dal Pupo - Integrante / Paula Vergara da Silva - Integrante.
2013 - 2016
Projeto e desenvolvimento de um instrumento de detecção de fraudes no leite baseada na absorção do infravermelho próximo por moléculas de água
Descrição: No início do ano de 2007, o Conselho Estadual de Ciência e tecnologia do Paraná definiu, como prioridade para investimentos estratégicos em C&T, a Cadeia Produtiva do Leite. Isso originou a Implantação dos Centros Mesorregionais de Excelência em Qualidade do Leite , importantes para a formação de recursos humanos, para a geração e para a transferência de métodos, processos e tecnologia que permitam o aumento da produção e da produtividade, da qualidade do produto e da elevação da renda no meio rural paranaense. Foram instalados oito Centros Mesorregionais. A Mesorregião Norte Central tem como sede a Universidade Estadual de Londrina. Esse investimento deve-se ao fato do Paraná ser um dos principais produtores nacional de leite. Da totalidade dos produtores rurais do Estado, 55,3 % produzem até 50 litros/dia, o que caracteriza uma atividade familiar. Por isso, a maioria dos produtores faz parte de associações e cooperativas que distribuem o produto para cerca de 400 laticínios em todo o estado. Em tais cooperativas, a adição de água é a fraude mais frequentemente observada no leite. Atualmente, a prova de excelência para detectar adição de água ao leite é a crioscópia, que afere o ponto de congelamento do leite por meio de um equipamento eletrônico chamado crioscópio. Embora seja realmente muito exata, a crioscópia é passível de muitas fraudes pela adição de substâncias que alteram o ponto de congelamento e mascaram a adição de água. Em vista do supracitado, neste projeto, propõe-se uma nova tecnologia de quantificação da água no leite. Está será rápida, precisa e poderá ser utilizado diretamente na linha de produção das empresas, pois será baseada na identificação da concentração de moléculas de água utilizando o princípio da absorção. Absorção é um processo envolvendo a perda de energia da radiação eletromagnética por um meio. Moléculas neste meio absorvem energia e mudam seu estado, tornando-se excitadas e apresentando transições específicas de sua conformação energética. Tais transições fornecem uma assinatura do tipo de molécula existente em um determinado meio. Assim, através da observação da redução da intensidade do sinal eletromagnético para os comprimentos de onda correlacionados às transições, é possível estimar a concentração destas moléculas..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Doutorado: (1) .
Integrantes: Joelmir José Lopes - Integrante / José Alexandre de França - Coordenador.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Bolsa.
2006 - 2012
ChipCFlow - Execução de Algoritmos Utilizando o Modelo a Fluxo de Dados Dinâmico para Hardware Reconfigurável
Descrição: O aumento da demanda por capacidade computacional, flexibilidade e baixo consumO em potência, tem tornado crucial que partes de um algoritmo de aplicação, sejam implementados diretamente no hardware. Nesse sentido, explorar o paralelismo intrínseco presente nos algoritmos é fundamental, o que nos leva a um dos conceito de Computação Reconfigurável, onde um processador completo e uma parte em hardware reconfigurável estão presentes no mesmo chip. Exemplos desses sistemas são as plataformas Nios da Altera e Microblaze da Xilinx. O Modelo Fluxo de Dados Dinâmico explora esse paralelismo existente no hardware de forma natural. Nesse projeto, geramos o grafo a fluxo de dados resultante da análise do algoritmo da aplicação, para em seguida implementarmos o grafo diretamente no hardware. Para a implementação foram definidos operadores básicos do modelo fluxo de dados e uma metodologia para a identificação de dados "tagged-token" que considera o processo de reconfiguração parcial...
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) / Mestrado acadêmico: (4) / Doutorado: (2) .
Integrantes: Joelmir José Lopes - Integrante / Jorge Luiz e Silva - Coordenador / Kelton Augusto Pontara - Integrante / Antonio Carlos Fernandes da Silva - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
1999 - 2005
RtrASSoc Adaptável Superescalar Reconfigurável System On Chip
Descrição: Este trabalho descreve a proposta de desenvolvimento do RtrASSoc, um Sistema em Chip, Adaptável, Superscalar, e Reconfigurável, a ser implementado em uma FPGA Virtex da Xilinx. O RtrASSoc será utilizado em aplicações embarcadas que necessitem de maior capacidade, melhor desempenho, e reconfiguração dinâmica, a um custo não proibitivo, onde a aplicação é quem define todo a estrutura da plataforma RtrASSoc. O recurso de reconfiguração dinâmica a ser utilizado será o modelo run-time reconfiguration - Rtr, presente nas FPGAs Virtex da Xilinx. Um pré-compilador C irá extrair do programa de aplicação os elementos para compor a estrutura do RtrASSoc, e fixará os parâmetros de reconfiguração que serão utilizados durante a execução do programa de aplicação. No processo de reconfiguração dinâmica será utilizado um mecanismo de compressão para acelerar a reconfiguração. O sistema será testado em uma aplicação para reconhecimento de padrões. Palavras Chaves: Arquitetura Adaptável, Superspcalar, Run-Time-Reconfiguration, compressão, Sistemas Embarcados, Pré-compilador C..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (6) / Mestrado profissional: (0) / Doutorado: (0) .
Integrantes: Joelmir José Lopes - Integrante / Jorge Luiz e Silva - Coordenador / Kelton Augusto Pontara - Integrante / Guilherme Henrique Renó Jorge - Integrante / Ronaldo Martins da Costa - Integrante / Alessandro Fornari - Integrante / Oswaldo Zanguetin Filho - Integrante / Marcio Henrique Castilho Cardim - Integrante / Ricardo Luis Martins Veronesi - Integrante.Financiador(es): Centro Universitário Euripedes de Marília - Auxílio financeiro / Fundação de Amparo à Pesquisa do Estado de São Paulo - Bolsa.


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Computação Reconfigurável.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Sistemas Embarcados.


Idiomas


Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.


Prêmios e títulos


2010
Menção honrosa - Relatório final sobre as atividades desenvolvidas no programa PAE (Programa de Aperfeiçoamento de Ensino), Comissão organizadora do PAE (CCPAE).


Produções



Produção bibliográfica
Citações

Web of Science
Total de trabalhos:3
Total de citações:1
Fator H:1
Lopes, Joelmir J  Data: 03/01/2013

SCOPUS
Total de trabalhos:4
Total de citações:1
Lopes, J. J.  Data: 03/01/2013

Outras
Total de trabalhos:7
Total de citações:5
joelmir josé lopes  Data: 11/12/2012

Artigos completos publicados em periódicos

1.
FINOCCHIO, M. A. F.2017FINOCCHIO, M. A. F. ; LOPES, Joelmir José ; FRANCA, J. A. ; PIAI, J. ; MANGILI JR, J. F. . Neural Networks Applied to the Design of Dry-Type Transformers: An Example for Analysis of Winding Temperature and Elevate the Thermal Quality. International Transactions on Electrical Energy Systems, v. 27, p. e2257, 2017.

2.
Silva, Antonio Carlos Fernandes da2012 Silva, Antonio Carlos Fernandes da ; SILVA, B. A. ; LOPES, Joelmir José ; SILVA, J. L. E. . The ChipCflow Project to Accelerate Algorithms using a Dataflow Graph in a Reconfigurable System. WSEAS TRANSACTIONS on COMPUTERS, v. 11, p. 265-274, 2012.

3.
SILVA, Jorge Luiz e2010 SILVA, Jorge Luiz e ; LOPES, Joelmir José . A Dynamic Dataflow Architecture using Partial Reconfigurable Hardware as an option for Multiple Cores. WSEAS Transactions on Computers, v. 9, p. 429-444, 2010.

4.
SACCHETIN, Marcelo Carvalho2007 SACCHETIN, Marcelo Carvalho ; LOPES, Joelmir José ; WOLF, Denis F. ; SILVA, Jorge Luiz e ; MARQUES, Eduardo . ANALYSIS AND IMPLEMENTATION OF LOCALIZATION AND MAPPING ALGORITHMS FOR MOBILE ROBOTS BASED ON RECONFIGURABLE COMPUTING. Latin American Applied Research, v. 37, p. 31-34, 2007.

Trabalhos completos publicados em anais de congressos
1.
GUEDES, A. L. ; FRANCA, J. A. ; LOPES, Joelmir José ; FRANCA, M. B. M. . Uma plataforma para desenvolvimento de redes de sensores sem fios aplicada à agrometeorologia. In: XX Congresso Brasileiro de Automática CBA-2014, 2014, Belo Horizonte. Anais do XX Congresso Brasileiro de Automática, 2014, 2014. p. 448-455.

2.
FINOCCHIO, M. A. F. ; LOPES, Joelmir José ; FRANCA, J. A. ; PIAI, J. ; FRANCA, M. B. M. . Uma Ferramenta para Auxiliar o Projeto de Transformadores a Seco Usando Redes Neurais Artificiais. In: 11th IEEE/IAS International Conference on Industry Applications (INDUSCON 2014), 2014, Juiz de Fora. 11th IEEE/IAS International Conference on Industry Applications (INDUSCON 2014), 2014.

3.
RIBEIRO, L. S. ; GENTILIN, F. ; FRANCA, J. A. ; FRANCA, M. B. M. ; LOPES, Joelmir José . Compensação e Controle de Temperatura de Sensores InGaAs Aplicados à Fotômetros Digitais. In: 11th IEEE/IAS International Conference on Industry Applications (INDUSCON 2014), 2014, Juiz de Fora. 11th IEEE/IAS International Conference on Industry Applications (INDUSCON 2014), 2014.

4.
SILVA, Jorge Luiz e ; LOPES, Joelmir José ; Pontara, Kelton Augusto ; Roda, Valentim Obak . CHIPCFLOW - A DYNAMIC DATAFLOW MACHINE USING DYNAMIC RECONFIGURABLE HARDWARE. In: 5th. IEEE - Southern Programmable Logic Conference - SPL, 2009, São Carlos. SPL - V Southern Programmable Logic Conference, 2009. p. 1-4.

5.
SILVA, Jorge Luiz e ; Pontara, Kelton Augusto ; Roda, Valentim Obak ; LOPES, Joelmir José . The Compiler to convert C into a dataflow graph to be executed into the ChipCflow, a Dynamic Dataflow Machine. In: CONFENIS, 2009, Gyor. Enterprise Information Systems an International Forum for Exploring the Research Frontier in EIS, 2009. p. 1-10.

6.
SACCHETIN, Marcelo C ; LOPES, Joelmir José ; WOLF, Denis F ; MARQUES, Eduardo . Implementação Embarcada em FPGA de Algoritmo para Navegação de Robôs Móveis. In: REC2006, 2006, Cidade do Porto. Acta das II Jornadas sobre Sistemas Reconfiguráveis, 2006. p. 67-74.

7.
SACCHETIN, Marcelo C ; LOPES, Joelmir José ; WOLF, Denis F ; MARQUES, Eduardo . Análise e Implementação de Algoritmos para Localização e Mapeamento de Robôs Móveis Baseada em Computação Reconfigurável. In: II Southern Conference on Programmable Logic - SPL 2006, 2006, Mar del Plata. FPGA-Based Systems. p. 265-272.

8.
LOPES, Joelmir José; SILVA, Jorge Luiz e ; MARQUES, Eduardo ; CARDOSO, J. M. P. . A Benchmark Approach for Compilers in Reconfigurable Hardware. In: The 6th IEEE - International Workshop System-on-Chip for Real-Time Applications - IWSOC 2006, 2006, Cairo. The 6th IEEE - International Workshop System-on-Chip for Real-Time Applications, 2006. v. 0. p. 120-124.

9.
SILVA, Jorge Luiz e ; LOPES, Joelmir José . Adaptável superescalar reconfigurável programável sistema em chip ? primitivas HW/SW codesign. In: Simpósio Latino Americano em Aplicações de Lógica Programável e Processadores Digitais de Sinais em Processamento de Vídeo, Visão Computacional e Robótica ? SLALP 2004, 2004, São Carlos. Anais do SLALP'2004, 2004.

Resumos expandidos publicados em anais de congressos
1.
PIRES, G. M. ; LOPES, Joelmir José ; SANTOS NETO, N. ; SILVEIRA, G. ; DIAS, J. A. . DESENVOLVIMENTO DE UM NOVO APLICATIVO ANDROID PARA AVALIAÇÃO DO SALTO VERTICAL. In: Semana de Ensino, Pesquisa e Extensão - SEPE, 2018, Araquari - SC. Semana de Ensino, Pesquisa e Extensão - SEPE, 2018.

2.
PIRES, G. M. ; LOPES, Joelmir José ; SANTOS NETO, N. ; SILVEIRA, G. ; DIAS, J. A. . DESENVOLVIMENTO DE UM NOVO APLICATIVO ANDROID PARA AVALIAÇÃO DO SALTO VERTICAL. In: XI Mostra Nacional de Iniciação Científica e Tecnológica Interdisciplinar e IV IFCULTURA - MICTI, 2018, São Bento do Sul - SC. XI Mostra Nacional de Iniciação Científica e Tecnológica Interdisciplinar e IV IFCULTURA - MICTI, 2018.

3.
SOUZA, L. Z. ; BERNARDI, W. F. ; PEREIRA, P. H. ; CIPRIANO, G. ; OLIVEIRA, L. H. C. ; ITTNER, R. C. ; LOPES, Joelmir José . Estação meteorológica com Arduíno. In: Semana de Ensino, Pesquisa e Extensão - IFC Araquari, 2017, Araquari - SC. Semana de Ensino, Pesquisa e Extensão - IFC Araquari, 2017.

4.
SILVA, G. C. S. ; COSTA, A. L. P. ; ERKMANN, M. M. ; SILVA, V. S. ; PEREIRA, R. S. ; SOLANO, J. D. ; SCHMITZ, Y. C. B. ; LOPES, Joelmir José . Realidade Aumentada x Realidade Virtual. In: Semana de Ensino, Pesquisa e Extensão - IFC Araquari, 2017, Araquari - SC. Semana de Ensino, Pesquisa e Extensão - IFC Araquari, 2017.

Resumos publicados em anais de congressos
1.
LOPES, Joelmir José; SILVA, Jorge Luiz e . RtrASSoc Sistema de Reconhecimento de Padrões em FPGA, utilizando Rede Neural Booleana Modelo N-tuple. In: 12° Simpósio Internacional de Iniciação Científica - SIICUSP´04, 2004, São Paulo. Anais do XII Simpósio Internacional de Iniciação Científica da USP - SIICUSP. , 2004., 2004. v. XII.

2.
LOPES, Joelmir José; SILVA, Jorge Luiz e . RtrASSoc - Adaptable Superscalar Reconfigurable System-on-Chip - HW/SW Codesign. In: 11° Simpósio Internacional de Iniciação Científica - SIICUSP´03, 2003, São Carlos. Anais do XI Simpósio Internacional de Iniciação Científica da USP - SIICUSP. , 2003., 2003. v. XI.



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
FRANCA, J. A.; PAVAN, W.; MELO, L. F.; LOPES, Joelmir José. Participação em banca de Alex Lemes Guedes. Uma plataforma de hardware e software para desenvolvimento de rede de sensores sem fio aplicada a agrometeorologia. 2013. Dissertação (Mestrado em Engenharia Eletrica) - Universidade Estadual de Londrina.

Trabalhos de conclusão de curso de graduação
1.
SANTANA, R. H. C.; LOPES, Joelmir José. Participação em banca de Fernando Teles.Refatoração do Catalogo de Aplicações; Desenvolvimento em Android e Projes e Redes Sociais. 2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

2.
SANTANA, R. H. C.; LOPES, Joelmir José. Participação em banca de Eliézer Zarpelão.Desenvolvimento ASP.Net. 2012. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Informática) - Instituto de Ciências Matemáticas e de Computação - USP.

3.
João Luis Garcia Rosa; LOPES, Joelmir José. Participação em banca de Eder Leao Fernandes.Pesquisa e Desenvolvimento de Soluções Baseadas na Tecnologia OpenFlow: Extendendo e melhorando o Route Flow. 2011. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

4.
Maria das Graças Volpe Nunes; LOPES, Joelmir José. Participação em banca de Fernando Henrique Piva.Desenvolvimento de Softwares Utilizando Tecnologia VOIP Baseadas em Software Livre. 2011. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

5.
Solange Oliveira Rezende; LOPES, Joelmir José. Participação em banca de Fabio Ribeiro de Oliveira.Planejamento e execução de campanhas Over The Air. 2011. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

6.
Maria Carolina Monard; LOPES, Joelmir José. Participação em banca de Diogenes Vieira Pereira.Gerenciamento de falhas com tecnologia Netcool em empresas de telecomunicações. 2011. Trabalho de Conclusão de Curso (Graduação em Ciências da Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

7.
Marcio Eduardo Delamaro; LOPES, Joelmir José. Participação em banca de Thadeu Antonio Ferreira de Melo Costa.Coprojeto Hardware/Software com BlueSpec para processamento de imagens. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Instituto de Ciências Matemáticas e de Computação - USP.

8.
MALDONADO, J. C.; LOPES, Joelmir José. Participação em banca de Antonio Sergio Valverde Junior.Desenvolvimento de software para CLP utilizado em máquinas de corte e solda. 2010. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Informática) - Instituto de Ciências Matemáticas e de Computação - USP.

9.
Nakagawa, Elisa Yumi; LOPES, Joelmir José. Participação em banca de Felipe Nelio Souto de Souza.Estudo de desempenho de algoritmo de Fluxo com uso de CUDA. 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Instituto de Ciências Matemáticas e de Computação - USP.




Eventos



Participação em eventos, congressos, exposições e feiras
1.
XI Mostra Nacional de Iniciação Científica e Tecnológica Interdisciplinar e IV IFCULTURA - MICTI. 2018. (Outra).

2.
INDUSCON. XI IEEE/IAS International Conference on Industry Applications (IEEE/IAS INDUSCON 2014). 2014. (Congresso).

3.
XXIII EAIC.Encontro Anual de Iniciação Científica. 2014. (Encontro).

4.
SLP'2009 - 5th Southern Conference on Programmable Logic. 2009. (Congresso).

5.
1º Workshop de Capacitação para o Ensino Superior; Estilos de Aprendizagem. 2005. (Oficina).

6.
SLALP'2004 - I Simpósio Latino Americano em Aplicações de Lógica Programável e Processadores Digitais de Sinais em Processamento de Video, Visão Computacional e Robótica. 2004. (Simpósio).

7.
4º Congress of Logic Applied to Technology. 2003. (Congresso).

8.
Trabalho como estudante voluntário no Laptec?2003. 4º Congress of Logic Applied to Technology. 2003. (Congresso).


Organização de eventos, congressos, exposições e feiras
1.
LOPES, Joelmir José. III Semana de Ensino, Pesquisa e Extensão - SEPE. 2018. (Congresso).

2.
LOPES, Joelmir José. Semana de Ensino, Pesquisa e Extensão - SEPE. 2017. (Congresso).



Inovação



Projetos de pesquisa



Página gerada pelo Sistema Currículo Lattes em 10/12/2018 às 16:26:47