Rede de Colaboração
Diretório de grupos de pesquisa |
Felipe de Souza Marques Possui graduação em Ciência da Computação pela Universidade Federal de Pelotas (2000), mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2003) e doutorado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2008). Trabalhou como analista desenvolvedor de sistemas na Nangate do Brasil Tecnologia em Microeletrônica S/A. Atualmente é Professor Adjunto na UFPEL, atuando nos cursos de Ciência e Engenharia da Computação e na Pós-Graduação. Tem experiência na área de Ciência e Engenharia da Computação, com ênfase em Software Básico, atuando principalmente nos seguintes temas: algoritmos, estruturas de dados, síntese lógica e mapeamento tecnológico, CAD e VLSI.
Última
atualização do currículo em 24/11/2011
Endereço para acessar este CV: http://lattes.cnpq.br/2054259785006041 |
Dados pessoais
| Nome | Felipe de Souza Marques |
| Nome em citações bibliográficas | MARQUES, F. S. |
| Sexo | Masculino |
Formação acadêmica/Titulação
| 2009 - 2010 | Pós-Doutorado
. Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior ,CAPES ,Brasil . Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Desenvolvimento de Ferramentas de Cad Para Microeletrônica. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Projeto de Circuitos Vlsi. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica. |
| 2008 - 2009 | Pós-Doutorado
. Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico ,CNPq ,Brasil . Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Desenvolvimento de Ferramentas de Cad Para Microeletrônica. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Física. |
| 2003 - 2008 | Doutorado em Computação
.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. Título: Technology Mapping for Virtual Libraries Based on Cells with Minimal Transistor Stacks, Ano de Obtenção: 2008. Orientador:  André Inácio Reis.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico ,CNPq ,Brasil . Palavras-chave: CAD Tools; Mapeamento tecnológico; Síntese lógica; Covering; Matching; Library Binding. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Desenvolvimento de Ferramentas de Cad Para Microeletrônica. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica. |
| 2001 - 2003 | Mestrado em Computação
.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. Título: Um Algoritmo Formal para Remoção de Redundâncias, Ano de Obtenção: 2003. Orientador: André Inácio Reis.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico ,CNPq ,Brasil . Palavras-chave: Remoção de redundâncias; Falhas de colagem; Síntese lógica; Testabilidade; BDD; Falsos caminhos. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Ferramentas de Cad. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Teste de Circuitos Vlsi. Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica / Especialidade: Síntese Lógica. |
| 1997 - 2000 | Graduação em Ciência da Computação
.
Universidade Federal de Pelotas, UFPEL, Brasil. Título: Microcontrolador BDLC - Uma implementação para Aplicação na Indústria Automobilística. Orientador: Marcello da Rocha Macarthy. |
Formação complementar
| 2010 - 2010 | XII Escola de Microeletrônica. Pontifícia Universidade Católica do Rio Grande do Sul. |
| 2009 - 2009 | XI Escola de Microeletrônica.
(Carga horária: 40h). Universidade Federal de Pelotas, UFPEL, Brasil. |
| 2006 - 2006 | VIII Escola de Microeletrônica.
(Carga horária: 38h). Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. |
| 2001 - 2001 | III Escola de Microeletrônica.
(Carga horária: 44h). Universidade Federal de Santa Maria. |
| 1999 - 1999 | I Escola de Microeletrônica.
(Carga horária: 40h). Universidade Federal de Pelotas, UFPEL, Brasil. |
Atuação profissional
| Faculdade de Tecnologia TECBrasil, FTEC, Brasil. |
| Vínculo institucional |
| 2009 - 2010 | Vínculo: Celetista formal, Enquadramento Funcional: Professor, Carga horária: 10 |
| Outras informações | Disciplinas Ministradas: Estruturas de Dados (4hs semanais - 2009/2) Sistemas de Informação (4hs semanais - 2009/2) Sistemas de Informação -EAD (2hs semanais - 2009/2) |
| Atividades |
| 08/2009 - 01/2010 | Ensino, Analista de Sistemas, Nível: Graduação. |
| Disciplinas ministradas Sistemas de Informação - EAD (2hs semanais - 2009/2) Sistemas de Informação (4hs semanais - 2009/2) Estruturas de Dados (4hs semanais - 2009/2) |
| Universidade Federal de Pelotas, UFPEL, Brasil. |
| Vínculo institucional |
| 2010 - Atual | Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva. |
| Vínculo institucional |
| 2000 - 2000 | Vínculo: Outro, Enquadramento Funcional: Monitor da disciplina de Estrutura de Dados, Carga horária: 12 |
| Vínculo institucional |
| 1997 - 2000 | Vínculo: Estudante, Enquadramento Funcional: Graduação, Carga horária: 40 |
| Atividades |
| 08/2011 - Atual | Ensino, Engenharia da Computação, Nível: Graduação. |
| Disciplinas ministradas 2011/2 - Circuito Digitais I 2011/2 - Programação I |
| 08/2011 - Atual | Ensino, COMPUTAÇÃO, Nível: Pós-Graduação. |
| Disciplinas ministradas 2011/2 - Ferramentas de CAD para Circuitos VLSI |
| 8/2010 - Atual | Ensino, Ciência da Computação, Nível: Graduação. |
| Disciplinas ministradas 2011/2 - Programação I 2010/2 - Laboratório de Computação 2010/2 - Técnicas Digitais 2011/1 - Programação I 2011/1 - Técnicas Digitais 2011/2 - Ferramentas de CAD para Circuitos VLSI |
| 2011 - 2013 | Atividades de Participação em Projeto, Unidades e Cursos de Graduação, Centro de Desenvolvimento Tecnológico (CDTec). |
|
Projetos de pesquisa Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico |
| 8/2010 - 12/2010 | Ensino, Redação e Revisao de Textos, Nível: Graduação. |
| Disciplinas ministradas Tecnologias para Internet |
| Universidade Federal do Rio Grande do Sul, UFRGS, Brasil. |
| Vínculo institucional |
| 2008 - Atual | Vínculo: Colaborador, Enquadramento Funcional: Pesquisador |
| Outras informações | Colaborador junto ao laboratório de pesquisa UFRGS-Nangate Research Lab. |
| Vínculo institucional |
| 2009 - 2010 | Vínculo: Professor vistante, Enquadramento Funcional: Colaborador, Carga horária: 8 |
| Outras informações | Disciplinas: INF1202 - Algoritmos e Programação - Turmas E e F (6hs semanais - 2009/1) INF1040 - Introdução a Programação (4hs semanais - 2009/2) INF1202 - Algoritmos e Programação - Turmas A e B (4hs semanais - 2010/1) INF1202 - Algoritmos e Programação - Turmas C e D (4hs semanais - 2010/1) |
| Vínculo institucional |
| 2003 - 2008 | Vínculo: Colaborador, Enquadramento Funcional: Doutorado, Carga horária: 40 |
| Vínculo institucional |
| 2001 - 2003 | Vínculo: Colaborador, Enquadramento Funcional: Mestrado, Carga horária: 40 |
| Vínculo institucional |
| 2002 - 2002 | Vínculo: Colaborador, Enquadramento Funcional: Curso de treinamento, Carga horária: 3 |
| Outras informações | Curso ENTERPRISE/DELL |
| Atividades |
| 2011 - Atual | Atividades de Participação em Projeto, Instituto de Informática, . |
|
Projetos de pesquisa Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais |
| 03/2009 - 06/2010 | Ensino, Ciência da Computação e Engenharia da Computação, Nível: Graduação. |
| Disciplinas ministradas INF1040 - Introdução a Programação (4hs semanais - 2009/2) INF1202 - Algoritmos e Programação - Turmas A e B (4hs semanais - 2010/1) INF1202 - Algoritmos e Programação - Turmas C e D (4hs semanais - 2010/1) INF1202 - Algoritmos e Programação - Turmas E e F (6hs semanais - 2009/1) |
| 08/2003 - 11/2003 | Estágios , Instituto de Informática, . |
|
Estágio realizado Estágio de Docência: Disciplina de Sistemas Digitais para Computadores, Curso: Engenharia da Computação, Nível: Graduação, Carga horária: 15hs.. |
| 11/2002 - 11/2002 | Treinamentos ministrados , Instituto de Informática, . |
|
Treinamentos ministrados Curso de treinamento em Active Directory - ENTERPRISE/DELL |
| 03/2002 - 07/2002 | Estágios , Instituto de Informática, . |
|
Estágio realizado Estágio Docência: Disciplina de Técnicas Digitais, Curso: Engenharia da Computação, Nível: Graduação, Carga horária: 15hs.. |
| Nangate do Brasil Tecnologia em Microeletrônica S/A, NANGATE, Brasil. |
| Vínculo institucional |
| 2006 - 2008 | Vínculo: Celetista formal, Enquadramento Funcional: Analista Densenvolvedor de Sistemas, Carga horária: 44, Regime: Dedicação exclusiva. |
| Outras informações | As tarefas realizadas neste periodo envolviam analise e desenvolvimento de sistemas, além da gerência de uma equipe de desenvolvimento. Nesta oportunidade, trabalhei com diversos algoritmos e diferentes estruturas de dados com aplicações em ferramentas de CAD para microeletrônica. |
| Atividades |
| 11/2006 - 11/2008 | Pesquisa e desenvolvimento , Nangate do Brasil Tecnologia em Microeletrônica S/A, . |
|
Linhas de pesquisa Otimização e projeto de circuitos VLSI Desenvolvimento de Ferramentas de CAD |
| Universidade de Minnesota, UMN, Estados Unidos. |
| Vínculo institucional |
| 2005 - 2006 | Vínculo: Colaborador, Enquadramento Funcional: Pesquisador Visitante (Doutorado Sanduíche), Carga horária: 40, Regime: Dedicação exclusiva. |
| Atividades |
| 04/2005 - 03/2006 | Pesquisa e desenvolvimento , Department of Electrical and Computer Engineering, . |
|
Linhas de pesquisa Algoritmos para mapeamento tecnológico Geração automática de redes de transistores |
Projetos de Pesquisa
| 2011 - 2014 | Métodos e Estratégias de Otimização do Fluxo de Projeto de Circuitos Integrados Digitais |
| Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 14) / Mestrado acadêmico ( 4) / Doutorado ( 3) . Integrantes: André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante / Felipe de Souza Marques - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.. |
| 2011 - 2013 | Métodos e Estratégias para a Construção de um Fluxo Genérico para Mapeamento Tecnológico |
| Descrição: O principal objetivo do projeto é construir a base para um fluxo genérico para mapeamento tecnológico, capaz de flexibilizar a aplicação de diferentes estratégias de mapeamento. Deste modo, o fluxo deve permitir o uso de diferentes estruturas de dados para representar um circuito lógico, tais como: árvores, diagramas de decisão binária (BDD), grafos acíclicos direcionados (DAG), grafos AND-INV (AIG), ou algum outro tipo de estrutura. Além disso, este ambiente deve viabilizar o uso de diferentes estratégias de cobertura e permitir a fácil inclusão de novos módulos e métodos para estimativas de custos de funções booleanas e redes de transistores.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 5) / Mestrado acadêmico ( 1) . Integrantes: André Inácio Reis - Integrante / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante / Felipe de Souza Marques - Coordenador. Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio financeiro.. |
| 2009 - 2010 | Projeto de Circuitos Integrados Considerando Efeitos Sub-Micrônicos em Tecnologias Avançadas - FINEP/CAPES (Interinstitucional) |
| Descrição: O objetivo deste projeto é a ligação da prática de projeto de bibliotecas e circuitos integrados com teorias sobre métodos para tornar circuitos integrados robustos a efeitos sub-micrônicos. Serão investigados efeitos como NBTI, TDDB, leakage com interação de mecanismos, well-proximity effect, tolerância a radiação, eletromigração, etc. Estes efeitos serão tratados no nível de bibliotecas de células e será avaliado seu impacto sobre o desempenho e os custos de projetos completos de circuitos integrados.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 2) / Doutorado ( 1) . Integrantes: André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Eduardo Flores da Silva - Integrante / Felipe de Souza Marques - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa / Financiadora de Estudos e Projetos - Auxílio financeiro.. |
| 2009 - Atual | Synaptic Project - FP7 European Community (Interinstitucional) |
| Descrição: This project addresses the Design of Semiconductor Components and Electronic Based Miniaturised Systems by development of methods and tools to cope with the design challenges in the next generations of technologies and focuses on the objective design for manufacturability taking into account increased variability of new processes . In particular, the project targets the optimization of manufacturability and the reduction of systematic variations in nanometer technologies through exploitation of regularity at the architectural, structural, and geometrical levels. We propose the creation of a methodology and associated suite of design tools which extract regularity at the architectural and structural level and automate the creation of regular compound cells which implement the functionality of the extracted templates.
The Synaptic consortium started in Nov.2009, for three years of collaboration, and is composed of leading institutions, including four European technology companies (Nangate A/S, ST Microelectronics, Thales Group and Leading Edge S.N.C.), a European world-leading research institute in the field of nanoeletronics (IMEC Belgium), and three academic institutions (Universitat Politècnica de Catalunya Spain, Politecnico di Milano Italy and UFRGS Brazil). This project will enable European industry to play a leading role in the definition of next-generation design methodologies.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: André Inácio Reis - Coordenador / Renato Perez Ribas - Integrante / Leomar Rosa Jr - Integrante / Osvaldo Martinello Jr - Integrante / Felipe de Souza Marques - Integrante. Financiador(es): FP7 European Community - Auxílio financeiro.. |
| 2008 - 2009 | Otimização do Projeto de ASICs Através do Mapeamento Tecnológico sem o uso de Bibliotecas de Referências - CNPq |
| Descrição: O projeto tem por objetivo principal investigar e desenvolver métodos de síntese lógica baseados em técnicas library-free aplicando estimativas de custos ao conjunto de células de possível interesse para composição do circuito digital.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 1) . Integrantes: André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Felipe de Souza Marques - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.. |
| 2007 - Atual | Ferramentas Computacionais para Projeto de Circuitos e Sistemas Integrados - CNPq (Interinstitucional) |
| Descrição: Convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate A/S, que permitiu a implantação do laboratório de pesquisa "Nangate-UFRGS Research Lab" nas instalações do Instituto de Informática da UFRGS.
A linha de pesquisa é definida como "Mapeamento Tecnológico". O foco do grupo é o mapeamento tecnológico sem o uso de biblioteca pré-caracterizadas como referência (conceito "library-free"). Este tipo de mapeamento exige a geração automática de portas lógicas, que serão utilizadas em um circuito integrado específico (ASIC). Diferentes algoritmos e critérios de custos estão sendo investigados.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação ( 3) / Mestrado acadêmico ( 6) / Doutorado ( 3) . Integrantes: André Inácio Reis - Integrante / Renato Perez Ribas - Coordenador / Leomar Rosa Jr - Integrante / Felipe de Souza Marques - Integrante. Financiador(es): Nangate A/S - Auxílio financeiro.. |
Áreas de atuação
| 1. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica /
Especialidade: Desenvolvimento de Ferramentas de Cad Para Microeletrônica. |
| 2. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica /
Especialidade: Síntese Lógica. |
| 3. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação /
Especialidade: Análise de Algoritmos e Complexidade de Computação. |
| 4. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica /
Especialidade: Projeto de Circuitos Vlsi. |
| 5. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação /
Especialidade: Arquitetura de Sistemas de Computação. |
| 6. | Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação /
Especialidade: Software Básico. |
Idiomas
| Inglês | Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. |
| Espanhol | Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Pouco. |
| Francês | Compreende Pouco, Fala Pouco, Lê Razoavelmente, Escreve Pouco. |
| Português | Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. |
Prêmios e títulos
| 2011 | Prêmio Jovem Pesquisador. 2º Lugar Apresentação Oral, Ciências Exatas e da Terra. Artigo: Extração de Expressões Booleanas a partir de Redes de Transistores Representadas por Grafos, XX Congresso de Iniciação Científica da UFPel. |
| 2011 | Prêmio Jovem Pesquisador. 1º Lugar Modalidade Poster, Ciências Exatas e da Terra. Artigo: Otimizações em Redes de Transistores Usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo, XX Congresso de Iniciação Científica UFPel. |
Produção em C,T & A
| Produção bibliográfica |
| Capítulos de livros publicados |
| 1. | MARQUES, F. S. ; MARTINELLO JR, O. ; ROSA JR, L. ; RIBAS, R. P. ; REIS, A. I. . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: J. Mattos, L. Rosa Jr., M. Pilla. (Org.). Desafios e Avanços em Computação: o Estato da Arte. Pelotas: Editora e Gráfica Universitária, 2009, v. , p. 177-195. |
| Trabalhos completos publicados em anais de congressos |
| 1. |  MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. In: Design, Automation and Test in Europe - DATE, 2010, Dresden.
Proceedings of Design, Automation and Test in Europe (DATE), 2010. p. 777-782. |
| 2. | MARQUES, F. S. ; MARTINELLO JR, O. ; RIBAS, R. P. ; REIS, A. I. . Improvements in the Detection of False Path by using Unateness and Satisfiability. In: SBCCI, 2010, São Paulo. SBCCI, 2010. |
| 3. | CALLEGARO, V. ; ROSA JR, L. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft - A Tool for Generating Switch Networks for Digital Cells. In: SBCCI, 2010, São Paulo. SBCCI, 2010. |
| 4. | MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts. In: 18th International Workshop on Logic & Synthesis, 2009, Berkeley, CA.
18th International Workshop on Logic & Synthesis, 2009. |
| 5. |  CARDOSO, T. ; ROSA JR, L. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 9th IEEE International Symposium on Quality Electronic Design (ISQED 2008), 2008, San Jose.
9th IEEE International Symposium on Quality Electronic Design Proceedings. Los Alamitos :
IEEE Computer Society, 2008. p. 47-52. |
| 6. | ROSA JR, L. ; MARQUES, F. S. ; SCHNEIDER, F. ; RIBAS, R. P. ; REIS, A. I. . A Comparative Study of CMOS Gates with Minimum Transistor Stacks. In: 20th ACM Symposium on Integrated Circuits and Systems Design, 2007, Rio de Janeiro. 20th ACM Symposium on Integrated Circuits and Systems Design Proceedings. New York : ACM, 2007. p. 93-98. |
| 7. | MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . DAG based library-free technology mapping. In: 17th ACM Great Lakes Symposium on VLSI, 2007, Stresa-Lago Maggiore.
17th ACM Great Lakes Symposium on VLSI Proceedings. New York :
ACM, 2007. p. 293-298. |
| 8. | ROSA JR, L. ; MARQUES, F. S. ; CARDOSO, T. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Fast Disjoint Transistor Networks from BDDs. In: 19th ACM Symposium on Integrated Circuits and Systems Design, 2006, Ouro Preto. 19th ACM Symposium on Integrated Circuits and Systems Design Proceedings. New York : ACM, 2006. p. 137-142. |
| 9. | ROSA JR, L. ; MARQUES, F. S. ; CARDOSO, T. ; RIBAS, R. P. ; REIS, A. I. . BDDs and transistor networks with minimum pull-up/pull-down chains. In: 15th International Workshop on Logic and Synthesis, 2006, Vail. Workshop Notes of the 15th International Workshop on Logic and Synthesis. Washington : IEEE Computer Society, 2006. p. 142-149. |
| 10. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: 14th International Workshop on Logic and Synthesis, 2005, Lake Arrowhead. Workshop Notes of the 14th International Workshop on Logic and Synthesis. New York : ACM, 2005. |
| 11. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: ACM Great Lakes symposium on VLSI, 2005, Chicago.
ACM Great Lakes symposium on VLSI Proceedings. New York :
ACM, 2005. p. 308-311. |
| 12. | CORREIA, V. P. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Métodos e resultados de otimizações de circuitos implementados sobre o ambiente de síntese lógica ELIS. In: X Workshop Iberchip, 2004, Cartagena de Indias. X Workshop Iberchip Proceedings, 2004. v. 1. |
| 13. | MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . A novel approach for Identifying false paths. In: 13rd International Workshop on Logic Synthesis, 2004, Temecula. Workshop Notes of the 13rd International Workshop on Logic Synthesis, 2004. v. 1. p. 67-75. |
| 14. | MARQUES, F. S. ; CORREIA, V. P. ; PRADO, A. R. ; LUBASZEWSKI, M. ; REIS, A. I. . Testability Properties of BDDs. In: SBCCI 2002 - 15th Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. Proceedings of 15th Symposium on Integrated Circuits and System Design. Washington : IEEE Computer Society, 2002. p. 73-78. |
| 15. | HENTSCHKE, R. ; MARQUES, F. S. ; LIMA, F. ; REIS, R. ; SUSSIN, A. A. ; CARRO, L. . Analyzing Area and Performance Penalty of Protecting Different Logic Modules with Hamming Code and Triple Modular Redundancy. In: SBCCI 2002 - 15th Symposium on Integrated Circuits and System Design, 2002, Porto Alegre. Proceedings of 15th Symposium on Integrated Circuits and System Design. Washington : IEEE Computer Society, 2002. p. 85-90. |
| Resumos expandidos publicados em anais de congressos |
| 1. | POSSANI, V. ; AGOSTINI, L. ; MARQUES, F. S. ; ROSA JR, L. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graph Structure. In: XXVI South Symposium on Microelectronics, 2011, Novo Hamburgo. XXVI South Symposium on Microelectronics Proceedings, 2011. p. 79-82. |
| 2. | DOMINGUES, J. ; SOUZA, R. ; POSSANI, V. ; MARQUES, F. S. ; ROSA JR, L. . An Algorithm for Generating Logical Expressions Using a Graph-based Approach. In: XXVI South Symposium on Microelectronics, 2011, Novo Hamburgo. XXVI South Symposium on Microelectronics Proceedings, 2011. p. 87-90. |
| 3. | POSSANI, V. ; SOUZA, R. S. ; DOMINGUES JUNIOR, J. S. ; MARQUES, F. S. ; ROSA JR, L. . Decreasing Transistor Count Using an Edges Sharing Technique in a Graphs Structure. In: XI Microelectronics Students Forum, 2011, João Pessoa. XI Microelectronics Students Forum, 2011. |
| 4. | DOMINGUES JUNIOR, J. S. ; SOUZA, R. S. ; POSSANI, V. ; MARQUES, F. S. ; ROSA JR, L. . Extração De Expressões Booleanas A Partir De Redes De Transistores Representadas Por Grafos. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011. |
| 5. | DOMINGUES JUNIOR, J. S. ; SOUZA, R. S. ; POSSANI, V. ; MARQUES, F. S. ; ROSA JR, L. . Extraction of Boolean Expressions from Transistor Networks. In: 11th Microelectronics Students Forum- Chip in the Cliffs, 2011, João Pessoa. 11th Microelectronics Students Forum- Chip in the Cliffs, 2011. |
| 6. | SOUZA, R. S. ; DOMINGUES JUNIOR, J. S. ; POSSANI, V. ; MARQUES, F. S. ; ROSA JR, L. . Um algoritmo para validação de redes de transistores geradas automaticamente pela ferramenta Soptimizer. In: XX Congresso de Iniciação Científica da UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica da UFPel, 2011. |
| 7. | POSSANI, V. ; DOMINGUES JUNIOR, J. S. ; AGOSTINI, L. ; MARQUES, F. S. ; ROSA JR, L. . Otimizações em Redes de Transistores Usando um Método de Compartilhamento de Arestas em uma Estrutura de Grafo. In: XX Congresso de Iniciação Científica UFPel, 2011, Pelotas. XX Congresso de Iniciação Científica UFPel, 2011. |
| 8. | CALLEGARO, V. ; MARQUES, F. S. ; KLOCK, C. E. ; ROSA JR, L. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft - A Tool for Generating Switch Networks for Digital Cells. In: XXV South Symposium on Microelectronics Proceedings (SIM), 2010, Porto Alegre. XXV South Symposium on Microelectronics Proceedings, 2010. |
| 9. | MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks. In: XXV South Symposium on Microelectronics Proceedings (SIM), 2010, Porto Alegre. XXV South Symposium on Microelectronics Proceedings, 2010. |
| 10. | MARQUES, F. S. ; MARTINELLO JR, O. ; RIBAS, R. P. ; REIS, A. I. . Improvements in the Detection of False Path by using Unateness and Satisfiability. In: XXV South Symposium on Microelectronics Proceedings (SIM), 2010, Porto Alegre. XXV South Symposium on Microelectronics Proceedings, 2010. |
| 11. | MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre : Gráfica Guarani, 2006. p. 209-213. |
| 12. | ROSA JR, L. ; MARQUES, F. S. ; CARDOSO, T. ; RIBAS, R. P. ; REIS, A. I. . Transistor-Level Optimization for CMOS Logic Style from BDDs. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre : Gráfica Guarani, 2006. p. 215-218. |
| 13. | CARDOSO, T. ; ROSA JR, L. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . Exploring BDD Ordering in Delay-driven Technology Mapping. In: XXI South Symposium on Microelectronics, 2006, Porto Alegre. XXI South Symposium on Microelectronics Proceedings. Porto Alegre : Gráfica Guarani, 2006. p. 231-234. |
| 14. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. In: LATW2005 - 6TH IEEE Latin-American Test Workshop, 2005, Bahia. 6TH IEEE Latin-American Test Workshop Proceedings. Los Alamitos : IEEE Computer Society, 2005. |
| 15. | MARQUES, F. S. ; REIS, A. I. . A Formal Algorithm for Redundancy Removal. In: SIM2002 - XVII Seminário Sul de Microeletrônica, 2002, Canela. SIM2002 - XVII Seminário Sul de Microeletrônica, 2002. |
| 16. | MARQUES, F. S. ; LUBASZEWSKI, M. ; REIS, A. I. . Redundancy Removal in Combinational Circuits. In: I Student Forum on Microeletronics, 2001, Pirinópolis. I Student Forum on Microeletronics. Porto Alegre : Sociedade Brasileira de Computação-SBC, 2001. v. 1. p. 69-72. |
| Apresentações de Trabalho |
| 1. | MARQUES, F. S. ; MARTINELLO JR, O. ; RIBAS, R. P. ; REIS, A. I. . Improvements in the Detection of False Path by using Unateness and Satisfiability. 2010. (Apresentação de Trabalho/Simpósio). |
| 2. | MARTINELLO JR, O. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . KL-Cuts. 2009. (Apresentação de Trabalho/Outra). |
| 3. | CALLEGARO, V. ; KLOCK, C. E. ; MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; REIS, A. I. . SwitchCraft Tool. 2009. (Apresentação de Trabalho/Outra). |
| 4. | MARQUES, F. S. ; ROSA JR, L. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . Library-Less Technology Mapping based on DAGs. 2006. (Apresentação de Trabalho/Simpósio). |
| 5. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Outra). |
| 6. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Simpósio). |
| 7. | MARQUES, F. S. ; RIBAS, R. P. ; SAPATNEKAR, S. ; REIS, A. I. . A new approach to the use of satisfiability in false path detection. 2005. (Apresentação de Trabalho/Outra). |
| 8. | SCHNEIDER, F. ; MARQUES, F. S. ; RIBAS, R. P. ; REIS, A. I. . LAGARTO (LAyout GenerAtoR TOols). 2005. (Apresentação de Trabalho/Outra). |
| 9. | MARQUES, F. S. ; REIS, A. I. . A Formal Algorithm for Redundancy Removal. 2002. (Apresentação de Trabalho/Seminário). |
| 10. | MARQUES, F. S. ; CORREIA, V. P. ; PRADO, A. R. ; LUBASZEWSKI, M. ; REIS, A. I. . Testability Properties of BDDs. 2002. (Apresentação de Trabalho/Simpósio). |
| 11. | MARQUES, F. S. ; LUBASZEWSKI, M. ; REIS, A. I. . Redundancy Removal in Combinational Circuits. 2001. (Apresentação de Trabalho/Outra). |
| Produção técnica |
| Softwares sem registro de patente |
| 1. | CALLEGARO, V. ; ROSA JR, L. ; HANSEN, R. ; MARQUES, F. S. ; REIS, A. I. ; RIBAS, R. P. ; KLOCK, C. E. ; Butzen, P.F. . SwitchCraft. 2009. |
| 2. | MARQUES, F. S. . VIRMA. 2008. |
| 3. | MARQUES, F. S. ; CORREIA, V. P. . ELIS - Environment for Logic Synthesis. 2003. |
| 4. | MARQUES, F. S. . ArithGen. 2002. |
| 5. | MARQUES, F. S. . RedRem. 2002. |
| Trabalhos técnicos |
| 1. | MARQUES, F. S. . Um Gerador de Circuitos Aritméticos. 2002. |
| 2. | MARQUES, F. S. . Análise de Algoritmos para Remoção de Redundâncias. 2001. |
| Demais tipos de produção técnica |
| 1. | MARQUES, F. S. . Technology Mapping for Virtual Libraries Based on Cells with Minimal Transistor Stacks (Tese de Doutorado). 2008. (Tese de Doutorado). |
| 2. | MARQUES, F. S. . Um Algoritmo Formal para Remoção de Redundâncias (Dissertação de Mestrado). 2003. (Dissertação de Mestrado). |
| 3. | MARQUES, F. S. . Microsoft Active Directory - DELL / Módulo Enterprise - 1 Edição. 2002. . |
| 4. | MARQUES, F. S. . Microsoft Active Directory - DELL / Módulo Enterprise - 2 Edição. 2002. . |
| 5. | MARQUES, F. S. . Microcontrolador BDLC - Uma implementação para Aplicação na Indústria Automobilística. 2000. (Trabalho de Conclusão de Curso). |
Bancas
| Participação em bancas examinadoras |
| Trabalhos de Conclusão de Curso de graduação |
| 1. | MARQUES, F. S.; JOHANN, M. O.; REIS, A. I.. Participação em banca de Estevan Vedovelli. Otimização de Interconexões através de Posicionamento e Síntese Lógica. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul. |
| 2. | MARQUES, F. S.; CARRO, L.; JOHANN, M. O.. Participação em banca de Leonardo Osório Pelisoli. Síntese Física em Hardware de Circuitos Reprogramaveis. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul. |
| 3. | MARQUES, F. S.; JOHANN, M. O.; RIBAS, R. P.; REIS, A. I.. Participação em banca de Maurício Saraiva Carraro. Mapeamento Tecnológico para Bibliotecas Pré-Projetadas. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Universidade Federal do Rio Grande do Sul. |
| Participação em bancas de comissões julgadoras |
| Outras participações |
| 1. | MARQUES, F. S.; COMBA, J. L. D.; LIMA, F.. XXI Salão de Iniciação Científica. 2009. Universidade Federal do Rio Grande do Sul. |
| 2. | MARQUES, F. S.. Prêmio Nangate Melhor TC 2006/I. 2006. Nangate do Brasil Tecnologia em Microeletrônica S/A. |
Eventos
| Participação em eventos |
| 1. | XXV South Symposium on Microelectronics Proceedings (SIM).Improvements in the Detection of False Path by using Unateness and Satisfiability. 2010. (Simpósio). |
| 2. | DAC 2009 - 46th Design Automation Conference. 2009. (Congresso). |
| 3. | SIM2009 - XXV Seminário Sul de Microeletrônica. 2009. (Seminário). |
| 4. | Young Faculty Workshop. 2009. (Oficina). |
| 5. | 18th International Workshop on Logic & Synthesis.KL-Cuts. 2009. (Oficina). |
| 6. | X Escola de Microeletrônica - Emicro 2009. 2009. (Outra). |
| 7. | 46th DAC University Booth.SwitchCraft. 2009. (Outra). |
| 8. | Chip in the Pampa - SBCCI 2008. 2008. (Simpósio). |
| 9. | SIM 2006 - XXI Simpósio Sul de Microeletrônica.Library-Less Technology Mapping based on DAGs. 2006. (Simpósio). |
| 10. | Chip on the Montains - SBCCI 2006.Fast Disjoint Transistor Networks from BDDs. 2006. (Simpósio). |
| 11. | VIII Escola de Micro eletrônica - Emicro 2006. 2006. (Outra). |
| 12. | DAC 2005 - 42nd Design Automation Conference. 2005. (Congresso). |
| 13. | GLSVLSI 2005 - 15th ACM Great Lakes Symposium on VLSI.A new approach to the use of satisfiability in false path detection. 2005. (Simpósio). |
| 14. | IWLS 2005 - 14th International Workshop on Logic and Synthesis.A new approach to the use of satisfiability in false path detection. 2005. (Oficina). |
| 15. | LATW 2005 - 6TH IEEE Latin-American Test Workshop.A new approach to the use of satisfiability in false path detection. 2005. (Oficina). |
| 16. | 42nd DAC University Booth.LAGARTO (LAyout GenerAtoR TOols). 2005. (Outra). |
| 17. | Chip in the Sampa - SBCCI 2003, SBMicro, III Fórum de Estudantes. 2003. (Simpósio). |
| 18. | DAC 2002 - 39th Design Automation Conference. 2002. (Congresso). |
| 19. | SIM 2002 - XVII Seminário de Microeletrônica.A Formal Algorithm for Redundancy Removal. 2002. (Seminário). |
| 20. | Chip in the Pampa - SBCCI 2002, SBMicro, II Fórum de Estudantes.Testability Properties of BDDs. 2002. (Simpósio). |
| 21. | IWLS 2002 - 11st International Workshop on Logic and Synthesis. 2002. (Oficina). |
| 22. | SIM 2001 - XVI Seminário de Microeletrônica. 2001. (Seminário). |
| 23. | I Fórum de Estudantes em Microeletrônica.I Fórum de Estudantes em Microeletrônica. 2001. (Encontro). |
| 24. | III Escola de Microeletrônica da SBC - Regional Sul. 2001. (Outra). |
| 25. | 1º Fórum Internacional de Software Livre 2000. 2000. (Outra). |
| 26. | SIM 1999 - XIV Seminário de Microeletrônica. 1999. (Seminário). |
| 27. | I Escola de Microeletrônica da SBC - Regional Sul. 1999. (Outra). |
| 28. | II Encontro Regional dos Estudantes de Computação. 1998. (Encontro). |
Orientações
| Orientações em andamento |
| Dissertação de mestrado |
| 1. | Melissa de Souza Rabassa Colvara. Implementação de portas lógicas no nível de transistores para a construção de circuitos digitais de baixo consumo. Início: 2011. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. (Co-orientador). |
| Iniciação científica |
| 1. | Douglas Detoni. Investigação sobre otimizações possíveis em módulos do terminal de acesso do Sistema Brasileiro de TV Digital visando aumento de desempenho e diminuição de consumo de energia. Início: 2011. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. (Orientador). |
| 2. | Stèphano Machado Moreira Gonçalves. Desenvolvimento de um Processador de Mídias Dedicado ao Sistema Brasileiro de TV Digital. Início: 2011. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. (Orientador). |
| 3. | Julio Saraçol Domingues Júnior. Geração Automatizada e Avaliação de Desempenho de Redes de Transistores. Início: 2010. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| 4. | Renato Souza de Souza. Desenvolvimento e Implementação de uma Ferramenta para Automatização da Geração de Circuitos Digitais Combinacionais. Início: 2010. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). |
| Orientações de outra natureza |
| 1. | Daniel Santin Debastiani. Programa de Educação Tutorial (PET). Início: 2011. Orientação de outra natureza. Universidade Federal de Pelotas. Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). |
Outras informações relevantes
Aprovações em Concursos Públicos para Docente:
2009 - Professor Adjunto, Universidade Federal do Rio Grande do Sul
2003 - Professor Substituto, Universidade Federal de Pelotas.
|
| Página gerada pelo Sistema Currículo Lattes em 12/02/2012 às 4:09:05 |