Currículo do Sistema de Currículos Lattes (Nadia Nedjah)

Nadia Nedjah
Bolsista de Produtividade em Pesquisa do CNPq - Nível 1D

possui graduação em engenharia de sistemas e computação (ingeniorat en informatique) - Université D'Annaba (09/1982 - 08/1987), mestrado em engenharia de sistemas e computação (systèmes informatiques) - Université D'Annaba (09/1987 - 08/1990) e doutorado em engenharia de sistemas e computação (computation) - University of Manchester Institute of Science and Technology (04/1994 - 12/1997). Atualmente é professora adjunta da Universidade do Estado do Rio de Janeiro. Tem experiência na área de ciência da computação, com ênfase em sistemas de computação, atuando principalmente nos temas relacionados a sistemas embutidos, síntese automática de sistemas digitais, arquitetura de FPGAs, arquitetura de sistemas de computação, hardware para criptografia, metodologia de hardware/software co-design, sistemas inteligentes e técnicas de inteligência artificial.
(Texto informado pelo autor)

Última atualização do currículo em 07/02/2012
Endereço para acessar este CV:
http://lattes.cnpq.br/5417946704251656

Dados pessoais

Nome	Nadia Nedjah
Nome em citações bibliográficas	NEDJAH, N.;Nadia Nedjah
Sexo	Feminino

Endereço profissional

Universidade do Estado do Rio de Janeiro, Centro de Tecnologia e Ciências, Departamento de Engenharia Eletrônica e de Telecomunicações.
Rua São Francisco Xavier, 524, Sala 5145-F
Maracanã
20550-900 - Rio de Janeiro, RJ - Brasil
Telefone: (21) 23340105 Ramal: 39 Fax: (21) 23340306
URL da Homepage: http://www.eng.uerj.br/~nadia/english.html

Formação acadêmica/Titulação

1994 - 1997

Doutorado em Computação .
University of Manchester - Institute of Science and Technology.
Título: Pattern-Matching Automata for Efficient Evaluation in Equational Programming, Ano de Obtenção: 1997.
Orientador: Collin D. Walter.
Bolsista do(a): Ministère de L'enseignement Superieur d'Algérie e British Council .
Palavras-chave: Equational Programming; Functional Programming; Pattern-Matching; Rewriting; Reduction Strategy; Overlapping Patterns.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Linguagens de Programação.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação / Especialidade: Análise de Algoritmos e Complexidade de Computação.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação / Especialidade: Linguagem Formais e Autômatos.
Setores de atividade: Informática.

1987 - 1990

Mestrado em Systèmes Informatiques .
Université D'annaba.
Título: Evaluation des Performances de Compilateurs du Langage Pascal, Ano de Obtenção: 1990.
Orientador: Prof Denis C. Gilles.
Bolsista do(a): Ministère de L'enseignement Superieur .
Palavras-chave: Evaluation des Performance; Pascal; Compilation.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Linguagens de Programação.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação / Especialidade: Análise de Algoritmos e Complexidade de Computação.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Software Básico.
Setores de atividade: Informática.

1982 - 1987

Graduação em Ingeniorat En Informatique .
Université D'annaba.
Título: Conception et Realisation d'un Interpreteur-Meteur au Point pour um sous-ensemble du langage Pascal.
Orientador: Said Ghoul.
Bolsista do(a): Ministère de L'enseignement Superieur .

Atuação profissional

Universidade Veiga de Almeida, UVA, Brasil.

Vínculo institucional

1999 - 2004

Vínculo: Celetista, Enquadramento Funcional: Professora Adjunta, Carga horária: 40

Atividades

8/1999 - 12/2004	Ensino, Ciência da Computação, Nível: Graduação.
	Disciplinas ministradas Análise de Sistemas Sistemas Operacionais I Sistemas Operacionais II Linguagem de Programação Avançada I Linguagem de Programação Avançada II Técnicas e Linguagem de Programação I Informática Básica Introdução à Computação Projeto de Algoritmos Técnicas e Linguagens de Programação V

Universidade do Estado do Rio de Janeiro, UERJ, Brasil.

Vínculo institucional

2005 - Atual

Vínculo: Servidor Público, Enquadramento Funcional: Professora Adjunta, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

1999 - 2004

Vínculo: Colaborador, Enquadramento Funcional: Colaborador, Carga horária: 0

Vínculo institucional

1998 - 1999

Vínculo: Pesquisadora Visitante, Enquadramento Funcional: Pesquisadora Visitante, Carga horária: 40, Regime: Dedicação exclusiva.

Outras informações

Título: Looking for an Efficient Functional Language. O projeto foi patrocinado pela FAPERJ.

Atividades

2010 - Atual	Atividades de Participação em Projeto, Faculdade de Engenharia, Departamento de Engenharia Eletrônica e Telecomunicações.
	Projetos de pesquisa Capacitação para Implementação do Projeto de Síntese de um Circuito Integrado para Processamento Quântico Algoritmos Distribuídos para Enxame de Robôs: Proposta, Análise e Implementação

10/2009 - Atual	Conselhos, Comissões e Consultoria, Faculdade de Engenharia, Programa de Pós-Graduação em Engenharia Eletrônica.
	Cargo ou função Representante da Linha de Pesquisa de Sistemas Inteligentes.

2009 - Atual	Atividades de Participação em Projeto, Faculdade de Engenharia, .
	Projetos de pesquisa Projeto e Síntese de uma Máquina para Simulação do Processamento Quântico

2009 - Atual	Atividades de Participação em Projeto, Faculdade de Engenharia, Departamento de Engenharia Eletrônica e Telecomunicações.
	Projetos de pesquisa Proposta, Análise e Implementação de Algoritmos Distribuídos para Enxame de Robôs

01/2008 - Atual	Atividades de Participação em Projeto, Faculdade de Engenharia, Departamento de Engenharia Eletrônica e Telecomunicações.
	Projetos de pesquisa Emulação de uma Máquina Quântica com a Metodologia de Co-design

2007 - Atual	Atividades de Participação em Projeto, Faculdade de Engenharia, Departamento de Engenharia Eletrônica e Telecomunicações.
	Projetos de pesquisa Arquitetura de uma Máquina Quântica

10/2006 - Atual	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Departamento de Engenharia Eletrônica e de Telecomunicações.
	Projetos de pesquisa Apoio Técnico às Atividades de Pesquisa vinculadas ao Laboratório de Síntese Automática de Circuitos

3/2006 - Atual	Ensino, Mestrado Em Engenharia Eletrônica, Nível: Pós-Graduação.
	Disciplinas ministradas Sistemas Embutidos

4/2005 - Atual	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Departamento de Engenharia Eletrônica e de Telecomunicações.
	Projetos de pesquisa Modelagem e Implementação de um máquina Quântica Utilizando Dispositivos Reconfiguráveis

3/2005 - Atual	Ensino, Engenharia Eletrônica e de Telecomunicações, Nível: Graduação.
	Disciplinas ministradas Técnicas Digitais II Computadores Digitais I

1/2005 - Atual	Pesquisa e desenvolvimento , Centro de Tecnologia e Ciências, Departamento de Engenharia Eletrônica e de Telecomunicações.
	Linhas de pesquisa Sistemas Digitais Sistemas Inteligentes

1/2005 - Atual	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Departamento de Engenharia Eletrônica e de Telecomunicações.
	Projetos de pesquisa Síntese Automática de Circuitos

10/2004 - Atual	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Faculdade de Engenharia.
	Projetos de pesquisa Sistema Criptográfico Embutido com Aplicação em Smart Cards

6/2004 - Atual	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Faculdade de Engenharia.
	Projetos de pesquisa Sistema Criptográfico Embutido

2011 - 2013	Atividades de Participação em Projeto, Faculdade de Engenharia, .
	Projetos de pesquisa Sistemas Inteligentes: Técnicas e Aplicações

12/1999 - 12/2004	Pesquisa e desenvolvimento , Centro de Tecnologia e Ciências, Departamento de Engenharia e Sistemas e Computação.
	Linhas de pesquisa Functional Programming Criptografia Síntese Automática de Circuitos Desenvolvimento de Sistemas Digitais Sistemas Embutidos Arquiteturas Reconfiguráveis

1999 - 2004	Atividades de Participação em Projeto, Faculdade de Engenharia, Departamento de Engenharia Eletrônica e Telecomunicações.
	Projetos de pesquisa Robótica de Enxame

11/1998 - 10/1999	Atividades de Participação em Projeto, Centro de Tecnologia e Ciências, Departamento de Engenharia e Sistemas e Computação.
	Projetos de pesquisa Towards an efficient Structured Functional Language

1998 - 1999	Pesquisa e desenvolvimento , Centro de Tecnologia e Ciências, Departamento de Engenharia e Sistemas e Computação.
	Linhas de pesquisa Compilação

Université D'annaba, UA, Argélia.

Vínculo institucional

1990 - 1998

Vínculo: Servidor Público, Enquadramento Funcional: Maitre de Conférence, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

10/1990 - 12/1998	Ensino, Ingeniorat En Informatique, Nível: Graduação.
	Disciplinas ministradas Compilation Algoritmes et Structures de Données Base de Données Sistèmes d'Exploitation

Linhas de Pesquisa

1.	Functional Programming

2.	Criptografia

3.	Síntese Automática de Circuitos

4.	Desenvolvimento de Sistemas Digitais

5.	Sistemas Embutidos

6.	Arquiteturas Reconfiguráveis

7.	Sistemas Digitais

8.	Sistemas Inteligentes

9.	Compilação

Projetos de Pesquisa

2011 - 2013

Sistemas Inteligentes: Técnicas e Aplicações

Descrição: Sistema inteligente é todo aquele que percebe, raciocina, aprende e age com base em metodologias da área de inteligência computacional. Essa área trata do desenvolvimento de métodos baseados nos mecanismos que traduzem o conceito de inteligência e da aplicação desses métodos na resolução de problemas nas diversas áreas do conhecimento. Atualmente, alguns métodos utilizados incluem lógica nebulosa, redes neurais, algoritmos genéticos, inteligência coletiva, eletrônica evolucionária, computação evolucionária. Novos métodos tendem a surgir a partir do momento em que o conceito de inteligência evolui, em função dos avanços nas áreas biomédica e humanas. Dessa forma, sistemas inteligentes oferecem soluções que poderiam ser empregadas pelo homem, com o intuito de otimizar custos, tempo e recursos materiais, além de segurança, acessibilidade, mobilidade. Um exemplo é a utilização de robôs no programa espacial americano, desde a própria estação espacial até a exploração de novos corpos celestes. Recentemente, a decisão do governo americano foi a de não mais utilizar astronautas, principalmente pelo tempo que uma viagem espacial leva para atingir corpos celestes mais distantes. Nesse contexto, este projeto tem como objetivo geral desenvolver metodologias para Sistemas Inteligentes, com aplicação em problemas complexos atuais. A ênfase será em problemas associados à área de Engenharia Eletrônica, tendo em vista a aderência ao Programa de Pós-Graduação em Engenharia Eletrônica da UERJ (PEL), no qual os pesquisadores atuam. Dessa forma, além da consolidação da pós-graduação, o projeto contribuirá para a formação de recursos humanos na área..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 14) / Mestrado acadêmico ( 13) / Doutorado ( 1) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Maria Luiza Fernandes Velloso - Integrante / Nival Nunes de Almeida - Integrante / Jorge Luís Machado do Amaral - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro - Auxílio financeiro..

2010 - Atual

Capacitação para Implementação do Projeto de Síntese de um Circuito Integrado para Processamento Quântico

Descrição: Capacitação de alunos de Mestrado e Graduação em processos de fabricação de circuitos integrados. Edital Verde Amerelo de CIs.
Situação: Em andamento; Natureza: Outra.
Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 4) / Mestrado profissionalizante ( 0) / Doutorado ( 1) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Luneque del Rio - Integrante / Felipe M. G. França - Integrante / Alexandre Solon Nery - Integrante / Raphael Mathias de Mendonça - Integrante / Paulo Renato Sandres - Integrante / Rogério de Moraes Calazan - Integrante / Fábio Pessanha - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro..

2010 - Atual

Algoritmos Distribuídos para Enxame de Robôs: Proposta, Análise e Implementação

Descrição: Geralmente, um enxame de robôs precisa realiza uma tarefa complexa que é dividida em outras tarefas menos complexas. Portanto, a atribuição dessas tarefas aos robôs do enxame é um requisito para várias aplicações. Para realizar a atribuição de tarefas, é necessário primeiro determinar corretamente a distribuição do enxame no ambiente e, em seguida, alocar as tarefas aos robôs. Existem várias estratégias de alocação dinâmica de tarefas. A alocação pode ser aleatória, dependendo somente da capacidade do robô selecionado para efetivamente realizar a tarefa alocada de forma sequencial, paralela ou alguma combinação das duas, que permita alcançar um balanço entre o tempo gasto em comunicação e em execução. Esse problema também é resolvido no nível de sistemas vivos. Por exemplo, cada formiga da colônia possui uma tarefa para realizar. A tarefa da rainha consiste em por novas formigas no mundo e as outras formigas, ditas trabalhadoras, se ocupam em achar alimentos para a colônia, alimentar as larvas, limpar as dependências do ninho e defendê-lo de qualquer ataque. As formigas usam um sistema estigmérgico que lhes permite mudar de tarefas, quando têm a capacidade para realizá-las, se for necessário. Por exemplo, uma formiga alocada à defesa do ninho pode muito bem começar a limpá-lo, se o nível de cheiro emanado por formigas mortas aumentar, devido ao desligamento de algumas formigas de limpeza causado por uma razão ou outra. Essa dinâmica aumenta a plasticidade do indivíduo e a resiliência da colônia. A resolução do problema de atribuição de tarefas em enxame de robôs pode se beneficiar consideravelmente se copiar a dinâmica usada em colônia de formigas. Novas estratégias de distribuição de tarefas podem emergir desse esquema, o que podem levar a mais eficiência, em termos de tempo de execução, tempo de comunicação e consumo de energia, para completar a tarefa global do sistema. Neste projeto, pretende-se investigar soluções para o problema de alocação de tarefas. (Prod.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 3) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Sérgio Oliveira Costa Júnior - Integrante / Rodrigo Martins da Silva - Integrante / Luneque del Rio - Integrante / Marcos Santana de Farias - Integrante / Raphael Mathias de Mendonça - Integrante / Rogério de Moraes Calazan - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa..

2010 - Atual

Robótica de Enxame

Descrição: Robótica de enxame é uma abordagem nova que permite a coordenação de um grande número de robôs a fim de realizar uma tarefa complexa, que não pode ser realizada por um único robô, devido, principalmente a custo alto de fabricação. Portanto, a execução da tarefa em questão só é possível através da cooperação dos vários robôs formando um enxame. A pesquisa nesta área permite aplicar os conceitos e princípios da inteligência de enxame para a resolução de problemas reais onde a atuação do homem não seja recomendável. Para ilustração, cita-se o problema de localização eficaz e rápida de elementos perdidos em terrenos perigosos e o particionamento de lixo para reciclagem. Pesquisas na área de robótica de enxame podem ser centradas no robô, visando um tipo específico de robô autônomo existente, na estratégia de ação, aplicando um cenário de enxame que pode ser executado pelos robôs selecionados e/ou no problema, testando-se a eficácia e/ou eficiência do enxame assim proposto para resolver um problema específico. A pesquisa pode também ser centrada no cenário, tendo um conjunto de cenários de controle de enxame, escolhendo ou engenhando um tipo de robô adequado para o experimento e testando a eficácia e/ou eficiência deste enxame. A terceira abordagem possível é centrada no enxame, engenhando um conjunto de cenários para controle de enxame e os diferentes tipos de robôs necessários para executar cada cenário proposto, testando a eficácia e/ou eficiência do enxame em questão. Através desta proposta, pretende-se investigar todos as vertentes da pesquisa que envolve enxame de robôs, i.e. investigar cenários, projeto de robôs e o uso dos robôs engenhados em experimentos com os cenários desenvolvidos. (Pensa Rio).
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 1) / Mestrado acadêmico ( 2) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Luneque del Rio - Integrante / Felipe M. G. França - Integrante / Priscila Machado Vieira Lima - Integrante / Luiz Maltar Castello Branco - Integrante / Raphael Mathias de Mendonça - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro - Auxílio financeiro..

2009 - Atual

Projeto e Síntese de uma Máquina para Simulação do Processamento Quântico

Descrição: Este projeto divide a máquina quântica em 3 elementos: um processador clássico, uma memória RAM e um co-processador quântico. O processador clássico é responsável pela execução das instruções convencionais que fazem parte do seu conjunto de instruções. A memória RAM contém o programa do usuário a ser executado, que além das instruções convencionais pode incluir instruções quânticas. O co-processador é responsável pela execução das instruções quânticas, incluindo uma memória quântica. A memória quântica armazena o estado quântico da máquina, que só pode ser manipulado pelo co-processador. A fim de implementar fisicamente a máquina, pretendemos utilizar uma plataforma de prototipagem dotada de um processador convencional tipo ARM ou PowerPC e de dispositivos re-configuráveis para implementar o co-processdor e a sua memória quântica. Além da implementação desses componentes, teremos que levar em conta a arquitetura de interconexão que permitirá a comunicação entre os mesmos..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Leonardo de Araújo Moraes - Integrante / Luneque del Rio - Integrante / Sérgio de Souza Raposo - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro - Auxílio financeiro..

2009 - Atual

Proposta, Análise e Implementação de Algoritmos Distribuídos para Enxame de Robôs

Descrição: Robótica de enxame é uma abordagem nova que permite a coordenação de um grande número de robôs a fim de realizar uma tarefa complexa. Isto é possível através da cooperação dos vários robôs do enxame. A pesquisa nesta área permite aplicar os conceitos e princípios da inteligência de enxame para a resolução de problemas reais onde a atuação do homem não seja recomendável. Para ilustração, cita-se o problema de localização eficaz e rápida de elementos perdidos em terrenos perigosos e o particionamento de lixo para reciclagem. Pesquisas na área de robótica de enxame podem ser centradas no robô, visando um tipo específico de robô autônomo existente, aplicando um cenário de enxame que pode ser executado pelo robô selecionado e testando-se a eficácia e/ou eficiência do enxame assim proposto. A pesquisa pode também ser centrada no cenário, tendo um conjunto de cenários de controle de enxame, escolhendo ou engenhando um tipo de robô adequado para o experimento e testando a eficácia e/ou eficiência deste enxame. A terceira abordagem possível é centrada no enxame, engenhando um conjunto de cenários para controle de enxame e os diferentes tipos de robôs necessários para executar cada cenário proposto, testando a eficácia e/ou eficiência do enxame em questão. Considerando o projeto como um todo, pretende-se investigar todos os lados da pesquisa que envolve enxame de robôs, i.e. investigar cenários, projeto de robôs e o uso dos robôs engenhados em experimentos com os cenários desenvolvidos, seguindo, portanto, a terceira abordagem que é a centrada no enxame. No entanto, este grande projeto é considerado somente a longo prazo, tendo em vista a pluridisciplinaridade dos assuntos envolvidos, suas extensões e desdobramentos. Nesta proposta, pretende-se seguir a abordagem centrada no robô como uma etapa inicial. O foco principal desta proposta é propor os algoritmos distribuídos que implementem eficientemente os cenários engenhados para realizar as funcionalidades de navegação. (Proc.
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 2) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Sérgio Oliveira Costa Júnior - Integrante / Luneque del Rio - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Universidade do Estado do Rio de Janeiro - Bolsa.
Número de produções C, T & A: 1 / Número de orientações: 1.

2008 - 2010

Emulação de uma Máquina Quântica com a Metodologia de Co-design

Descrição: Pesquisas na área de física quântica vêm sendo desenvolvidas na busca de meios que permitam a fabricação de um computador quântico. No entanto, estas pesquisas básicas estão muito longe de permitir a implementação física de um computador quântico. Por outro lado, os princípios da computação quântica vêm sendo utilizados através de linguagens específicas de alto nível como QCL (Quantum Computing Language). Com o advento da computação quântica, novos horizontes estão sendo descobertos, possibilitando um grande poder de processamento devido ao paralelismo intrínseco ao estado quântico da informação. Atualmente, os programas desenvolvidos em QCL são executados via interpretação, o que torna o processo de execução muito lento. Neste projeto, propõe-se investigar a possibilidade de implementação de uma máquina quântica utilizando componentes convencionais. Uma proposta inicial consiste em dividir essa máquina em 4 elementos: um processador clássico, uma memória RAM, um co-processador quântico e uma memória quântica. O processador clássico é responsável pela execução das instruções convencionais que fazem parte do seu conjunto de instruções. A memória RAM contém o programa do usuário a ser executado, que além das instruções convencionais pode incluir instruções quânticas. O co-processador é responsável pela execução das instruções quânticas. A memória quântica armazena o estado quântico da máquina, que só pode ser manipulado pelo co-processador..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Marcos Paulo Mello Araújo - Integrante / Sarina Lustosa - Integrante / Luneque del Rio - Integrante / Sérgio de Souza Raposo - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro..

2007 - 2010

Arquitetura de uma Máquina Quântica

Descrição: O objetivo deste projeto é desenvolver, de forma inovadora, a arquitetura de uma máquina quântica e implementá-la em dispositivos reconfiguráveis (por exemplo, FPGA utilizando nanotecnologia, já disponível pela Xilinx Inc.). O alto grau de paralelismo associado à computação quântica acarreta grande consumo de recursos físicos, na tecnologia clássica disponível. O uso de dispositivos baseados em nanotecnologia permitirá a implementação física, dado o alto grau de integração que oferece. A implementação dessa máquina permitirá a avaliação dos princípios da computação quântica, desde o conceito do bit quântico até as operações necessárias à manipulação da informação quântica. Atualmente, essa avaliação é feita por simulação, a partir de uma máquina virtual quântica. O processo de simulação é lento e custoso, consumindo muitos recursos (máquinas paralelas formando clusters, interconectadas por rede de alta velocidade)..
Situação: Concluído; Natureza: Pesquisa.
Integrantes: Luiza de Macedo Mourelle - Integrante / Leonardo de Araújo Moraes - Integrante / Sarina Lustosa - Integrante / Sérgio de Souza Raposo - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
Número de produções C, T & A: 6 / Número de orientações: 3.

2006 - 2008

Apoio Técnico às Atividades de Pesquisa vinculadas ao Laboratório de Síntese Automática de Circuitos

Descrição: O Laboratório de Síntese Automática de Circuitos (LSAC) visa o desenvolvimento de projetos voltados para modelagem, simulação, síntese e prototipagem de sistemas digitais. Este laboratório foi, inicialmente, montado com recursos da FINEP, através do convênio no.0102021600 de Infra-Estrutura de Pesquisa. Posteriormente, este laboratório foi acrescido de mais recursos, vinculados ao projeto "Sistema Criptográfico Embutido e Smart Cards" submetido e aprovado pela FAPERJ, através da chamada Primeiros Projetos (processo no. E-26/170.679/2004), em andamento. Mais recentemente, novos recursos estão sendo adquiridos junto ao CNPq, através do Edital no. 019/2004 Universal (processo no. 480538/2004-2) vinculados ao projeto "Modelagem e Implementação de uma Máquina Quântica utilizando Dispositivos Reconfiguráveis". Além de projetos com recursos obtidos junto a agências de formento, o laboratório vem sendo utilizado para dar apoio a outros tantos. Neste caso, tem-se o projeto "Arquitetura para Smart Cards com Coprocessador Criptográfico Embutido, que conta com o apoio da UERJ, através do Programa PROCIÊNCIA, garantindo uma bolsa de pesquisa ao coordenador. Outro a ser citado é o projeto "Sistemas Criptográficos Embutidos", que conta com o apoio do CNPq, através de uma bolsa de produtividade para o coordenador. Há dois projetos vinculados ao Programa Institucional de Bolsa de Iniciação Científica (PIBIC): "Arquitetura de Hardware para Implementação do Sistema AES", sendo desenvolvido por um aluno com bolsa PIBIC/UERJ, e "Implementação em Hardware da Exponenciação Modular baseada no Método M-ário com Técnicas de Janelas Deslizantes", sendo desenvolvido por um aluno com bolsa PIBIC/CNPq. Além de projetos de pesquisa, há outros associados a fim de curso de graduaçãoO laboratório não somente dá apoio a projetos de pesquisa e de fim de curso, como também está dando apoio ao curso de Mestrado Acadêmico em Engenharia Eletrônica, recentemente aprovado pela CA.
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação ( 1) / Especialização ( 0) / Mestrado acadêmico ( 1) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Coordenador / Leonardo de Araújo Moraes - Integrante / Marcos Paulo Mello Araújo - Integrante / Nadia Nedjah - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa..

2005 - 2007

Modelagem e Implementação de um máquina Quântica Utilizando Dispositivos Reconfiguráveis

Descrição: Embora computadores tenham ficado mais compactos e consideravelmente mais rápidos, o processo continua o mesmo: manipular e interpretar um código binário em um resultado computacional. Um bit é uma unidade fundamental de informação, classicamente representado por um 0 ou um 1. Cada bit é fisicamente implementado através de um sistema macroscópico, tal como a magnetização do disco rígido ou a carga em um capacitor. Enquanto um computador clássico obedece às leis da física clássica, um computador quântico é um dispositivo que se comporta segundo as leis da mecânica quântica para implementar um novo modo de processamento da informação. Num computador quântico, a unidade fundamental de informação, denominada bit quântico ou qubit, não é binária, mas quaternária. Um qubit pode existir não somente num estado correspondente ao estado lógico 0 ou 1, mas também em estados correspondentes a uma combinação ou superposição desses estados clássicos. Isto quer dizer que um qubit pode existir como um 0, um 1 ou simultaneamente como ambos, com um coeficiente numérico representando a probabilidade para cada estado. Uma operação quântica é realizada sobre todos os estados possíveis simultaneamente, traduzindo paralelismo massiço, o que seria custoso num computador clássico. Neste projeto pretende-se desenvolver, de forma inovadora, a arquitetura de uma máquina quântica e implementá-la em FPGA, utilizando nanotecnologia. O alto grau de paralelismo associado à computação quântica acarreta grande consumo de recursos físicos, na tecnologia clássica disponível. O uso da nanotecnologia permitirá a implementação física, dado o alto grau de integração que oferece. A implementação dessa máquina permitirá a avaliação dos princípios da computação quântica, desde o conceito do bit quântico até as operações necessárias à manipulação da informação quântica. Atualmente, essa avaliação é feita por simulação, a partir de uma máquina virtual quântica. .
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Coordenador / Juliana da Conceição Cabral da Silva - Integrante / Leonardo de Araújo Moraes - Integrante / Nadia Nedjah - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro..

2005 - 2007

Síntese Automática de Circuitos

Descrição: À medida que os sistemas digitais se tornam maiores e mais complexos, os projetistas precisam de ferramentas de síntese mais poderosas para auxiliá-los no projeto de circuitos digitais. Sistemas de síntese provaram ser eficientes no suporte a projeto de circuitos integrados, em particular ASICs. Eles permitem o projeto de circuito começando de um especificação de alto-nível, que pode ser razoavelmente independente da tecnologia alvo. Uma outra vantagem é que o projeto torna-se mais portável. Quando a descrição está num nível alto, pode-se facilmente incorporar modificações. Como resultado, o projeto se adapta mais prontamente a modificações. Captura e otimização do projeto é um processo complexo, requerendo ferramentas integradas, auxiliadas por computador, a fim de realizar essas tarefas em diferentes níveis de representação. Finalmente, sistemas de síntese permitem reduzir o tempo de execução do projeto. Este projeto consiste no desenvolvimento das ferramentas necessárias à implementação das etapas do processo de síntese. O objetivo principal é incorporar estas ferramentas em um sistema integrado de síntese, que permitirá ao projetista de um sistema digital obter a especificação final do projeto, em uma determinada tecnologia, a partir de uma especificação inicial em alto-nível, que é independente de qualquer tecnologia. .
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Nadia Nedjah - Coordenador.
Financiador(es): Universidade do Estado do Rio de Janeiro - Remuneração..

2004 - 2007

Sistema Criptográfico Embutido

Descrição: O objetivo deste projeto é a implementação de um sistema criptográfico embutido, com aplicação em smart cards, que tenha um custo de fabricação baixo, comparado a um cartão de fita magnética, mas que ofereça maior segurança do que este. Assim sendo, vamos investigar arquiteturas que permitam uma área de implementação do circuito integrado a um custo competitivo com o do cartão de fita magnética. Vamos concentrar nossa atenção no sistema criptográfico RSA e, principalmente, na operação de exponenciação modular, que é a operação que consome mais tempo. A fim de projetar um hardware de alta velocidade para RSA, precisa-se não somente de algoritmos de aritmética modular bons e eficientes, mas também de uma arquitetura do multiplicador que seja otimizada para estes algoritmos. Para efeito de prototipagem, será usada uma placa FPGA da Xilinx, já à nossa disposição, graças ao programa universitário que a Xilinx oferece sem ônus. Essa plataforma comporta um microcontrolador da família 8051, memória RAM, FPGA e lógica de interfaceamento com o meio externo. Através dela, poderemos experimentar diferentes soluções arquiteturais, a partir de um particionamento em software e hardware do algoritmo de criptografia, verificando o custo e o desempenho da implementação. Realizamos já uma primeira experiência utilizando o método de Barrett, combinado com o método de exponenciação binária. Ao final, poderemos determinar o algoritmo que oferece a melhor relação entre tempo de execução e espaço requerido para uma implementação em hardware. (Valor investido: R$36.000,00).
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Coordenador / Anderson Andrade da Silva - Integrante / Jean Gabriel Nguema Ngomo - Integrante / Nadia Nedjah - Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro..

2004 - 2007

Sistema Criptográfico Embutido com Aplicação em Smart Cards

Descrição: O objetivo deste projeto é a implementação de um sistema criptográfico embutido, com aplicação em smart cards, que tenha um custo de fabricação baixo, comparado a um cartão de fita magnética, e que ofereça maior segurança do que este. Assim sendo, vamos investigar arquitetura que permitam uma área de implementação do circuito integrado a um custo competitivo com o do cartão de fita magnética. Vamos concentrar nossa atenção no sistema criptográfico RSA e, principalmente, na operação de exponenciação modular, que é a operação que consome mais tempo. A fim de projetar um hardware de alta velocidade para RSA, precisa-se não somente de algoritmos de aritmética modular bons e eficientes, mas também de uma arquitetura do multiplicador que seja otimizada para estes algoritmos. Para efeito de prototipagem, utilizaremos uma FPGA Vertex II-Pro da Xilinx, contendo um processador embutido do tipo PowerPC. Através dela, poderemos experimentar diferentes soluções arquiteturais, a partir de um particionamento em software e hardware do algoritmo de criptografia, verificando o custo e o desempenho da implementação. Ao final, poderemos determinar o algoritmo que oferece a melhor relação entre tempo de execução e espaço requerido para uma implementação em smart card. (Edital MCT/CNPq/CT INFRA/FAPERJ No. 05/2003, valor investido: R$ 30.000,00).
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 2) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Coordenador / Rodrigo Martins da Silva - Integrante / Marco Paulo Cardoso - Integrante / Jonas Galante - Integrante / Silvia Rangel Lopes - Integrante / Nadia Nedjah - Integrante.
Financiador(es): Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro - Auxílio financeiro..

1998 - 1999

Towards an efficient Structured Functional Language

Descrição: Declarative languages provide means of specifying problem solutions, without giving much attention to how the proposed solution is going to be effectively implemented. When only specification is provided, the system attempts execution using search techniques which may compromise efficiency. In this project, we intend to propose a new programming language that integrates functional and logic features together with procedural ones. In normal cases, this hybrid language should provide the programmer with advantages of both i.e., efficiency and clarity. Using this language, very rapid prototyping is possible..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação ( 0) / Especialização ( 0) / Mestrado acadêmico ( 0) / Mestrado profissionalizante ( 0) / Doutorado ( 0) .
Integrantes: Luiza de Macedo Mourelle - Integrante / Nadia Nedjah - Coordenador.
Financiador(es): Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro - Bolsa..

Membro de corpo editorial

2006 - Atual	Periódico: Journal of Universal Computer Science
2005 - Atual	Periódico: Informatica (Ljubljana)
2005 - Atual	Periódico: International Journal of Computational Intelligence Research
2005 - Atual	Periódico: Journal of Information Assurance and Security
2006 - Atual	Periódico: International Journal of Intelligent Information and Database Systems
2005 - Atual	Periódico: Integration (Amsterdam)
2006 - Atual	Periódico: International Journal of Innovative Computing and Applications
2006 - Atual	Periódico: International Journal of High Performance Systems Architecture
2006 - Atual	Periódico: International Journal of Theoretical and Applied Computer Science
2003 - Atual	Periódico: Intelligent Systems Engineering Book Series
2010 - Atual	Periódico: International Journal of Electronics (Print)

Revisor de periódico

2006 - Atual	Periódico: IEEE Transactions on Neural Networks
2006 - Atual	Periódico: Neurocomputing (Amsterdam)
2005 - Atual	Periódico: Journal of Systems Architecture
2006 - Atual	Periódico: Journal of Information & Knowledge Management
2006 - Atual	Periódico: Neural Computing & Applications
2005 - Atual	Periódico: International Journal on Computers, Systems and Signals
2004 - Atual	Periódico: Fuzzy Sets and Systems
2004 - Atual	Periódico: New Generation Computing
2006 - Atual	Periódico: IEEE Transactions on Computers
2006 - Atual	Periódico: Information Processing Letters
2006 - Atual	Periódico: International Journal of Systems Science
2006 - Atual	Periódico: Journal of Heuristics
2007 - Atual	Periódico: TEMA. Tendências em Matemática Aplicada e Computacional

Áreas de atuação

1.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.
2.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
3.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Software Básico.
4.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação / Especialidade: Linguagens de Programação.
5.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação / Especialidade: Linguagem Formais e Autômatos.
6.	Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Teoria da Computação / Especialidade: Computabilidade e Modelos de Computação.

Idiomas

Árabe	Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês	Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês	Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português	Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.

Prêmios e títulos

2011	Best Paper Award, Euromicro.
2011	Outstanding Leadership Award, IEEE.
2004	Honra ao Mérito, Universidade Veiga de Almeida.
2003	Best Paper Award, International Society of Applied Intelligence.

Produção em C,T & A

Produção bibliográfica

Citações

Web of Science
Total de trabalhos64	Total de citações103	Fator H6
NEDJAH N* Data: 27/01/2012

SCOPUS
Total de trabalhos139	Total de citações175
Nedjah, N. Data: 22/11/2011

Artigos completos publicados em periódicos

1.	LARA, P. C. S. ; BORGES, F. ; Portugal, R. ; NEDJAH, N. . Parallel Modular Exponentiation using Load Balancing without Precomputation. Journal of Computer and System Sciences (Print), v. 78, p. 575-582, 2012.

2.	NEDJAH, N. ; SILVA, Marcus Vinicius Carvalho da ; MOURELLE, Luiza de Macedo . Preference-based Multi-objective Evolutionary Algorithms for Power-aware Application Mapping on NoC Platforms. Expert Systems with Applications, v. 39, p. 2771-2782, 2012.

3.	NEDJAH, N. ; MOURELLE, Luiza de Macedo ; ARAÚJO, Marcos Paulo Mello . Quantum-inspired Design of Resilient Substitution Boxes: From Coding to Hardware Implementation. Applied Soft Computing (Print), v. 11, p. 4312-4320, 2011.

4.	NEDJAH, N. ; SILVA, Marcus Vinicius Carvalho da ; MOURELLE, Luiza de Macedo . Customized Computer-Aided Application Mapping on NoC Infrastructure using Multi-objective Optimization. Journal of Systems Architecture, v. 57, p. 79-94, 2011.

5.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . High-Performance SoC-based Implementation of Modular Exponentiation Using Evolutionary Addition Chains for Efficient Cryptography. Applied Soft Computing (Print), v. 11, p. 4302-4311, 2011.

6.	NEDJAH, N. ; SILVA, Rodrigo Martins da ; MOURELLE, Luiza de Macedo . Analog Hardware Implementations of Artificial Neural Networks. Journal of Circuits, Systems, and Computers, v. 20, p. 349-373, 2011.

7.	SILVA, Rodrigo Martins da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Implementations of MLP Artificial Neural Networks with Configurable Topology. Journal of Circuits, Systems, and Computers, v. 20, p. 417-437, 2011.

8.	FARIAS, M. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Hardware Architecture for Subtractive Clustering. International Journal of High Performance Systems Architecture (Print), v. 3, p. 167-173, 2011.

9.	SILVA, Rodrigo Martins da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Compact yet Efficient Hardware Architecture for Multilayer-Perceptron Neural Networks. Controle & Automação (Impresso), v. 22, p. 647-663, 2011.

10.	CALAZAN, R. M. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Parallel Co-processor for PSO. International Journal of High Performance Systems Architecture (Print), v. 3, p. 233-240, 2011.

11.	JOZWIAK, Lech ; NEDJAH, N. ; Figueroa, M. . Moderm Development Methods and Tools for Embedded Reconfigurable Systems: A Suervey. Integration (Amsterdam. Print), v. 43, p. 1-33, 2010.

12.	NEDJAH, N. ; ARAÚJO, Marcos Paulo Mello ; MOURELLE, Luiza de Macedo . Quantum-Inspired Evolutionary Design of Synchronous Finite State Machines - Part I. International Journal of Innovative Computing, Information & Control, v. 6, p. 4173-4192, 2010.

13.	NEDJAH, N. ; ARAÚJO, Marcos Paulo Mello ; MOURELLE, Luiza de Macedo . Quantum-Inspired Evolutionary Design of Synchronous Finite State Machines - Part II. International Journal of Innovative Computing, Information & Control, v. 6, p. 4897-4910, 2010.

14.	SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Power-aware Multi-objective Evolutionary Optimization for Application Mapping on NoC Platforms. International Journal of Electronics (Print), v. 97, p. 1163-1179, 2010.

15.	MOURELLE, Luiza de Macedo ; FERREIRA, R. E. ; NEDJAH, N. . Migration Selection of Strategies for Parallel Genetic Algorithms Implementation on NoCs. International Journal of Electronics (Print), v. 97, p. 1227-1240, 2010.

16.	COSTA JÚNIOR, Sérgio Oliveira ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Automatic Adaptive Modeling of Fuzzy Systems Using Particle Swarm Optimization. LNCS Transactions on Computational Science, v. 8, p. 71-84, 2010.

17.	NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . Two Alternative Parallel Implementations for Ray Tracing: OpenMP and MPI. Mecánica Computacional, v. XXiX, p. 6295-6302, 2010.

18.	Carneiro, R. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Aplicação da Lógica Fuzzy para Controle da Qualidade. Mecánica Computacional, v. XXIX, p. 9125-9151, 2010.

19.	FERREIRA, R. E. ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . Investigating Migration Strategies on A Network-On-Chip Based Parallel Genetic Algorithm. Mecánica Computacional, v. XXIX, p. 9243-9251, 2010.

20.	NEDJAH, N. ; SILVA, Rodrigo Martins da ; MOURELLE, Luiza de Macedo ; SILVA, Marcus Vinicius Carvalho da . Dynamic MAC-based Architecture of Artificial Neural Networks Suitable for Hardware Implementation on FPGAs. Neurocomputing (Amsterdam), v. 72, p. 2171-2179, 2009.

21.	SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Optimal IP Assignment for Efficient NoC-based System Implementation using NSGA-II and MicroGA. International Journal on Computational Intelligence Techniques, Methods and Applications, v. 2, p. 115-123, 2009.

22.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Hardware/Software Co-design vs. Hardware-Only Implementation of Modular Exponentiation Using the Sliding-Window Method. Journal of Circuits, Systems, and Computers, v. 18, p. 295-310, 2009.

23.	JOZWIAK, Lech ; NEDJAH, N. . Modern Architectures for Embedded Reconfigurable Systems. Journal of Circuits, Systems, and Computers, v. 18, p. 209-254, 2009.

24.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . High-Performance Hardware of the Sliding-Window Method for Parallel Computation of Modular Exponentiations. International Journal of Parallel Programming, v. 37, p. 537-555, 2009.

25.	NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . A Massivelly Parallel Architecture for Ray-Tracing. International Journal of High Performance Systems Architecture (Print), v. 2, p. 26-34, 2009.

26.	SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Mapping of an Image Processing Application for a Network-on-Chip Based Implementation. International Journal of High Performance Systems Architecture (Print), v. 2, p. 46-57, 2009.

27.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Public-Key Cryptographic Circuits. Lecture Notes in Computer Science, v. 5027, p. 551-560, 2008.

28.	ARAÚJO, Marcos Paulo Mello ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Optimised State Assignment for FSMs Using Quantum Inspired Evolutionary Algorithm. Lecture Notes in Computer Science, v. 5216, p. 332-341, 2008.

29.	NEDJAH, N. ; SILVA, Rodrigo Martins da ; MOURELLE, Luiza de Macedo ; SILVA, Marcus Vinicius Carvalho da . Reconfigurable MAC-Based Architecture for Parallel Hardware Implementation on FPGAs of Artificial Neural Networks. Lecture Notes in Computer Science, v. 5164, p. 169-178, 2008.

30.	ARAÚJO, Marcos Paulo Mello ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Logic Synthesis for FSMs Using Quantum Inspired Evolution. Lecture Notes in Computer Science, v. 5326, p. 32-39, 2008.

31.	ARAÚJO, Marcos Paulo Mello ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Quantum-Inspired Evolutionary State Assignment for Synchronous Finite State Machines. Journal of Universal Computer Science, v. 14, p. 2532-2548, 2008.

32.	SILVA, Rodrigo Martins da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Hardware for Modular Exponentiation Using the Sliding-Window Method. International Journal of High Performance Systems Architecture, v. 1, p. 199-206, 2008.

33.	ARAÚJO, Marcos Paulo Mello ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Designing Hardware for Finite Synchronous State Machines using Quantum Inspired Evolution. International journal of innovative computing and applications, v. 1, p. 252-259, 2008.

34.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient and secure cryptographic systems based on addition chains: Hardware design vs. software/hardware co-design. Integration (Amsterdam. Print), Elsevier, Amesterdam, v. 40, n. 1, p. 36-44, 2007.

35.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fast Hardware for Modular Exponentiation with Efficient Exponent Pre-processing. Journal of Systems Architecture, v. 53, p. 99-108, 2007.

36.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Versatile Pipelined Hardware Implementation for Encryption and Decryption Using Advanced Encryption Standard. Lecture Notes in Computer Science, v. 4395, p. 249-259, 2007.

37.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable Hardware for Neural Networks: Binary versus Stochastic. Neural Computing & Applications, v. 16, p. 86, 2007.

38.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Parallel Computation of Modular Exponentiation for Fast Cryptography. International Journal of High Performance Systems Architecture, v. 1, p. 44-49, 2007.

39.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Designing Substitution Boxes for Secure Ciphers. International Journal of Innovative Computing and Applications, v. 1, p. 86-91, 2007.

40.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Design of Resilient Substitution Boxes: From Coding to Hardware Implementation. Lecture Notes in Computer Science, v. 4684, p. 403-414, 2007.

41.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . An Efficient Problem-Independent Hardware Implementation of Genetic Algorithms. Neurocomputing (Amsterdam), v. 71, p. 88-94, 2007.

42.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Three Hardware Architectures for the Binary Modular Exponentiation:Sequential, Parallel and Systolic. IEEE Transactions on Circuits and Systems. I, Fundamental Theory and Applications, v. 53, n. 3, p. 627-633, 2006.

43.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Towards Minimal Addition Chains Using Ant Colony Optimisation. Journal of Mathematical Modelling and Algorithms, Kluwer Academic, Holanda, v. 5, n. 4, p. 525-543, 2006.

44.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Mealy Finite State Machines: An Evolutionary Approach. International Journal of Innovative Computing Information and Control, Japão, v. 2, n. 4, p. 789-806, 2006.

45.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Review of Modular Multiplication Methods and Respective Hardware Implementations. Informatica (Ljubljana), Ljubljana, Slovenia, v. 30, n. 1, p. 117-135, 2006.

46.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Versatile Hardware for Advanced Encryption Standard. Journal of Information Assurance and Security, Dynamic Publishers, USA, v. 1, n. 1, p. 51-58, 2006.

47.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Pareto-Optimal Hardware for Substitution Boxes. Journal of Universal Computer Science, Springer, Graz, v. 12, n. 4, p. 395-407, 2006.

48.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architecture for Booth-Barrett's Modular Multiplications. International Journal Of Modelling And Simulation, Calgary, Canada, v. 26, n. 3, p. 1-8, 2006.

49.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Complete Pattern Matching for DNA Computing. Journal of Information & Knowledge Management, v. 5, p. 337-344, 2006.

50.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Complete Pattern Matching: Recursivity versus Multi-Threading. Lecture Notes in Computer Science, Berlin, v. 3402, p. 598-609, 2005.

51.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . More Efficient Left-to-Right Matching for Overlapping Patterns. Journal of Discrete Algorithms, Elsevier, Amsterdam, v. 3, n. 2-4, p. 230-247, 2005.

52.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Software/Hardware Co-Design of Efficient and Secure Cryptographic Hardware. Journal of Universal Computer Science, Springer, Graz, v. 11, n. 1, p. 66-82, 2005.

53.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Secure Evolvable Hardware for Public-key Cryptosystems. New Generation Computing, Ohmsha and Springer, Japão, v. 23, p. 259-275, 2005.

54.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolving Optimal Multi-Objective Hardware Using Strength Pareto Evolutionary Algorithms. International Journal Of Computers Systems And Signals, Cingapura, v. 6, n. 1, p. 37-47, 2005.

55.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Pareto-Optimal Hardware for Digital Circuit Design Using SPEA. Lecture Notes in Computer Science, Berlin, v. 3533, p. 534-543, 2005.

56.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architecture for Genetic Algorithms. Lecture Notes in Computer Science, Berlin, v. 3533, p. 554-556, 2005.

57.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Pre-processing for Large Window-Based Modular Exponentiation Using Ant Colony. Lecture Notes in Computer Science, Berlin, Germany, v. 3684, p. 640-647, 2005.

58.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware for Modular Exponentiation Suitable for Smart Cards. Lecture Notes in Computer Science, Springer, Berlin, v. 3605, p. 196-202, 2005.

59.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Pre-processing for Large Window-Based Modular Exponentiation Using Ant Colony (Extended Version). Informatica (Ljubljana), ACM, Slovenia, v. 29, n. 2, p. 155-166, 2005.

60.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Multi-Objective CMOS-Targeted Evolutionary Hardware for Combinational Digital Circuits. Informatica (Ljubljana), Lubljana, v. 29, n. 3, p. 309-319, 2005.

61.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Comparison of Two Circuit Representations for Evolutionary Digital Circuit Design. Lecture Notes in Computer Science, Berlin, v. 3029, p. 594-604, 2004.

62.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary RSA-Based Cryptographic Hardware using the Codesign Methodology. Lecture Notes in Computer Science, Berlin, v. 3029, p. 351-360, 2004.

63.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary State Assignment for Synchronous Finite State Machines. Lecture Notes in Computer Science, Berlin, v. 3038, p. 1289-1296, 2004.

64.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Finding Minimal Addition Chains using Ant Colony. Lecture Notes in Computer Science, Berlin, v. 3177, p. 642-647, 2004.

65.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Rapid Prototyping of Recursive Hardware: Karatsuba-Ofman's Multiplication Algorithm. Journal Of Applied Computer Science, Lodz, Polonia, v. 1, n. 12, p. 43-59, 2004.

66.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimal Addition-Subtraction Chains with Ant Colony. Lecture Notes in Computer Science, Berlin, v. 3316, p. 1082-1087, 2004.

67.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Pattern Matching for Non-Strongly Sequential Term Rewriting Systems. Lecture Notes in Computer Science, Berlin, v. 2718, p. 416-425, 2003.

68.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolvable Hardware Using Genetic Programming. Lecture Notes in Computer Science, Berlin, v. 2690, p. 321-328, 2003.

69.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable Hardware Architecture for Compact and Efficient Stochastic Neuron. Lecture Notes in Computer Science, Berlin, v. 2687, p. 17-24, 2003.

70.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . More Efficient Left-to-Right Pattern Matching of Non-Strongly Sequential Equational Programs. Lecture Notes in Computer Science, Berlin, v. 2676, p. 295-314, 2003.

71.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimal Addition-Subtraction Sequences for Efficient Pre-Processing in Large Window-Based Modular Exponentiation using Genetic Algorithm. Lecture Notes in Computer Science, Berlin, v. 2690, p. 329-336, 2003.

72.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Hardware Implementation of Modular Multiplication and Exponentiation for Public-Key Cryptography. Lecture Notes in Computer Science, Berlin, v. 2565, p. 451-463, 2003.

73.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Pre-Processing for Large Window-Based Modular Exponentiation using Genetic Algorithm. Lecture Notes in Computer Science, Berlin, v. 2718, p. 625-635, 2003.

74.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fast Hardware for Booth-Barrett´s Modular Multiplication for Efficient Cryptosystems. Lecture Notes in Computer Science, Berlin, v. 2869, p. 26-33, 2003.

75.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fast Less Recursive Hardware for Large Number Multiplication using Karatsuba-Ofman´s Algorithm. Lecture Notes in Computer Science, Berlin, v. 2869, p. 43-50, 2003.

76.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fast Reconfigurable Systolic Hardware for Modular Multiplication and Exponentiation. Journal of Systems Architecture, Elsevier, Amsterdam, v. 49, p. 387-396, 2003.

77.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fast Pre-Processing For The Sliding Window Method Using Genetic Algorithms. International Journal Of Computers Systems And Signals, Cingapura, v. 4, n. 2, p. 11-21, 2003.

78.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architecture for the Montgomery Modular Multiplication. WSEAS Transactions on Systems, Atenas, v. 1, n. 1, p. 63-67, 2002.

79.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimal Addition Chain for Efficient Modular Exponentiation using Genetic Algorithms. Lecture Notes in Computer Science, Berlin, v. 2358, p. 88-98, 2002.

80.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Optimal Adaptive Pattern-Matching. Lecture Notes in Computer Science, Berlin, v. 2358, p. 768-779, 2002.

81.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Concise Deterministic Pattern-Matching Automata for Ambiguous Patterns. ACM/SIGPLAN Notices, Nova York, v. 37, n. 2, p. 57-67, 2002.

82.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Parallel Modular Exponentiation Algorithm. Lecture Notes in Computer Science, Berlin, v. 2457, p. 405-414, 2002.

83.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimal Addition-Subtraction Chains using Genetic Algorithms. Lecture Notes in Computer Science, Berlin, v. 2457, p. 303-313, 2002.

84.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Pattern Matching Code Minimization in Rewriting-Based Programming Languages. International Journal of Foundations of Computer Science, New Jersey, v. 13, n. 6, p. 873-888, 2002.

85.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Towards a Minimal Addition-Subtraction Chains Using Genetic Algorithms. International Journal of Computer Research, Nova Science, New York, v. 11, n. 4, p. 453-468, 2002.

86.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimising Redex Contractions in Equational Programs. International Journal of Computer Research, Nova Science, New York, v. 11, n. 3, p. 405-416, 2002.

87.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Systolic Hardware Implementation for the Montgomery Modular Multiplication. WSEAS Transactions on Circuits, Atenas, v. 1, n. 1, p. 13-18, 2002.

88.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Minimal Adaptive Pattern Matching Automata for Efficient Term Rewriting. Lecture Notes in Computer Science, Berlin, v. 2494, p. 221-233, 2002.

89.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Improving Space, Time and Termination in Rewriting-Based Programming. Lecture Notes in Computer Science, Berlin, v. 2070, p. 880-890, 2001.

90.	WALCARENGHI, F. ; COELHO, V. E. M. ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . Tradutor de C para VHDL - C2CHDL. REIC. Revista Eletrônica de Iniciação Científica, v. 1, p. 7, 2001.

91.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Dynamic Deterministic Pattern-Matching. Electronic Notes in Theoretical Computer Science, Amesterdam, v. 31, p. 132-143, 2000.

92.	NEDJAH, N. ; WALTER, Colin D ; ELDRIDGE, Stephen e . Efficient Automata-Driven Pattern-Matching for Equational Programs. Software, Practice & Experience, Wiley InterScience, New Jersey, v. 29, n. 9, p. 793-813, 1999.

93.	NEDJAH, N. . Minimal Deterministic Pattern-Matching Automata. ACM/SIGPLAN Notices, New York, v. 33, n. 1, p. 40-47, 1998.

94.	NEDJAH, N. ; SELLAMI, M. . Pattern-Matching Without Backtracking. Synthèse, v. 3, p. 32-38, 1998.

95.	NEDJAH, N. ; WALTER, Colin D ; ELDRIDGE, Stephen e . Optimal Left-to-Right Pattern-Matching Automata. Lecture Notes in Computer Science, Berlin, v. 1298, p. 273-285, 1997.

Livros publicados/organizados ou edições

1.	NEDJAH, N. (Org.) ; Coelho, L. S. (Org.) ; MARIANI, V. C. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Innovative Computing Methods and their Applications to Engineering Problems. 1. ed. Heidelberg: Springer=Verlag, 2011. v. 357. 164 p.

2.	NEDJAH, N. (Org.) ; Coelho, L. S. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Multi-Objective Swarm Intelligent Systems: Theory & Experiences. Berlin: Springer-Verlag, 2010. v. 1. 234 p.

3.	NEDJAH, N. (Org.) ; BOUCHACHIA, A. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue Evolutionary synthesis of network-on-chip-based systems. 1. ed. London: Taylor & Francis, 2010. v. 97. 126 p.

4.	NEDJAH, N. (Org.) ; BOUCHACHIA, A. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special issue of International Journal of Electronics on evolutionary synthesis of network-on-chip-based systems. 10. ed. Essex: Taylor & Francis, 2010. 97 p.

5.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; KACPRZYK, J. (Org.) ; FRANCA, F. M. G. (Org.) ; SOUZA, Alberto Ferreira de (Org.) . Text Categorization and Clustering. 1. ed. Berlin: Springer-Verlag, 2009. v. 1. 120 p.

6.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; KACPRZYK, J. (Org.) . Innovative Applications in Data Mining. 1. ed. Berlin: Springer-Verlag, 2009. v. 1. 125 p.

7.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Reconfigurable Hardware (Journal of Circuits, Systems, and Computers). , 2009. v. 1. 106 p.

8.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Neural networks in intelligent systems design (Neurocomputing). Amesterdam: Elsevier, 2009. v. 1. 106 p.

9.	BOUCHACHIA, A. (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; PEDRYCZ, W. (Org.) . Proceedings of the 2009 International Conference on Adaptive and Intelligent Systems. 1. ed. Los Alamitos, CA: IEEE Computer Society, 2009. v. 1. 201 p.

10.	NEDJAH, N. (Org.) ; Coelho, L. S. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Quantum Inspired Intelligent Systems. Heidelber: Springer-Verlag, 2008. v. 1. 170 p.

11.	LATIFI, Shahram (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Proceedings of the 5th International Conference on Information Technology: New Generation (ITNG 08). Los Alamitos: IEEE Computer Society, 2008. v. 1. 268 p.

12.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Evolutionary Optimization for Intelligent Systems Design (Journal of Universal Computer Science). , 2008. v. 1. 130 p.

13.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Co-design for System Acceleration: A Quantitative Approach. 1. ed. Amesterdam: Springer (former Kluwer Academic Publishers), 2007. v. 1. 250 p.

14.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Embedded Cryptographic Hardware (Journal of Systems Architecture)). Amesterdam: Elsevier, 2007. v. 1. 80 p.

15.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Embedded Cryptographic Hardware (VLSI Integration). Amesterdam: Elsevier, 2007. v. 1. 60 p.

16.	NEDJAH, N. (Org.) ; Coelho, L. S. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Mobile Robots: The Evolutionary Approach. Heidelber: Spriger-Verlag, 2007. v. 1. 224 p.

17.	NEDJAH, N. (Org.) ; ABRAHAM, Ajith (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Computational Intelligence in Information Assurance and Security. Heidelberg: Springer-Verlag, 2007. 255 p.

18.	MOURELLE, Luiza de Macedo (Org.) ; NEDJAH, N. (Org.) ; KACPRZYK, J. (Org.) ; ABRAHAM, Ajith (Org.) . Proceedings of Intelligent Systems Design and Applications (ISDA07). Los Alamitos, CA: IEEE Computer Society, 2007. v. 1. 965 p.

19.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Dedicated hardware architectures for intelligent systems (Neurocomputing). Amesterdam: Elsevier, 2007. 462 p.

20.	NEDJAH, N. (Org.) ; ABRAHAM, Ajith (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special issue on Hybrid artificial neural network (Neural Computing and Applications). Springer: London, 2007. v. 1. 120 p.

21.	NEDJAH, N. (Org.) . Issue 1 of Volume 1 of International Journal of Innovative Computing and Applications. Genebra: Inderscience, 2007. 91 p.

22.	NEDJAH, N. (Org.) . Issue 1 of Volume 1 of International Journal of High Performance System Architecture. Genebra: Inderscience, 2007. 76 p.

23.	LATIFI, Shahram (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Proceeings of the fourth INternational Conference on INformation Technology: New Generation. Los Alamitos, CA: IEEE Computer Press, 2007. v. 1. 900 p.

24.	NEDJAH, N. (Org.) ; ABRAHAM, Ajith (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Genetic Systems Programming: Theory & Practice. Berlin: Springer-Verlag, 2006. v. 1. 255 p.

25.	NEDJAH, N. (Org.) ; ALBA, Enrique (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Parallel Evolutionary Computation: Theory & Practice. Berlin: Springer-Verlag, 2006. v. 1. 223 p.

26.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Swarm Intelligent Systems: Theory & Practice. Berlin: Springer-Verlag, 2006. v. 1. 203 p.

27.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Systems Engineering Using Particle Swarm Optimization. Hauppauge, NY: Nova Science Publishers, 2006. v. 1. 147 p.

28.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . New Trends in Cryptographic Systems. Hauppauge, NY: Nova Science Publishers, 2006. 155 p.

29.	LATIFI, Shahram (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Proceedings of the third International Conference Information Technology: New Generation. Los Alamitos, CA: IEEE Computer Press, 2006. v. 1. 756 p.

30.	NEDJAH, N. (Org.) ; ABRAHAM, Ajith (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Knowledge Discovery Using Advanced Computational Intelligence Tools (JIKM). New Jersey: World Scientific, 2006. v. 1. 87 p.

31.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; BORGES NETO, M. (Org.) ; ALMEIDA, N. N. (Org.) . Intelligent Educational Machines: Methodologies and Experiences. Heidelberg: Springer-Verlag, 2006. v. 1. 185 p.

32.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special issue of Journal of Universal Computer Society on Evolvable Hardware. Graz: Springer, 2006.

33.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Evolutionary Machine Design: Methodologies and Applications. Hauppauge, NY: Nova Science Publishers, 2005. 240 p.

34.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Embedded Cryptographic Hardware: Design and Security. Nova York: Nova Science Publishers, 2005. v. 1. 250 p.

35.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Real-World Multi-Objective System Engineering. 1. ed. New York: Nova Science Publishers, 2005. 300 p.

36.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Fuzzy Systems Engineering. Berlin: Springer, 2005. v. 1. 210 p.

37.	SALVARAJ, Henry (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . IEEE Proceedings of the Intenationa Conference on Information Technology: Coding and Computing - ITCC05. Los Alamitos, CA: IEEE Computer Press, 2005. 607 p.

38.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; VELLASCO, Marley (Org.) ; ABRAHAM, Ajith (Org.) ; KOPPEN, Mario (Org.) . IEEE Proceedings of the Fifth International Conference on Hybrid Intelligent Systems - HIS05 . Los Alamitos, CA: IEEE Computer Science Press, 2005. v. 1. 557 p.

39.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Ant Colony and Multi-Agent Systems (Informatica). 1. ed. Eslováquia: Slovene Society Informatika, 2005. v. 29. 120 p.

40.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Special Issue on Multi-Objective Evolution (IJCSS). 1. ed. Cingapura: IAAMSAD, 2005. v. 6. 100 p.

41.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Embedded Cryptographic Hardware: Methodologies and Architectures. Nova York: Nova Science Publishers, 2004. 300 p.

42.	NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . Evolvable Machines: Theory and Practice. Berlin: Springer, 2004. v. 161. 300 p.

43.	LATIFI, Shahram (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) . IEEE Proceedings of the International Conference on Information Technology - Volume I e Volume II. Los Alamitos, CA: IEEE Computer Society Press, 2004. 853 p.

44.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Implementation of Term Rewriting-Based Programming Languages. 1. ed. New York: Nova Science Publishers, Inc., 2003. v. 1. 158 p.

45.	IRACLEOUS, D. (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; EKEL, P. (Org.) ; MASTORAKIS, N. E. (Org.) . WSEAS Transactions on Systems. 1. ed. Atenas: World Scientific and Engineering Academy and Society Press, 2003. v. 2. 240 p.

46.	IRACLEOUS, D. (Org.) ; NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; EKEL, P. (Org.) ; MASTORAKIS, N. E. (Org.) . WSEAS Transactions on Systems. 1. ed. Atenas: World Scientific and Engineering Academy and Society Press, 2003. v. 2. 262 p.

47.

NEDJAH, N. (Org.) ; MOURELLE, Luiza de Macedo (Org.) ; EKEL, P. (Org.) ; MASTORAKIS, N. E. (Org.) . Proceedings of the WSEAS International Conferences on Information Security, Hardware/Software Codesign, E-Commerce and Computer Network. Atenas: World Scientific and Engineering Academy and Society Press, 2002. v. 1. 438 p.

Capítulos de livros publicados

1.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Optimal Adaptive Pattern-Matching Using Finite State Automata. In: Jiacun Wang. (Org.). Handbook of Finite State Based Models and Applications. Estados Unidos: Taylor & Francis, 2012, v. 1, p. 221-258.

SAUER, J. G. ; Coelho, L. S. ; MARIANI, V. C. ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . A discrete differential evolution approach with local search for traveling salesman problems. In: N.Nedjah, L. S. Coelho, V. C. Mariani, L. M. Mourelle. (Org.). Innovative Computing Methods and their Applications to Engineering Problems. 1 ed. Heidelberg: Springer-Verlag, 2011, v. 357, p. 1-12.

NEDJAH, N. ; COSTA JÚNIOR, Sérgio Oliveira ; MOURELLE, Luiza de Macedo ; Coelho, L. S. ; MARIANI, V. C. . PSO in Building Fuzzy Systems. In: N.Nedjah, L. S. Coelho, V. C. Mariani, L. M. Mourelle. (Org.). Innovative Computing Methods and their Applications to Engineering Problems. 1 ed. Heidelberg: Springer-Verlag, 2011, v. 357, p. 37-52.

NEDJAH, N. ; SILVA, Marcus Vinicius Carvalho da ; MOURELLE, Luiza de Macedo . Evolutionary IP Mapping for Efficient NoC-Based System Design Using Multi-objective Optimization. In: N.Nedjah, L. S. Coelho, V. C. Mariani, L. M. Mourelle. (Org.). Innovative Computing Methods and their Applications to Engineering Problems. 1 ed. Heidelberg: Springer-Verlag, 2011, v. 357, p. 105-130.

NEDJAH, N. ; ARAÚJO, Marcos Paulo Mello ; MOURELLE, Luiza de Macedo . Mealy Finite State Machines: A Quantum-Inspired Evolutionary Approach. In: K. Kyamakya, A. Bouchachia, J. C. Chedjou, W. Halang, Z. Li, H. Unger. (Org.). Recent Advances of Computational Intelligence in Nonlinear Dynamics and Synchronization. Cingapura: World Scientific, 2010, v. 3, p. 21-55.

Coelho, L. S. ; AYALA, H. V. H. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Multiobjective Gaussian Particle Swarm Approach Applied to Multi-loop PI Controller Tuning of a Quadruple-Tank System. In: N. Nedjah, L. S. Coelho, L. M. Mourelle. (Org.). Multi-Objective Swarm Intelligent Systems: Theory & Experiences. Berlin: Springer-Verlag, 2010, v. 1, p. 1-16.

7.	NEDJAH, N. ; SILVA, Rodrigo Martins da ; MOURELLE, Luiza de Macedo . Parallel Hardware for ANNs using FFP Representation. In: Turgay Temel. (Org.). System and Circuit Design for Biologically-Inspired Intelligent Learning. 1 ed. Hershey, PA: IGI Global, 2010, v. 1, p. 211-221.

8.	Coelho, L. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Gaussian Quantum-Behaved Particle Swarm Optimization Applied to Fuzzy PID Controller Design. In: N. Nedjah, L. S. Coelho, L. M. Mourelle. (Org.). Quantum Inspired Intelligent Systems. Heidelberg: Springer-Verlag, 2008, v. 1, p. 1-16.

Coelho, L. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Differential Evolution Approach Using Chaotic Sequences Applied to Planning of Mobile Robots in a Static Environment with Obstacles. In: Nadia Nedjah; Leandro dos Santos Coelho; Luiza de Macedo Mourelle. (Org.). Mobile Robots: The Evolutionary Approach. Heidelberg: Springer-Verlag, 2007, v. 1, p. 3-22.

10.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Regular Substitution Boxes. In: N. Nedjah, A. Abraham, L. M. Mourelle. (Org.). Computational Intelligence in Information Assurance and Security. 1 ed. Heidelberg: Springer-Verlag, 2007, v. 57, p. 79-88.

11.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Pattern Matching Using Genetic Programming. In: Nadia Nedjah; Ajith Abraham; Luiza de Macedo Mourelle. (Org.). Genetic Systems Programming. Berlin: Springer-Verlag, 2006, v. 13, p. 81-104.

12.	ABRAHAM, Ajith ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Computation: from Genetic Algorithms to Genetic Programming. In: Nadia Nedjah; Ajith Abraham; Luiza de Macedo Mourelle. (Org.). Genetic Systems Programming. Berlin: Springer-Verlag, 2006, v. 13, p. 1-20.

13.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Digital Circuit Design Using Genetic Programming. In: Nadia Nedjah; Ajith Abraham; Luiza de Macedo Mourelle. (Org.). Genetic Systems Programming. Berlin: Springer-Verlag, 2006, v. 13, p. 149-174.

14.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Reconfigurable Parallel Hardware for Genetic Algorithms. In: Nadia Nedjah; Enrique Alba; Luiza de Macedo Mourelle. (Org.). Parallel Evolutionary Computation. Berlin: Springer-Verlag, 2006, v. 22, p. 59-93.

15.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Ant Colony Optimisation for Fast Modular Exponentiation using the Sliding Window Method. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Swarm Intelligen Systems. Berlin: Springer-Verlag, 2006, v. 26, p. 133-148.

16.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Ant Colony Optimisation for Fast Exponentiations Using Optimal Addition-Subtraction Chains. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Systems Engineering Using Particle Swarm Optimization. Hauppauge, NY: Nova Science Publishers, 2006, v. , p. 55-64.

17.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architectures for Modular Exponentiation Using M-Ary Methods. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). New Trends in Cryptographic Systems. Hauppauge, NY: Nova Science Publishers, 2006, v. , p. 23-36.

18.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Towards Very Fast Modular Exponentiations Using Ant Colony. In: A. Abraham; B. De Baets; M. Köppen; B. Nickolay. (Org.). Applied Soft Computing Technologies: The Challenge of Complexity. Berlin: Springer-Verlag, 2006, v. , p. 411-420.

19.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Modular Multiplication: Methods and Hardware. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Embedded Cryptographic Hardware: Design and Security. Nova York: Nova Science Publishers, 2005, v. 1, p. 105-136.

20.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Multi-Objective Optimisation: A Review. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Real-World Multi-Objective System Engineering. Nova York: Nova Science Publishers, 2005, v. 1, p. 7-32.

21.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Introducing You to Fuzziness. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Fuzzy Systems Engineering: Theory and Practice. Berlin: Springer, 2005, v. 181, p. 3-22.

22.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Real-World Evolutionary Designs: Secure Evolvable Hardware for Public-Key Cryptosystems. In: N. Nedjah; L. M. Mourelle. (Org.). Evolutionary Machine Design: Methodologies and Applications. 1 ed. Hauppauge, NY: Nova Science Publushers, 2005, v. , p. 111-138.

23.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Accelerating Public-Key Cryptography using the Codesign Methodology. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Embedded Cryptographic Hardware: Methodologies and Architectures. Nova Science:Nova York: Nova Science Publishers, 2004, v. , p. 263-278.

24.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Synthesis of Synchronous Finite State Machines. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Evolvable Machines: Theory and Practice. Berlin: Springer, 2004, v. 161, p. 103-128.

25.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Three Hardware Implementations of the Binary Modular Exponentiation. In: Nadia Nedjah; Luiza de Macedo Mourelle. (Org.). Embedded Cryptographic Hardware: Methodologies and Architectures. Nova Science:Nova York: Nova Science Publishers, 2004, v. , p. 129-144.

26.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Towards Minimal Addition Chains using Genetic Algorithms. In: Phillip A Laplante. (Org.). Biocomputing. Nova Science:Nova York: Nova Science Publishers, 2003, v. , p. 55-72.

27.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Timetabling with Genetic Algorithms. In: Nikos E. Mastorakis; Ales Grmela. (Org.). Advances in Intelligent Systems, Fuzzy Systems, Evolutionary Computation. WSEAS Press:Atenas: WSEAS Press, 2002, v. , p. 211-215.

28.	MOURELLE, Luiza de Macedo ; NEDJAH, N. . Performance Estimation of a Codesign System. In: Nikos E. Mastorakis. (Org.). Advances in Systems Engineering, Signal Processing and Communications.. WSEAS Press:Atenas: World Scientific and Engineering Academy and Society Press, 2002, v. , p. 317-322.

29.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Simulation Model for a Hardware Implementation of Modular Multiplication. In: C.E. D'Attellis; V.V. Kluev; N.E. Mastorakis. (Org.). Mathematics and Simulation with Biological, Economical and Musicoacoustical Applications. WSEAS Press:Atenas: World Scientific and Engineering Academy and Society Press, 2001, v. , p. 113-118.

30.	NEDJAH, N. . Postponing Redex Contractions in Equational Programming. In: Masahiko Sato; Yoshihito Toyama. (Org.). Third Fuji Symposium on Functional and Logic Programming. World Scientific:Singapore: World Scientific Publishing, 1998, v. , p. 40-60.

Trabalhos completos publicados em anais de congressos

NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. ; JOZWIAK, Lech . A Parallel Architecture for Ray-Tracing with an Embedded Intersection Algorithm. In: IEEE International Symposium on Circuits and Systems (ISCAS 2011), 2011, Rio de Janeiro. Proceedings of the International Symposium on Circuits and Systems. Los Alamitos, CA : IEEE Press, 2011. v. 1. p. 1491-1494.

FARIAS, M. S. ; RAPOSO, S. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Massively Parallel Hardware for Modular Exponentiations Using the m-ary Method. In: IEEE Latin American Symposium on Circuits and Systems (LASCAS 2011), 2011, Bogotá. Proceedings of the 2nd IEEE Latin American Symposium on Circuits and Systems. Los Alamitos, CA : IEEE Press, 2011. v. 1. p. 256-260.

3.	SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Computer-Aided Design for Efficient Application Mapping on NoC Platforms. In: IBERCHIP Workshop (IBERCHIP 2011), 2011, Bogotá. Proceedings of XVII IBERCHIP Workshop. Los Alamitos, CA : IEEE Press, 2011. v. 1.

NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. ; JOZWIAK, Lech . A Parallel Ray Tracing Architecture Suitable for Application-Specific Hardware and GPGPU implementations. In: 14th Euromicro Conference on Digital System Design, 2011, Oulu. Proceedings of the 14th Euromicro Conference on Digital System Design. Los Alamitos : IEEE Computer Science, 2011. p. 511-518.

NERY, A. S. ; JOZWIAK, Lech ; LINDWER, M. ; COCCO, M. ; NEDJAH, N. ; FRANCA, F. M. G. . Hardware Reuse in Modern Application-specific Processors and Accelerators. In: 14th Euromicro Conference on Digital System Design, 2011, Oulu. Proceedings of the 14th Euromicro Conference on Digital System Design. Los Alamitos : IEEE Computer Science, 2011. p. 140-147.

FARIAS, M. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable Hardware to Radionuclide Identification Using Subtractive Clustering. In: International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP), 2011, Melbourne. Algorithms and Architectures for Parallel Processing. Berlin Heidelberg : Springer Verlag, 2011. v. 7017. p. 387-398.

GARCIA, Edgar ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Parallel Architecture for DNA Matching. In: International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP), 2011, Melbourne. Algorithms and Architectures for Parallel Processing. Berlin Heidelberg : Springer Verlag, 2011. v. 7017. p. 399-407.

NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. ; JOZWIAK, Lech . Massively Parallel Identification of Intersection Points for GPGPU Ray Tracing. In: International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP), 2011, Melbourne. Algorithms and Architectures for Parallel Processing. Berlin Heidelberg : Springer Verlag, 2011. v. 7017. p. 14-23.

9.	BRITO, B B C ; FERREIRA, J. A. F. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Proposta e Implementação das Portas Básicas para a Lógica Quaternária. In: WSCAD-WIC (SBAC-PAD 2011), 2011, Vitória. Anais do WSCAD-WIC, 2011. v. 1.

10.

FARIAS, M. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Radionuclide Identification Using Subtractive Clustring. In: International Nuclear Atlantic Conference (INAC 2011), 2011, Belo Horizonte. Proceedings of the 2011 International Nuclear Atlantic Conference. Rio de Janeiro : Associação Brasileira de Energia Nuclear - ABEN Press, 2011. v. 1.

11.

NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . A Parallel Architecture for Ray-Tracing. In: IEEE Latin-American Symposium on Circuits and Systems - LASCAS'10, 2010, Foz de Iguaçu. Proc. of IEEE Latin-American Symposium on Circuits and Systems. Los Alamitos, CA : IEEE Computer Society, 2010. v. 1. p. 96-99.

12.

FARIAS, M. S. ; RAPOSO, S. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Massively Parallel Hardware for Modular Exponentiations Using the m-ary Method. In: The 10th International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP 2010), 2010, Busan. Proceedings of The 10th International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP 2010). Berlin, Heidelberg : Lecture Notes in Computer Science, Springer-Verlag, 2010. v. 6082. p. 166-175.

13.

COSTA JÚNIOR, Sérgio Oliveira ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Automatic Modeling of Fuzzy Systems Using Particle Swarm Optimization. In: The 10th International Conference on Artificial Intelligence and Soft Computing (ICAISC2010), 2010, Zakopane. Proceedings of The 10th International Conference on Artificial Intelligence and Soft Computing (ICAISC2010). Berlin, Heidelberg : Lecture Notes in Artificial Intelligence, Springer-Verlag, 2010. v. 6113. p. 35-42.

14.

SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Power-Aware Multi-objective Evolutionary Optimization for Application Mapping on NoC Platforms. In: The Twenty Third International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems (IEA-AIE 2010), 2010, Códoba. Proceedings of The Twenty Third International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems (IEA-AIE 2010). Berlin, Heidelberg : Lecture Notes in Artificial Intelligence, Springer-Verlag, 2010. v. 6097. p. 143-152.

15.

FERREIRA, R. E. ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . A Parallel Genetic Algorithm on a Multi-Processor System-on-Chip. In: The Twenty Third International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems (IEA-AIE 2010), 2010, Córdoba. Proceedings of The Twenty Third International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems (IEA-AIE 2010). Berlin, Heidelberg : Lecture Notes in Artificial Intelligence, Springer-Verlag, 2010. v. 6097. p. 164-172.

16.	SILVA, Rodrigo Martins da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Arquitetura de Hardware Compacta e Eficiente para Redes Neurais Artificiais do Tipo Múltiplas Camadas. In: XVIII Congresso Brasileiro de Automática (CBA 2010), 2010, Bonito. Anais do CBA, 2010. p. 2838-2845.

17.

RAPOSO, S. S. ; FARIAS, M. S. ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . M-ary parallel modular exponentiation: Software vs. hardware. In: 15th International Symposium on Computer Architecture and Digital Systems (CADS 2010), 2010, Teheran. Proceedings of the 15th International Symposium on Computer Architecture and Digital Systems. Los Alamitos, CA : IEEE Computer Soceity, 2010. p. 19-24.

18.

SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Optimal Application Mapping on NoC Infrastructure using NSGA-II and MicroGA. In: IEEE 13th International Conference on Intelligent Engineering Systems (INES09), 2009, Barbados. Proceedings of IEEE 13th International Conference on Intelligent Engineering Systems. Los Alamitos, CA : IEEE Computer Society, 2009. v. 1. p. 83-88.

19.

SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary IP Assignment for Efficient NoC-Based System Design Using Multi-Objective Optimization. In: IEEE Congress of Evolutionary Computation, 2009, Trondheim. Proceedings of 2009 IEEE Congress of Evolutionary Computation. Los Alamits, CA : IEEE Computer Society, 2009. v. 1. p. 2257-2264.

20.

NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . GridRT: A Massively Parallel Architecture for Ray-Tracing using Uniform Grids. In: 12th Euromicro Conference on Digital System Design/Architectures, Methods and Tools - DSD'09, 2009, Patras. Proc. of DSD 2009. Los Alamitos, CA : IEEE Computer Society, 2009. v. 1. p. 211-216.

21.

COSTA JÚNIOR, Sérgio Oliveira ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Modelagem Automática de Sistemas Fuzzy Utilizando o Método de Otimização Baseada em Enxame de Partículas. In: 30th. Iberian-Latin-American Congress on Computational Methods in Engineering, 2009, Armação dos Búzios. Proceedings of CILAMCE 2009, 2009.

22.

SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Application Synthesis for MPSoCs Implementation using Multiobjective Optimization. In: 10th International Work-Conference on Artificial Neural Networks, 2009, Salamanca. Bio-Inspired Systems: Computational and Ambient Intelligence. Berlin : LNCS, Springer Verlag, 2009. v. 5517. p. 736-743.

23.

SILVA, Rodrigo Martins da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable MAC-Based Architecture for Parallel Hardware Implementation on FPGAs of Artificial Neural Networks Using Fractional Fixed Point Representation. In: 19th International Conference Artificial Neural Networks - ICANN 2009, 2009, Limassol. Proceedings of 19th International Conference Artificial Neural Networks. Berlin : LNCS, Springer Verlag, 2009. v. 5768. p. 475-484.

24.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Hardware for Modular Exponentiation using the Sliding-Window Method with Variable-Length Partitioning. In: The 9th International Conference on trusted Computing (TrustCom 08), 2008, Hunan. Proceedings of the 9th International Conference on trusted Computing. Los Alamitos, CA : IEEE Computer Society Press, 2008. p. 1980-1986.

25.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . A System-on-Chip Implementation for Modular for Modular Exponentiation Using the Sliding-Window Method with Variable-Length Partitioning. In: Symposium on Industrial Embedded Systems (SIES07), 2007, Lisboa. Proceedings of Symposium on Industrial Embedded Systems. Los Alamitos, LA : IEEE Society, 2007. p. 186-193.

26.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Hardware/Software Co-design vs. Hardware Implementation of the Modular Exponentation using the Sliding-Window Method with Constant Length Partitioning. In: 10th Euromicro Conference on Digital System Design: Architectures, Methods and Tools (DSD07), 2007, Lübeck. Proceedings of 10th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Los Alamitos, CA : IEEE Computer Society, 2007. p. 116-123.

27.

NEDJAH, N. ; MOURELLE, Luiza de Macedo ; SILVA, Rodrigo Martins da . Efficient Hardware for Modular Exponentiation Using the Sliding-Window Method. In: Fourth International Conference on Information Technology: New Generations (ITNG 2007), 2007, Las Vegas. Proceedings of Fourth International Conference on Information Technology: New Generations. Los Alamitos, CA : IEEE Computer Society, 2007. p. 17-24.

28.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Hardware for Modular Exponentiation Using the Sliding-Window Method with Variable-Length Partitioning. In: 19th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD07), 2007, Gramado. Proceedings of and International Symposium on Computer Architecture High Performance Computing. Los Alamitos, CA : IEEE Computer Society, 2007. p. 117-124.

29.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . SoC-based Implementation for Modular Exponentiation Using Evolutionary Addition Chains. In: IEEE Congress of Evolutionary Computation (CEC 07), 2007, Cingapura. Proceedings of Congress of Evolutionary Computation. Los Alamitos, CA : IEEE Computer Society, 2007.

30.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Four Hardware Implementations for the M-ary Modular Exponentiation. In: International Confrence on Information Technology: New Generation, 2006, Las vegas. Proceedings of the fourth International Confrence on Information Technology: New Generation. Los Alamitos, CA : IEEE Computer Press, 2006. p. 210-215.

31.

NEDJAH, N. ; MOURELLE, Luiza de Macedo ; CARDOSO, Marco Paulo . A Compact Piplined Hardware Implementation of the AES-128 Cipher. In: International Conference Information Technology: New Generation, 2006, Las vegas. Proceedings of the fourth International Conference Information Technology: New Generation. Los Alamitos, CA : IEEE Computer Press, 2006. p. 216-221.

32.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Synthesis of Synchronous Finite State Machines. In: International Conference on Computer Engineering & Systems (ICCES'06), 2006, Cairo. Proceedings of International Conference on Computer Engineering & Systems. Los Alamitos, CA : IEEE Computer Society, 2006.

33.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Genetically Programmed Pattern Matching for Overlapping Patterns. In: International Conference on Computer Engineering & Systems (ICCES'06), 2006, Cairo. Proceedings of International Conference on Computer Engineering & Systems. Los Alamitos, CA : IEEE Computer Society, 2006.

34.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Two Alternative Hardware Implementations for the M-ary Modular Exponentiation Pre-Processing. In: International Conference on Computational Intelligence and Security (CIS 2006), 2006, Guangzhou. Proceedings of International Conference on Computational Intelligence and Security. Los Alamitos, CA : IEEE Computer Society, 2006. v. 2. p. 1283-1286.

35.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Resilient Substitution Boxes for Secure Cryptography Using Nash equilibrium. In: International Conference on Computational Intelligence and Security (CIS 2006), 2006, Guangzhou. Proceedings of International Conference on Computational Intelligence and Security. Los Alamitos, CA : IEEE Computer Society, 2006. v. 2. p. 1295-1298.

36.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Reconfigurable Hardware for Addition Chains Based Modular Exponentiation. In: International Symposium on Information Technology: Coding and Computing (ITCC 2005), 2005, Las Vegas. Proceedings of International Symposium on Information Technology: Coding and Computing. Los Alamitos, CA : IEEE Computer Society, 2005. v. 1. p. 603-607.

37.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Pareto-Optimal Hardware for Substitution Boxes. In: International Symposium on Information Technology: Coding and Computing (ITCC 2005), 2005, Las Vegas. Proceedings of International Symposium on Information Technology: Coding and Computing. Los Alamitos, CA : IEEE Computer Society, 2005. v. 1. p. 614-619.

38.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Massively Parallel Hardware Architecture for Genetic Algorithms. In: International Symposium on Digital Systems Design, 2005, Porto. Proceedings of DSD'05. Los Alamitos, CA : IEEE Computer Society, 2005.

39.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Cryptographic Hardware using the Codesign Methodology. In: IEEE International Conference on Information Technology: Coding and Computing (ITCC 2004), 2004, Las Vegas. Proceedings of the International Conference on Information Technology: Coding and Computing. Los Alamitos, CA : IEEE Computer Society Press, 2004. v. II. p. 508-512.

40.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Time Scheduling. In: IEEE International Conference on Information Technology: Coding and Computing (ITCC 2004), 2004, Las Vegas. Proceedings of the International Conference on Information Technology: Coding and Computing. Los Alamitos, CA : IEEE Computer Society Press, 2004. v. II. p. 357-361.

41.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Fast Reconfigurable Hardware for the M-Ary Modular Exponentiation. In: EUROMICRO Symposium on Digital System Design: Architectures, Methods and Tools (DSD 2004), 2004, Rennes. Proceedings of the EUROMICRO Symposium on Digital System Design: Architectures, Methods and Tools. Los Alamitos, CA : IEEE Computer Society Press, 2004. p. 516-523.

42.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Multi-Objective Evolutionary Hardware for RSA-Based Cryptosystems. In: IEEE International Conference on Information Technology (ITCC 2004), 2004, Las Vegas. Proceedings of the International Conference on Information Technology. Los Alamitos, CA : IEEE Computer Society Press, 2004. v. II. p. 503-507.

43.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Secure Evolutionary Hardware for Public-Key Cryptosystems. In: IEEE International Congress on Evolutionary Computation (CEC 2004), 2004, Portland. Proceedings of the International Congress on Evolutionary Computation. Los Alamitos, CA : IEEE Press, 2004. p. 2130-2137.

44.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Hardware for the M-ary Modular Exponentiation using Addition Chains Suitable for Smart Cards. In: First International Conference on Embedded Software and Systems, 2004, Hangzhou. Advances in Embedded Software nad Systems. Beijing : Science Press, 2004. p. 89-94.

45.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Reconfigurable Recursive and Efficient Hardware for Karatsuba-Ofman's Multiplication Algorithm. In: IEEE International Conference on Control Applications (CCA 2003), 2003, Istambul. Proceedings of the IEEE International Conference on Control Applications. Los Alamitos, CA : IEEE Press, 2003. v. 2. p. 1076-1081.

46.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . FPGA-Based Hardware Architecture for Neural Networks. In: 16th Symposium on Integrated Circuits and System Design (SBCCI 2003), 2003, São Paulo. Proceedings of the 16th Symposium on Integrated Circuits and System Design (SBCCI 2003). Los Alamitos, California : IEEE Computer Society Press, 2003. p. 111-116.

47.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Stochastic Reconfigurable Hardware for a Neural Network. In: Euromicro Symposium on Digital System Design: Architecture, Methods and Tools (DSD'03), 2003, Antalya. Proceedings of the Euromicro Symposium on Digital System Design: Architecture, Methods and Tools. Los Alamitos, CA : IEEE Computer Society Press, 2003. p. 438-442.

48.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Three Hardware Implementation for the Binary Modular Exponentiation. In: 15th Symposium on Computer Architecture and High-Performance Computing (SBAC-PAD 2003), 2003, São Paulo. Proceedings of the 15th Symposium on Computer Architecture and High-Performance Computing. Los Alamitos, CA : IEEE Computer Society Press, 2003. p. 246-253.

49.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Timetabling with Genetic Algorithms. In: 3rd WSEAS International Conference on Evolutionary Computations (EC'2002), 2002, Interlaken. Proceedings of the 3rd WSES International Conference on Evolutionary Computations. Atenas : WSEAS Press, 2002. p. 3521-3525.

50.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Simulation for the Montgomery Modular Multiplication Algorithm. In: 21st International Conference on Modelling, Identification and Control (MIC'2002), 2002, Innsbruck. Proceedings of the 21st nternational Conference on Modelling, Identification and Control. Atenas : WSEAS Press, 2002.

51.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Performance Estimation of a Codesign System. In: WSEAS Internationanl Conference on Electronics & Hardware Systems (IEHS'02), 2002, Cadiz. Proceedings of the WSEAS Internationanl Conference on Electronics & Hardware Systems (IEHS'02). New York : WSEAS Press, 2002. p. 1501-1506.

52.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable Hardware Implementation of Montgomery Modular Multiplication and Parallel Binary Exponentiation. In: EUROMICRO Symposium on Digital System Design (DSD'02), 2002, Dortmund. Proceedings of the EUROMICRO Symposium on Digital System Design (DSD'02). Los Alamitos, California : IEEE Computer Society Press, 2002. p. 226-233.

53.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Two Hardware Implementations for the Montgomery Modular Multiplication: Sequential versus Parallel. In: 15TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN (SBCCI'02), 2002, Porto Alegre. Proceedings of the 15th Symposium on Integrated Circuits and System Design. Los Alamitos, California : IEEE Computer Society Press, 2002. p. 3-8.

54.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Intelligent Pattern-Matching. In: 6th World Multiconference on Systemics, Cybernetics and Informatics (SCI'2002), 2002, Orlando, Flórida. Proceedings of the 6th World Multiconference on Systemics, Cybernetics and Informatics, 2002. v. V. p. 157-162.

55.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Systolic Hardware Implementation for the Montgomery Modular Multiplication. In: 6th International Multiconference on Circuit, Systems, Communication and Computers (CSCC'2002), 2002, Creta. Proceedings of the 6th International Multiconference on Circuit, Systems, Communication and Computers. Atenas : WSEAS Press, 2002.

56.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . How Many CLBs Does your Circuit Need to Be Implemented?. In: IEEE International Workshop on Rapid System Prototyping, 2001, Monterey. 12th International IEEE Workshop on Rapid System Prototyping. Los Alamitos : IEEE Computer Society Press, 2001. p. 174-179.

57.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Structural Functional Programming Language. In: The Fourth International Symposium on Language, Logic and Computation (SLLC'2001), 2001, Borjomi. Proceedings of the Fourth International Symposium on Language, Logic and Computation. Amsterdam, the Netherlands : Institute for Logic, Language and Computation (ILLC), 2001.

58.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Simulation Model for a Hardware Implementation of Modular Multiplication. In: World System Engineering Society/IEEE Conference on Simulation (SIM'2001), 2001, Knights Island. Proceedings of the World System and Engineering Academy and Society/IEEE Conference on Simulation. Malta : WSEAS Press, 2001. p. 1931-1936.

59.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Yet Another Implementation of Modular Multiplication. In: 13th Symposium on Computer Architecture and High-Performance Computing (SBAC-PAD'2001), 2001, Pirenópolis. Proceedings of the 13th Symposium on Computer Architecture and High-Performance Computing. Brasília : Sociedade Brasileira de Computação, 2001. p. 70-75.

60.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reduced Hardware Architecture for the Montgomery Modular Multiplication. In: 3rd WSES/IEEE International Symposium on Mathematical Methods and Computational Techniques in Electrical Engineering (MMACTEE'2001), 2001, Athens. Proceedings of the 3rd WSES/IEEE International Symposium on Mathematical Methods and Computational Techniques in Electrical Engineering, 2001.

61.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architecture for the Montgomery Modular Multiplication. In: 3rd WSEAS Symposium on Mathematical Methods and Computational Techniques in Electrical Engineering (MMACTEE'01), 2001, Atenas. Proceedings of the 3rd WSEAS Symposium on Mathematical Methods and Computational Techniques in Electrical Engineering. Atenas : WSEAS Press, 2001.

62.	MOURELLE, Luiza de Macedo ; NEDJAH, N. . Codesign System Modelling for Performance Analysis. In: 1st IEEE Latin American Test Workshop (LATW'2000), 2000, Rio de Janeiro. Proceedings of the 1st IEEE Latin American Test Workshop. Los Alamitos, CA : IEEE Computer Society Press, 2000. p. 235-242.

63.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Adaptive Pattern-Matching. In: 15th International Symposium on Computer and Information Systems (ISCIS'00), 2000, Istambul. Proceedings of 15th International Symposium on Computer and Information Systems. Ankara, Turquia : Akademi Yayincilik, 2000. p. 24-32.

64.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Area Estimation Based on VHDL Specification. In: 15th International Symposium of Computer and Information Systems (ISCIS'00), 2000, Istambul. Proceedings of 15th International Symposium of Computer and Information Systems. Ankara, Turquia : Akademi Yayincilik, 2000. p. 194-202.

65.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Lazy Pattern-Matching. In: 1st International Mediterranean Conference on Computer Technologies (MICCT'99), 1999, Tizi Ouzou. Proceedings of the 1st International Mediterranean Conference on Computer Technologies, 1999. p. 35-45.

66.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Selection Strategies of Matching Traversal Orders for Non-Strongly Sequential Systems. In: International Workshop of Logic and Functional Programming (WLFP'99), 1999, Grenoble. Proceedings of the International Workshop of Logic and Functional Programming, 1999. p. 73-83.

67.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Incremental Deterministic Pattern-Matching Automata. In: Argentinian Workshop on Theoretical Computer Science (WAIT'99), 1999, La Plata. Proceedings of the Argentinian Workshop on Theoretical Computer Science. Buenos Aires, Argentina : Sociedade Argentina de Informática e Investigación Operativa, 1999. p. 6-10.

68.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Partial Evaluation and Term Rewriting Systems. In: International Symposium on Computer and Information Sciences (ISCIS'99), 1999, Izmir. Proceedings of the International Symposium on Computer and Information Sciences, 1999. p. 23-30.

69.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Codesign System Performance Based on Memory Configurations. In: XII Symposium on Integrated Circuits and System Design (SBCCI'99), 1999, Natal. Proceedings of the XII Symposium on Integrated Circuits and System Design. Los Alamitos, CA : IEEE Computer Society Press, 1999. p. 36-41.

70.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Very Efficient Pattern-Matching for Overlapping Patterns. In: 5th Workshop on Logic, Languages, Information and Computation (WoLLIC'98), 1998, São Paulo. Proceedings of the 5th Workshop on Logic, Languages, Information and Computation, 1998. p. 149-156.

71.	NEDJAH, N. . Adaptive Traversal Orders in Pattern-Matching. In: International Workshop on the Implementation of Functional Languages (IFL'98), 1998, London. Proceedings of the International Workshop on the Implementation of Functional Languages, 1998. p. 371-380.

72.	NEDJAH, N. ; WALTER, Colin D ; ELDRIDGE, Stephen e . More Efficient Pattern-Matching. In: International Workshop on the Implementation of Functional Languages (IFL'97), 1997, Saint Andrews. Proceedings of the International Workshop on the Implementation of Functional Languages, 1997. p. 341-350.

Resumos expandidos publicados em anais de congressos

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Compact Iterative Hardware Simulation Model for Montgomery's Algorithm of Modular Multiplication. In: ACS/IEEE International Conference on Computer Systems and Applications (AICCSA 2003), 2003, Túnis. Proceedings of the ACS/IEEE International Conference on Computer Systems and Applications. Los Alamitos, CA : IEEE Press, 2003. p. 3-3.

NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Simulation Model Suitable for Recursive Computations: Karatsuba-Ofman's Multiplication Algorithm. In: ACS/IEEE International Conference on Computer Systems and Applications (AICCSA 2003), 2003, Túnis. Proceedings of the ACS/IEEE International Conference on Computer Systems and Applications. Los Alamitos, CA : IEEE Press, 2003. p. 4-4.

MOURELLE, Luiza de Macedo ; NEDJAH, N. . Codesign System Performance Based on the HardwareFunction and the Target Architecture Characteristics. In: 15th International Symposium on Computer and Information Sciences (ISCIS'00), 2000, Istambul. Proceedings of the Fifteenth International Symposium on Computer and Information Sciences. Ankara, Turquia : Akademi Yayincilik, 2000. p. 574-581.

Resumos publicados em anais de congressos

BAROSA, José Cândido Monteiro ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . Arquitetura de Hardware para Exponenciação Modular Utilizando o Método M-ário Adaptativo com Técnicas de Janelas Deslizantes de Tamanho Variável. In: 16a. Semana de Iniciação Cientifica da UERJ, 2007, Rio de Janeiro. Anais da 16a. Semana de Iniciação Cientifica da UERJ. Rio de Janeiro : Editora da UERJ, 2007. p. 177-177.

SILVA, Juliana da Conceição Cabral da ; MOURELLE, Luiza de Macedo ; NEDJAH, N. . Componentes Básicos de Hardware para Emulação do Comportamento Quântico. In: 16a. Semana de Iniciação Cientifica da UERJ, 2007, Rio de Janeiro. Anais da 16a. Semana de Iniciação Cientifica da UERJ. Rio de Janeiro : Editora da UERJ, 2007. p. 177-177.

GARCIA, Edgar ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Arquitetura de Hardware para Implementação do Sistema Criptográfico AES Visando Minimização da Área de Hardware. In: 16a. Semana de Iniciação Cientifica da UERJ, 2007, Rio de Janeiro. Anais da 16a. Semana de Iniciação Cientifica da UERJ. Rio de Janeiro : Editora da UERJ, 2007. p. 444-444.

4.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Very Efficient Pattern Matching. In: 5th Workshop of Logic, Languages, Information and Computation (WIoLLIC 98), 1998, Sâo Paulo. Logic Journal Of The Igpl, 1998. v. 6.

Artigos aceitos para publicação

1.	NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . Efficient Hardware Implementation of Ray Tracing based on an Embedded Software for Intersection Computation. Journal of Systems Architecture, 2011.

2.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . High-Throughput Cryptographic System Using Window-Based Modular Exponentiation for Secure Communications. Telecommunications Systems, 2011.

3.	NERY, A. S. ; NEDJAH, N. ; FRANCA, F. M. G. . An Efficient Parallel Architecture for Ray-Tracing. Analog Integrated Circuits and Signal Processing, 2011.

Apresentações de Trabalho

1.	SILVA, Marcus Vinicius Carvalho da ; NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary IP Assignment for Efficient NoC-based System Design using Multi-objective Optimization. 2009. (Apresentação de Trabalho/Congresso).

2.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Public-Key Cryptographic Circuits. 2008. (Apresentação de Trabalho/Congresso).

3.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Hardware for Modular Exponentiation using Sliding-Window Method with Variable-Length Partitioning. 2007. (Apresentação de Trabalho/Seminário).

4.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Hardware/Software Codesin vs. Hardware Implementation of the Modular Exponentiation using the Sliding-Window Method with Constant-Length Partitioning. 2007. (Apresentação de Trabalho/Congresso).

5.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Genetically Programmed Pattern Matching for Overlapping Patterns. 2006. (Apresentação de Trabalho/Congresso).

6.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Versatile Piplined Hardware Implementation for Encryption and Decryption using AES. 2006. (Apresentação de Trabalho/Congresso).

7.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Hardware Architecture for Genetic Algorithms. 2005. (Apresentação de Trabalho/Congresso).

8.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Pareto-optimal Hardware for Digital Circuits using SPEA. 2005. (Apresentação de Trabalho/Congresso).

9.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary RSA-based Cryptographic Hardware using the Co-design Methodology. 2004. (Apresentação de Trabalho/Congresso).

10.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . A Comparison of Two Circuit Representations for Evolutionary Digital Circuit Design. 2004. (Apresentação de Trabalho/Congresso).

11.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Efficient Pre-Processing for Large Window-Based Modular Exponentiation Using Genetic Algorithm. 2003. (Apresentação de Trabalho/Conferência ou palestra).

12.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . FPGA-based Hardware Architecture for Neural Networks. 2003. (Apresentação de Trabalho/Simpósio).

13.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Two Hardware Implementations for the Montgomery Modular Multiplication: Sequential versus Paralle. 2002. (Apresentação de Trabalho/Simpósio).

14.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Improving Space, Time and Termination in Term Rewriting-Based Programming. 2001. (Apresentação de Trabalho/Conferência ou palestra).

15.	MOURELLE, Luiza de Macedo ; NEDJAH, N. . Codesign System Performance Based on Memory Configurations. 1999. (Apresentação de Trabalho/Simpósio).

16.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Very Efficient Pattern-Matching for Overlapping Patterns. 1998. (Apresentação de Trabalho/Simpósio).

17.	NEDJAH, N. ; WALTER, Colin D ; ELDRIDGE, Stephen e . Optimal Left-to-Right Pattern Matching Automata. 1997. (Apresentação de Trabalho/Congresso).

Demais tipos de produção bibliográfica

1.	NEDJAH, N. ; BOUCHACHIA, A. ; MOURELLE, Luiza de Macedo . Dedicated Hardware for Neural and Fuzzy Systems - Editorial. Cingapura, 2011. (Prefácio, Pósfacio/Prefácio).

2.	NEDJAH, N. ; Coelho, L. S. ; MARIANI, V. C. ; MOURELLE, Luiza de Macedo . Innovative Computing Methods. Heidelberg, 2011. (Prefácio, Pósfacio/Prefácio).

3.	BOUCHACHIA, A. ; NEDJAH, N. . Adaptive incremental learning in neural networks - Editorial. Amesterdam, 2011. (Prefácio, Pósfacio/Prefácio).

4.	NEDJAH, N. ; BOUCHACHIA, A. ; MOURELLE, Luiza de Macedo . Evolutionary synthesis of network-on-chip-based systems - Editorial. Londres, 2010. (Prefácio, Pósfacio/Prefácio).

5.	NEDJAH, N. ; BOUCHACHIA, A. ; MOURELLE, Luiza de Macedo . Adaptive Evolutionary Computation - Editorial. Berlin, 2010. (Prefácio, Pósfacio/Prefácio).

6.	NEDJAH, N. ; Coelho, L. S. ; MOURELLE, Luiza de Macedo . Multi-Objective Swarm Intelligent Systems - Preface. Berlin, 2010. (Prefácio, Pósfacio/Prefácio).

7.	NEDJAH, N. ; MOURELLE, Luiza de Macedo ; FRANCA, F. M. G. ; KACPRZYK, J. ; SOUZA, Alberto Ferreira de . Intelligent Text Categorization and Clustering - Preface. Berlin, 2009. (Prefácio, Pósfacio/Prefácio).

8.	NEDJAH, N. ; MOURELLE, Luiza de Macedo ; KACPRZYK, J. . Innovative Applications in Data Mining - Preface. Berlin, 2009. (Prefácio, Pósfacio/Prefácio).

9.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Neural networks in intelligent systems design - Editorial. Amesterdam, 2009. (Prefácio, Pósfacio/Prefácio).

10.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Reconfigurable Hardware - Editorial. Cingapura, 2009. (Prefácio, Pósfacio/Prefácio).

11.	NEDJAH, N. ; Coelho, L. S. ; MOURELLE, Luiza de Macedo . Quantum Inspired Intelligent Systems - Preface. Heidelberg, Berlin, 2008. (Prefácio, Pósfacio/Prefácio).

12.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Embedded Cryptographic Hardware - Editorial. Amesterdam, 2007. (Prefácio, Pósfacio/Prefácio).

13.	NEDJAH, N. ; ALBA, Enrique ; MOURELLE, Luiza de Macedo . Parallel Evolutionary Computation - Preface. Berlin, 2007. (Prefácio, Pósfacio/Prefácio).

14.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Embedded Cryptographic Hardware - Editorial. Amesterdam, 2007. (Prefácio, Pósfacio/Prefácio).

15.	NEDJAH, N. ; ABRAHAM, Ajith ; MOURELLE, Luiza de Macedo . Hybrid Artificial Neural Networks - Editorial. Londres, 2007. (Prefácio, Pósfacio/Prefácio).

16.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Dedicated hardware architectures for intelligent systems. Amesterdam, 2007. (Prefácio, Pósfacio/Prefácio).

17.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Intelligent Educational Machines - Preface. Heildelberg, 2007. (Prefácio, Pósfacio/Prefácio).

18.	NEDJAH, N. ; ABRAHAM, Ajith ; MOURELLE, Luiza de Macedo . Computational Intelligence in Information Assurance and Security. Heidelberg, 2007. (Prefácio, Pósfacio/Prefácio).

19.	NEDJAH, N. ; Coelho, L. S. ; MOURELLE, Luiza de Macedo . Mobile Robots - Preface. Heidelberg, 2007. (Prefácio, Pósfacio/Prefácio).

20.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolvable Hardware - Editorial. Springer, Gaz, 2006. (Prefácio, Pósfacio/Prefácio).

21.	NEDJAH, N. ; ABRAHAM, Ajith ; MOURELLE, Luiza de Macedo . Genetic Programming - Preface. Berlin, 2006. (Prefácio, Pósfacio/Prefácio).

22.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Swarm Intelligence - Preface. Berlin, 2006. (Prefácio, Pósfacio/Prefácio).

23.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Particle Swarm Optimization - Preface. Hauppauge, NY, 2006. (Prefácio, Pósfacio/Prefácio).

24.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Cryptographic Systems - Preface. Hauppauge, NY, 2006. (Prefácio, Pósfacio/Prefácio).

25.	NEDJAH, N. ; ABRAHAM, Ajith ; MOURELLE, Luiza de Macedo . Knowledge Discovery Using Advanced Computational Intelligence Tools - Editorial. New Jersey, 2006. (Prefácio, Pósfacio/Prefácio).

26.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Cryptographic Systems - Preface. New York, 2006. (Prefácio, Pósfacio/Prefácio).

27.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Ant Colony and Multi-Agent Systems - Editorial. Slovenia, 2005. (Prefácio, Pósfacio/Prefácio).

28.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Multi-Objective Evolution - Editorial. Cingapura, 2005. (Prefácio, Pósfacio/Prefácio).

29.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Embedded Cryptographic Systems - Preface. Hauppauge, NY, 2005. (Prefácio, Pósfacio/Prefácio).

30.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolutionary Machine Designs - Preface. Haupauge, NY, 2005. (Prefácio, Pósfacio/Prefácio).

31.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Real-World Multi-Objective System Engineering - Preface. Hauppauge, NY, 2005. (Prefácio, Pósfacio/Prefácio).

32.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Evolvable Machines - Preface. Heidelberg, 2005. (Prefácio, Pósfacio/Prefácio).

33.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Fuzzy Systems Engineering - Preface. Heidelberg, 2005. (Prefácio, Pósfacio/Prefácio).

34.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Embedded Cryptographic Systems - Preface. Hauppauge, NY, 2004. (Prefácio, Pósfacio/Prefácio).

35.	NEDJAH, N. . Pattern-Matching Automata for Efficient Evaluation in Equational Programming 1997 (Tese de Doutorado).

36.	NEDJAH, N. . Evaluation des Performances de Compilateurs du Langage Pascal 1990 (Dissertação de Mestrado).

37.	NEDJAH, N. . Conception et Realisation d'un Interpreteur-Meteur au Point 1987 (Monografia de Final de Curso).

Bancas

Participação em bancas examinadoras

Dissertações

1.	Portugal, R.; Garcia, E. L. M.; NEDJAH, N.. Participação em banca de Pedro Carlos da Silva Lara. Paralelização Eficiente para o Algoritmo de Exponenciação Modular. 2011. Dissertação (Mestrado em Modelagem Computacional) - Laboratório Nacional de Computação Científica.

NEDJAH, N.; MOURELLE, Luiza de Macedo; FRANCA, F. M. G.; CRUZ, A. J. O.. Participação em banca de Rodrigo Martins da Silva. Implementação em hardware de redes neurais artificiais com topologia configurável. 2010. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro.

FRANCA, F. M. G.; NEDJAH, N.; MOURELLE, Luiza de Macedo; AMORIM, C.. Participação em banca de Alexandre Solon Nery. GridRT: Uma Arquitetura Paralela para Ray Tracing Utilizando Volumes Uniformes. 2010. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro.

C. R. E. Lima; LOPES, H. S.; NEDJAH, N.; J. M. Simão. Participação em banca de Leonardo Gomes Tavares. Um abordagem baseada em lógica reconfigurável por hardware para o problema de detecção de genes. 2010. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná.

Coelho, L. S.; G. V. Leandro; NEDJAH, N.. Participação em banca de Diego Luís da Andrade Bernert. Abordagens de controle utilizando otimização com inspiração quântica aplicadas a sistemas não-lineares. 2010. Dissertação (Mestrado em Engenharia de Produção e Sistemas) - Pontifícia Universidade Católica do Paraná.

NEDJAH, N.; MOURELLE, Luiza de Macedo; Araujo Filho, J. E.; Pereira, C.M.N.A.. Participação em banca de Sergio Oliveira Costa Junior. Modelagem automática de sistemas fuzzy do tipo Mamdani baseada em otimização por enxame de partículas. 2010. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro.

FRANCA, F. M. G.; AMORIM, C.; NEDJAH, N.; PILLA, M. L.. Participação em banca de Sheila de Oliveira. Sensibilidade do Mecanismo de Reuso de Traços aos Subconjuntos de Instruções. 2009. Dissertação (Mestrado em Programa de Engenharia de Sistemas e Computação da) - Universidade Federal do Rio de Janeiro.

NEDJAH, N.; MOURELLE, Luiza de Macedo; LOPES, H. S.; LIMA, P. M. V.. Participação em banca de Marcus Vinícius Carvalho da Silva. Alocação e Mapeamento de IPs para Redes embutidas Utilizando Algoritmos Evolucionários Multiobjetivos. 2009. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro.

9.	MOURELLE, Luiza de Macedo; NEDJAH, N.; FRANCA, F. M. G.; OCHI, L. S.. Participação em banca de Rubem Euzébio Ferreira. Implementação de Algoritmos Genéticos Paralelos em uma Arquitetura MPSoC. 2009. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro.

10.

NEDJAH, N.; MOURELLE, Luiza de Macedo; VELLASCO, Marley; Coelho, L. S.. Participação em banca de Marcos Paulo Mello Araujo. Síntese Evolucionária de Circuitos Seqüenciais Inspirada nos Princípios da Computação Quântica. 2008. Dissertação (Mestrado em Mestrado Em Engenaharia Eletrônica) - Universidade do Estado do Rio de Janeiro.

Teses de doutorado

FRANCA, F. M. G.; NEDJAH, N.; PETRAGLIA, A.; MESQUITA FILHO, A. C.; MOURELLE, Luiza de Macedo. Participação em banca de Ricardo de Freire Cassia. Uma Metodologia Automatizável para Conversão Síncrono-Assíncrono de Circuitos Digitais. 2007. Tese (Doutorado em PESC - Programa de Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro.

Qualificações de doutorado

1.	Ruggiero, W. V.; Tenca, A. F.; NEDJAH, N.; Baretto, P.. Participação em banca de João Carlos Néto. Uma Eficiente Arquitetura com Baixo Consumo de Energia para Criptografia de Chave Pública. 2010. Exame de qualificação (Doutorando em Engenharia de Sistemas e Computação) - Universidade de São Paulo.

2.	TAKAHASHI, R. H. C.; NEDJAH, N.; BRAGA, A. P.. Participação em banca de Talles Henrique de Medeiros. Otimização Multi-objetivo e Aprendizado de Máquina. 2007. Exame de qualificação (Doutorando em Engenharia Elétrica) - Universidade Federal de Minas Gerais.

3.	LINS, Marcos P Estellita; NEDJAH, N.. Participação em banca de Luiz Biondi Neto. Neuro-DEA - Nova Metodologia para Determinação da Eficiência Relativa de Unidades Tomadoras de Decisão. 1999. Exame de qualificação (Doutorando em Engenharia de Produção) - Universidade Federal do Rio de Janeiro.

Trabalhos de Conclusão de Curso de graduação

NEDJAH, N.; MOURELLE, Luiza de Macedo; GOLDFELD, Henrique. Participação em banca de Luneque Del Rio. Arquitetura de uma Unidade Aritmética em Ponto-Flutuante para Máquina Quântica. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro.

MOURELLE, Luiza de Macedo; NEDJAH, N.; ALMEIDA, N. N.. Participação em banca de Marcelo Borguezan. Tecnologias para Sistemas Reativos no Universo da Automação Industrial. 2009. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

VELLOSO, Maria Luiza Fernandes; NEDJAH, N.; CARNEIRO, T.. Participação em banca de Luiz Carahú da Cunha Neto. Classificação de Imagens através do Algoritmo GLCM. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro.

NEDJAH, N.; MOURELLE, Luiza de Macedo; CARNEIRO, T.. Participação em banca de Edgar José Garcia Neto Segundo. Arquitetura de Hardware para Implementação do Sistema Criptográfico AES visando Minimização de Área. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro.

5.	MOURELLE, Luiza de Macedo; NEDJAH, N.; GOLDFELD, Henrique. Participação em banca de Anderson Andrade da Silva. Implementação em Hardware do Algoritmo de Kasumi. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

6.	MOURELLE, Luiza de Macedo; NEDJAH, N.; BERNARDO FILHO, Orlando. Participação em banca de Gustavo Viana Avila. Análise de funções Hash. 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

MOURELLE, Luiza de Macedo; BERNARDO FILHO, Orlando; NEDJAH, N.. Participação em banca de Leandro Fontoa Cupertino. Arquiteturas de Hardware para Sistemas Criptográficos Baseados em Curvas Elipticas. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

NEDJAH, N.; Figueiredo da Silva, W.; MOURELLE, Luiza de Macedo; VELLOSO, Maria Luiza Fernandes. Participação em banca de Leonardo de Araujo Moraes. Contribuições para Modelagem, Simulação e Implementação de uma Máquina Quântica. 2007. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro.

NEDJAH, N.; MOURELLE, Luiza de Macedo; VELLOSO, Maria Luiza Fernandes. Participação em banca de Rodrigo Martins da Silva. Implementação em Hardware da Exponenciação Modular baseada no Método M-ário com Técnicas de Janelas Deslizantes. 2006. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro.

10.

NEDJAH, N.; MOURELLE, Luiza de Macedo; GOLDFELD, Henrique. Participação em banca de Jonas Galante. Modelagem e Simulação de um Processador baseado no Microcontrolador 8051 para Aplicação em Smart Cards. 2005. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

11.	BERNARDO FILHO, Orlando; MOURELLE, Luiza de Macedo; NEDJAH, N.. Participação em banca de Marcelo Nonates do Oliveira. Comércio Eletrônico. 2004. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

12.

NEDJAH, N.; MOURELLE, Luiza de Macedo; GOLDFELD, Henrique. Participação em banca de Sérgio Oliveira. Otimização da Exponenciação Modular através de Algoritmos Genéticos para Implementação em Criptografia. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

13.	MOURELLE, Luiza de Macedo; NEDJAH, N.; BERNARDO FILHO, Orlando. Participação em banca de Malba Spinelli Martins. UERJ Sem Muros On-Line. 2003. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

14.	MOURELLE, Luiza de Macedo; NEDJAH, N.; VALÉRIO, Jorge. Participação em banca de Victor Emerson Maciel Coelho. Tradutor de C para VHDL - C2VHDL. 2001. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro.

Participação em bancas de comissões julgadoras

Concurso público

1.	GREGORIO, R.; QUEIROZ, A. B.; CASTRO, M. C. S.; NEDJAH, N.; SILVA, G. P.. Comissão examinadora do concurso público de provas e títulos para professor assistente na área de Arquitetura de Computatdores e Sistemas Operacionais. 2010. Universidade Federal Rural do Rio de Janeiro.

2.	SILVA, C. B.; SANTOS, I. J. A. L.; Campos, M. L. R.; MOURELLE, Luiza de Macedo; LOPES, R. T.; NEDJAH, N.. Comissão examinadora de concurso público para assistente de pesquisa em Engenharia Eletrônica. 2010. Comissão Nacional de Energia Nuclear.

3.	BRANCO, L. M. C.; GREGORIO, R.; FRANCA, F. M. G.; NEDJAH, N.; PINTO, R. C. G.. Banca examinadora de concurso público para seleção de professor adjunto na área de Arquitetuta de Computadores e Sistemas Operacionais. 2009. Universidade Federal Rural do Rio de Janeiro.

4.	NEDJAH, N.; VELLOSO, Maria Luiza Fernandes. Banca examinadora de concurso público para seleção de professor adjunto na área de Computadores Digitais. 2001. Universidade do Estado do Rio de Janeiro.

Eventos

Participação em eventos

1.	The Twenty Third International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems (IEA-AIE 2010).Power-Aware Multi-objective Evolutionary Optimization for Application Mapping on NoC Platforms. 2010. (Congresso).

2.	The 10th International Conference on Artificial Intelligence and Soft Computing.Automatic Modeling of Fuzzy Systems Using Particle Swarm Optimization. 2010. (Congresso).

3.	IEEE Congress on Evolutionary Computation - CEC'09.Evolutionary IP Assignment for Efficient NoC-based System Design using Multi-objective Optimization. 2009. (Congresso).

4.	21st International Conference on Industrial, Engineering & Other Applications of Applied Intelligent Systems.Evolutionary Public-Key Cryptographic Circuits. 2008. (Congresso).

5.	10th Euromicro Conference on Digital System Design - DSD 2007.A Hardware/Software Codesign vs. Hardware Implementation of the Modular Exponentiation using the Sliding-Window Method with Constant-Length Partitioning. 2007. (Congresso).

6.	19th International Symposium on Computer Architecture and High Performance Computing.Efficient Hardware for Modular Exponentiation using Sliding-Window Method with Variable-Length Partitioning. 2007. (Congresso).

7.	7th International Meeting on High Performance Computing for Computational Science.A Versatile Piplined Hardware Implementation for Encryption and Decryption using AES. 2006. (Congresso).

8.	International Conference on Computer Engineering & Systems.Genetically Programmed Pattern Matching for Overlapping Patterns. 2006. (Congresso).

9.	Workshop on Computational Grids and Clusters: Models, Middlewares, Testbeds and Architectures. 2006. (Oficina).

10.	International Workshop on High-Performance Data Management in Grid Environments. 2006. (Oficina).

11.	18th International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems.Pareto-optimal Hardware for Digital Circuits using SPEA. 2005. (Congresso).

12.	18th International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems.Hardware Architecture for Genetic Algorithms. 2005. (Congresso).

13.	17th International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems.A Comparison of Two Circuit Representations for Evolutionary Digital Circuit Design. 2004. (Congresso).

14.	17th International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems.Evolutionary RSA-based Cryptographic Hardware using the Co-design Methodology. 2004. (Congresso).

15.	6th International Conference on Industrial & Engineering Applications of Artificial Intelligence & Expert Systems.Efficient Pre-processing for Large Window-based Modular Exponentiation using Genetic Algorithms. 2003. (Congresso).

16.	16th Symposium on Integrated Circuits and System Design.FPGA-based Hardware Architecture for Neural Networks. 2003. (Simpósio).

17.	15th Symposium on Integrated Circuits and System Design.Two Hardware Implementations for Montgomery Modular Multiplication: Sequential vs. Parallel. 2002. (Simpósio).

18.	14th International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems.Improving Space, Time and Termination in Rewriting-based Programming. 2001. (Congresso).

19.	Workshop em VHDL e FPGAs em ambiente Xilinx. 2001. (Oficina).

20.	12th Symposium on Integrated Circuits and Systems.Codesign System Performance Based on Memory Configurations. 1999. (Simpósio).

21.	5th Workshop on Logic, Languages, Information and Computation.Very Efficient Pattern Matching for Overlapping Patterns. 1998. (Oficina).

22.	6th International Conference on Algebraic and Logic Programming.Optimal Left-to-right Pattern Matching Automata. 1997. (Congresso).

Organização de eventos

1.	CHOUNTAS, P. ; MEGSON, G. ; KACPRZYK, J. ; NEDJAH, N. ; PEDRYCZ, W. . IEEE International Conference on Intelligent Systems - IS'2010. 2010. (Congresso).

2.	BOUCHACHIA, A. ; NEDJAH, N. ; PEDRYCZ, W. ; MOURELLE, Luiza de Macedo . 2009 International Conference on Adaptive and Intelligent Systems - ICAIS'09. 2009. (Congresso).

3.	NEDJAH, N. . 8th International Conference on Evolvable Systems: From Biology to Hardware - Membro do Comitê de Programa. 2008. (Congresso).

4.	NEDJAH, N. ; MOURELLE, Luiza de Macedo ; KACPRZYK, J. ; ABRAHAM, Ajith . 7th International Conference on Intelligent Systems Design and Applications. 2007. (Congresso).

5.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Track on Embedded Cryptographic Systems, International Conference on Information Technology: New Generation (ITNG 2007). 2007. (Congresso).

6.	NEDJAH, N. . 5th Atlantic Web Intelligence Conference - Membro do Comitê de Programa. 2007. (Congresso).

7.	NEDJAH, N. . 4th International Conference on Information Technology: new Generation - Membro do Comitê de Programa. 2007. (Outro).

8.	NEDJAH, N. . 7th International Conference on Intelligent Systems Design and Application - Membro do Comitê do Programa. 2007. (Congresso).

9.	NEDJAH, N. . 7th International Conference on Hybrid Intelligent Systems - Membro do Comitê do Programa. 2007. (Congresso).

10.	NEDJAH, N. . 9th International Work-Conference on Artificial and Natural Neural Networks - Membro do Comitê de Programa. 2007. (Congresso).

11.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Track on Embedded Cryptographic Systems, International Conference on Information Technology: New Generation (ITNG 2006). 2006. (Congresso).

12.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Special Session on Hardware Architectures of Neural, Fuzzy and Genetic Systems, Congress on Evolutionary Computation (CEC2006). 2006. (Congresso).

13.	NEDJAH, N. . 3th International Conference on Information Technology: new Generation - Membro do Comitê de Programa. 2006. (Congresso).

14.	NEDJAH, N. . International Conference on Computer Engineering & Systems - Membro do Comitê de Programa. 2006. (Congresso).

15.	NEDJAH, N. . 6th International Conference on Intelligent Systems Design and Applications - Membro do Comitê de Programa. 2006. (Congresso).

16.	NEDJAH, N. . 6th International Conference on Hybrid Intelligent Systems - Membro do Comitê de Programa. 2006. (Congresso).

17.	NEDJAH, N. . 11th Online World Conference on Soft Computing in Industrial Applications. 2006. (Congresso).

18.	VELLASCO, Marley ; NEDJAH, N. ; MOURELLE, Luiza de Macedo ; ABRAHAM, Ajith ; KOPPEN, Mario . 5th International Conference on Hybrid Intelligent Systems. 2005. (Congresso).

19.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Track on Embedded Cryptographic Systems, International Conference on Information Technology: New Generation (ITNG 2005). 2005. (Congresso).

20.	NEDJAH, N. . 2005 IEEE Congress on Evolutionary Computation - Membro do Comitê de Programa. 2005. (Congresso).

21.	NEDJAH, N. . International Conference on Information Technology: Computing and Coding - Membro do Comitê de Programa. 2005. (Congresso).

22.	NEDJAH, N. . 5th International Conference on Hybrid Intelligent Systems - Membro do Comitê do Programa. 2005. (Congresso).

23.	NEDJAH, N. . 8th International Work-Conference on Artificial and Natural Neural Networks - Membro do Comitê de Programa. 2005. (Congresso).

24.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . International Workshop on Evolvable Hardware, International Conference on Computational Science (ICCS 2004). 2004. (Congresso).

25.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Special Session on Ant Colony and Multi-Agent Systems, International Conference on Neural Information Processing (ICONIP 2004). 2004. (Congresso).

26.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Track on Embedded Cryptographic Hardware, International Conference on Information Technology (ITCC 2004). 2004. (Congresso).

27.	NEDJAH, N. . International Conference on Information Technology: Computing and Coding - Membro do Comitê de Programa. 2004. (Congresso).

28.	NEDJAH, N. . 4th International Conference on Hybrid Intelligent Systems - Membro do Comitê do Programa. 2004. (Congresso).

29.	NEDJAH, N. . 9th Online World Conference on Soft Computing in Industrial Applications - Membro do Comitê de Programa. 2004. (Congresso).

30.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . Special Session: Hardware Implementation of Arficial Neural Networks, 7th International Work Conference on Artificial and Natural Neural Networks (IWANN 2003). 2003. (Congresso).

31.	NEDJAH, N. . 7th International Work-Conference on Artificial and Natural Neural Networks - Membro do Comitê de Programa. 2003. (Congresso).

32.	NEDJAH, N. ; MOURELLE, Luiza de Macedo . WSEAS International Conference on Computer Network (ICCON 2002), Information Security (ICIS 2002), Hardware/Software Codesign (ICHSC 2002), E-Commerce (ICEC 2002). 2002. (Congresso).

33.	MOURELLE, Luiza de Macedo ; NEDJAH, N. . WSEAS International Conference on Hardware/Software Codesign. 2002. (Congresso).

Orientações

Orientações em andamento

Dissertação de mestrado

1.	Heloísa Diná Bezerra. Hardware Reconfigurável para Geração de Musica Harmonizada Utilizando Automata Celulares. Início: 2011. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro. (Orientador).

2.	Fábio Gonçalves Pessanha. Arquitetura baseada em chaves crossbar com memória compartilhada e suporte à multithreading. Início: 2011. Dissertação (Mestrado em Mestrado Em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro. (Co-orientador).

3.	Sérgio de Souza Raposo. Processador para Emulação das Operações Quânticas. Início: 2010. Dissertação (Mestrado em Mestrado Em Engenaharia Eletrônica) - Universidade do Estado do Rio de Janeiro, Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro. (Orientador).

4.	Marcos Santana Farias. Hardware Reconfigurável para Identificação de Radionuclídeos Utilizando Lógica Fuzzy. Início: 2010. Dissertação (Mestrado em Mestrado Em Engenaharia Eletrônica) - Universidade do Estado do Rio de Janeiro. (Orientador).

Edgar Jose Garcia Neto Segundo. Projeto e Implementação de um Hardware Reconfigurável para Alinhamento de Seqüências Genéticas Visando Melhoria de Desempenho das Aplicações de Bioinformática. Início: 2010. Dissertação (Mestrado em Mestrado Em Engenaharia Eletrônica) - Universidade do Estado do Rio de Janeiro. (Orientador).

Tese de doutorado

Alexandre Solon Nery. Reuso de execuções em SoC's e arquiteturas reconfiguráveis para processamento multimedia. Início: 2010. Tese (Doutorado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Co-orientador).

Trabalho de conclusão de curso de graduação

1.	Edgard Eugênio Fernandes Carrara. Implementação e comparação projetos de somadores de alto desempenho. Início: 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. (Orientador).

2.	João Alberto de França Ferreira. Implementação de um controlador fuzzy em FPGA. Início: 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. (Orientador).

3.	Tarso Mesquita Machado. Implementação do Algoritmo Backpropagation em Redes Neurais Artificiais Utilizabdo Circuitos Analógicos. Início: 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. (Orientador).

4.	Márcio Pereira. Modelagem e simulação de exponenciação modular paralela utilzando VHDL. Início: 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. (Orientador).

5.	Isaac Marciano Pereira da Silva. Automatização do Processo de Avaliação da Pós-Graduação baseado nos Critérios da CAPES. Início: 2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. (Orientador).

6.	Gabriel Angelo Liberati. Evolução Inspirada em Computação Quântica. Início: 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. (Orientador).

7.	Fernanda Tito Sampaio de Andrade. Evolução Inspirada em Computação Quântica. Início: 2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. (Orientador).

Iniciação científica

1.	Glauciliene Vieira. Implementação do Algoritmo de PSO em Hardware. Início: 2011. Iniciação científica (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador).

Supervisões e orientações concluídas

Dissertação de mestrado

Luneque Del Rio de Souza e Silva Jr.. Roteamento em Redes Embutidas Utilizando Algoritmo de Otimização por Colônia de Formigas. 2011. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Nadia Nedjah.

Rodrigo Martins da Silva. Projeto de uma arquitetura de hardware microprogramada para Redes Neurais MLP de topologia configurável. 2010. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

3.	Sergio Oliveira Costa Junior. Modelagem automática de sistemas fuzzy do tipo Mamdani baseada em otimização por enxame de partículas. 2010. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, . Orientador: Nadia Nedjah.

4.	Alexandre Solon Nery. GridRT: Arquitetura Paralele para Ray Tracing Utilizando Volumes Unifores. 2010. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Co-Orientador: Nadia Nedjah.

5.	Rubem E. Ferreira. Desenvolvimento de uma Arquitetura MPSoC para Implementação de Aplicações Distribuídas. 2009. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, . Co-Orientador: Nadia Nedjah.

Marcus Vinícius Carvalho da Silva. Mapeamento e Alocação de IPs para Redes Embutidas utilizando Algoritmos Evolucionários Multiobjetivos. 2009. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

7.	Marcos Paulo Mello Araujo. Síntese Evolucionária de Circuitos Seqüenciais Inspirada nos Princípios da Computação Quântica. 2008. Dissertação (Mestrado em Engenharia Eletrônica) - Universidade do Estado do Rio de Janeiro, . Orientador: Nadia Nedjah.

Trabalho de conclusão de curso de graduação

1.	Allan Pinheiro Acosta. Implementação analógica de redes neurais. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

Rafael Mathias de Mendonça. Modelagem, simulação e implementação de um enxame de robôs com organização de fila utilzando comunicação infra-vermelho. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

3.	Bruna Bittencourt da Costa Brito. Proposta e Implementação dos Circuitos das Portas Básicas para a Lógica Quaternária. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

4.	Leandro Rodrigues Guimarães. Implementação de uma propriedade intelectual do UART CMOS HD-6402. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

5.	Raphael de Souza Carneiro. Sistemas Fuzzy para Controle de Qualidade e Confiabilidade. 2010. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

Luneque Del Rio. Arquitetura de uma Unidade Aritmética em Ponto-Flutuante para Máquina Quântica. 2009. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

7.	Marcelo Borguezan. Tecnologias para Sistemas Reativos no Universo da Automação Industrial. 2009. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

8.	Anderson Andrade da Silva. Implementação em Hardware do Algoritmo de Kasumi. 2008. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

9.	Gustavo Viana Avila. Análise de funções Hash. 2008. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

10.

Edgar José Garcia Neto Segundo. Arquitetura de Hardware para Implementação do Sistema Criptográfico AES visando Minimização da Área de Hardware. 2008. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

11.

Leonardo de Araujo Moraes. Contribuições para Modelagem, Simulação e Implementação de uma Máquina Quântica. 2007. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

12.

Rodrigo Martins da Silva. Implementação em Hardware da Exponenciação Modular baseada no Método M-ário com Técnicas de Janelas Deslizantes. 2006. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

13.	Leandro Fontoa Cupertino. Arquiteturas de Hardware para Sistemas Criptográficos Baseados em Curvas Elipticas. 2006. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

14.	Jonas Galante. Modelagem e Simulação de um Processador baseado no Microcontrolador 8051 para Aplicação em Smart Cards. 2005. 114 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

15.	Sérgio Oliveira Costa Júnior. Otimização da Exponenciação Modular através de Algoritmos Genéticos para Implementação em Criptografia. 2003. 95 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

16.	Victor Emerson Maciel Coelho. Tradutor de C para VHDL. 2001. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

17.	Felipe Walcarenghi. Tradutor de C para VHDL. 2001. 0 f. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

Iniciação Científica

João Alberto da França Ferreira. Implementação dos Circuitos das Portas Básicas para a Lógica Quaternária. 2011. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Fundação Carlos Chagas Filho de Amparo à Pesq. do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

Allan Pinheiro Acosta. Modelagem e simulação de redes neurais artificias utilzando circuitos analógicos. 2011. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

Fabio Jardim Fernandes de Oliveira. Arquitetura Paralela para Exponenciação Modular Baseada no Método M-ário. 2010. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

4.	Fabio Pereira da Silva. Simulação dos Circuitos das Portas Básicas para a Lógica Quaternária. 2010. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

5.	Fernanda Tito Sampaio de Andrarde. Algoritmo Evolucionário Inspirado em Computação Quântica para o Problema do Caixeiro Viajante. 2009. Iniciação Científica. (Graduando em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

Diogo de Souza Magalhaes. Algoritmo Evolucionário Inspirado em Computação Quântica para Otimização Combinatorial. 2009. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

Sarina Lustosa. Algoritmo Evolucionário Inspirado em Computação Quântica para Otimização Combinatorial. 2008. Iniciação Científica. (Graduando em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

Edgar Garcia. Arquitetura de Hardware para Implementação do Sistema Criptográfico AES visando Minimização da Área. 2006. 0 f. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

José Cândido Monteiro Barosa. Arquiteturas de Hardware para Exponenciaçào Modular Utlizando o Método M-ário Adaptativo Com Técnicas de Janelas Deslizantes de Tamanho Variável. 2006. 0 f. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

10.

Juliana da Conceição Cabral da Silva. Componentes Básicos de Hardware para Emulação do Comportamento Quântico. 2006. 0 f. Iniciação Científica. (Graduando em Engenharia Eletrônica e de Telecomunicações) - Universidade do Estado do Rio de Janeiro, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Nadia Nedjah.

11.	Diego Santos. Implementação sequencial do cifrador AES - Advanced Encryption Standard. 2005. 0 f. Iniciação Científica. (Graduando em Engenharia de Sistemas e Computação) - Universidade do Estado do Rio de Janeiro. Orientador: Nadia Nedjah.

Página gerada pelo Sistema Currículo Lattes em 10/02/2012 às 22:57:00