Pedro Henrique de Mello Morado Penna

  • Endereço para acessar este CV: http://lattes.cnpq.br/7797165606504685
  • Última atualização do currículo em 12/08/2018


Doutorando em Informática em regime de co-tutela pela Universidade de Grenoble Alpes (UGA) e Pontifícia Universidade Católica de Minas Gerais (PUC Minas). Mestre em Ciência da Computação pela Universidade Federal de Santa Catarina (UFSC) em 2016. Recebeu o título de Bacharel em Ciência da Computação pela Pontifícia Universidade Católica de Minas Gerais (PUC Minas) em 2015, com as condecorações de Láurea Acadêmica (PUC Minas) e Aluno Destaque da Sociedade Brasileira de Computação (SBC), por sua excelência em atividades acadêmicas e de pesquisa. Possui experiência na área de Ciência da Computação, com ênfase em Sistemas Operacionais, Arquitetura de Computadores e Computação de Alto Desempenho. (Texto informado pelo autor)


Identificação


Nome
Pedro Henrique de Mello Morado Penna
Nome em citações bibliográficas
PENNA, P. H. M. M.;PENNA, PEDRO H.;PENNA, PEDRO HENRIQUE;PENNA, PEDRO HENRIQUE DE MELLO MORADO

Endereço


Endereço Profissional
Pontifícia Universidade Católica de Minas Gerais.
Rua Walter Ianni
São Gabriel
31980110 - Belo Horizonte, MG - Brasil
Telefone: (31) 33194444


Formação acadêmica/titulação


2017
Doutorado em andamento em Programa de Pós-Graduação em Informática.
Pontificia Universidade Catolica de Minas Gerais, PUC%20MINAS, Brasil.
com período co-tutela em Université Grenoble Alpes (Orientador: Jean-François Méhaut).
Orientador: Henrique Cota de Freitas.
Bolsista do(a): Laboratoire d'Informatique de Grenoble, LIG, França.
2016 - 2017
Mestrado em Ciências da Computação.
Universidade Federal de Santa Catarina, UFSC, Brasil.
com período sanduíche em Institut National de Recherche en Informatique et en Automatique (Orientador: Jean-François Méhaut).
Título: BinLPT: A Workload-Aware Parallel Loop Scheduler for Large Scale Multicore Platforms,Ano de Obtenção: 2017.
Orientador: Márcio Bastos Castro.
Coorientador: Patricia Della Méa Plentz.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
2010 - 2015
Graduação em Ciência da Computação.
Pontifícia Universidade Católica de Minas Gerais, PUC Minas, Brasil.
com período sanduíche em Université Grenoble Alpes (Orientador: Vania Marangozova-Martin).
Título: The Nanvix Instructional Operating System.
Orientador: Henrique Cota de Freitas.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.




Atuação Profissional



Universidade Federal de Santa Catarina, UFSC, Brasil.
Vínculo institucional

2016 - 2017
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador (Mestrado), Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Bolsista CAPES.

Vínculo institucional

2016 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Estagiário em Docência, Carga horária: 10

Atividades

2/2016 - 8/2017
Pesquisa e desenvolvimento , Departamento de Informática e Estatística, .

08/2016 - 12/2016
Ensino, Sistema de Informação, Nível: Graduação

Disciplinas ministradas
Sistemas Operacionais

Pontifícia Universidade Católica de Minas Gerais, PUC Minas, Brasil.
Vínculo institucional

2015 - 2015
Vínculo: Voluntário, Enquadramento Funcional: Monitor de Disciplina, Carga horária: 10

Vínculo institucional

2014 - 2015
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador (Iniciação Científica), Carga horária: 20, Regime: Dedicação exclusiva.
Outras informações
Bolsista CNPq.

Vínculo institucional

2013 - 2013
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador (Iniciação Científica), Carga horária: 20, Regime: Dedicação exclusiva.
Outras informações
Bolsista FIP PUC Minas..

Vínculo institucional

2010 - 2011
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador (Iniciação Científica), Carga horária: 20, Regime: Dedicação exclusiva.
Outras informações
Bolsista FAPEMIG.

Atividades

2/2015 - 12/2015
Ensino, Ciência da Computação, Nível: Graduação

Disciplinas ministradas
Sistemas Operacionais
05/2010 - 12/2015
Pesquisa e desenvolvimento , Departamento de Ciência da Computação - ICEI/PUC Minas, .


Institut National de Recherche en Informatique et en Automatique, INRIA, França.
Vínculo institucional

2017 - 2017
Vínculo: Estágio, Enquadramento Funcional: Pesquisador, Carga horária: 40

Vínculo institucional

2012 - 2012
Vínculo: Estágio, Enquadramento Funcional: Pesquisador, Carga horária: 40

Atividades

01/2017 - 04/2017
Estágios , LIG, .

Estágio realizado
Estágio em Pesquisa.
02/2012 - 09/2012
Estágios , LIG, .

Estágio realizado
Estágio em Pesquisa.


Linhas de pesquisa


1.
Sistemas Operacionais

Objetivo: Propor, projetar e avaliar sistemas operacionais para arquiteturas manycore. Estudo de estratégias inteligentes para o mapeamento e escalonamento de threads e para o balanceamento de carga de trabalho entre os núcleos..
Palavras-chave: Sistemas Adaptativos; Sistemas Distribuídos.
2.
Arquiteturas Paralelas

Objetivo: Propor e avaliar arquiteturas paralelas considerando desempenho, escalabilidade e baixo consumo de energia, através de técnicas de modelagem analítica e simulação. Estudo de soluções para interconexão de núcleos e sistemas de memória cache escaláveis..
Palavras-chave: Arquiteturas NUMA; Arquiteturas Superescalares; Arquiteturas Manycore.
3.
Computação de Alto Desempenho

Objetivo: Aplicar técnicas programação paralela e distribuída no projeto de soluções computacionais eficientes e escaláveis..
Palavras-chave: Modelos de programação paralela e distribuída; Técnicas de programação paralela e distribuída.


Projetos de pesquisa


2017 - Atual
Eficiência Energética e Alto Desempenho de Aplicações Paralelas e Arquiteturas Many-Core Não Convencionais

Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 21/07/2018.
Descrição: Descrição: Com o surgimento de novas demandas de processamento, inclusive com grande volume de dados, as arquiteturas de processadores têm evoluído para o aumento gradual da quantidade de núcleos. Nesse sentido, há projetos de arquiteturas não convencionais many-core de baixo consumo energético e destinados a contextos específicos, mas que podem ser devidamente exploradas para alto desempenho. O problema é como alcançar eficiência energética e desempenho em arquiteturas não convencionais e aplicações paralelas. Nesse projeto, o objetivo é trabalhar não só no projeto de arquiteturas many-core de processadores, mas também no desenvolvimento de aplicações paralelas para a correta exploração de recursos e viabilização das arquiteturas não convencionais para alto desempenho e baixo consumo energético..
Situação: Em andamento; Natureza: Pesquisa.
2016 - Atual
Design of Reconfigurable Hardware to Accelerate Deep Learning Algorithms

Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 14/04/2017.
Descrição: The main contribution is the proposal of Deep Learning algorithms (e.g. neural networks) for a reconfigurable heterogeneous platform, such as the multi-chip package (Broadwell + Arria 10 + software), which can fulfill the demand for high performance applied to Bioinformatics field. As a benefit to the community, we will publicly provide a set of algorithms for reconfigurable hardware in order to accelerate Big Data processing. Thus, this set of algorithms might be used to other different contexts, such as oil and gas, social media and weather forecast..
Situação: Em andamento; Natureza: Pesquisa.
2016 - Atual
EnegySFE: Energy-aware Scheduling and Fault Tolerance Techniques for the Exascale Era

Projeto certificado pelo(a) coordenador(a) Márcio Bastos Castro em 24/04/2017.
Descrição: The EnergySFE research project aims at proposing fast and scalable energy-aware scheduling and fault tolerance techniques and algorithms for large-scale highly parallel architectures. The main skills of different international partners will be of great significance to the success of the project: LAPESD and ECL from UFSC (Brazil), CORSE from LIG/CNRS (France), GPPD and LSE from UFRGS (Brazil), and SAPyC from ESPE (Ecuador). The project will be carried out following a methodology that combines theoretical and practical aspects. The techniques and algorithms developed during the project will be applied to real-world scientific applications. The energy and performance improvements obtained from the techniques and algorithms proposed will be evaluated by executing the applications on highly parallel architectures composed of tens or thousands of cores. Overall, the main goals of EnergySFE are the following: - Establish a perennial collaboration between UFSC,CNRS,UFRGS and ESPE as well as to promote knowledge transfer between these institutions; - Study the impact of current scheduling and fault tolerance techniques on the performance and energy consumption of scientific applications; - Propose new energy-aware scheduling algorithms adapted to highly parallel architectures; - Propose new energy-aware fault tolerance approaches adapted to highly parallel architectures; - Apply the proposed scheduling and fault tolerance approaches to real-world scientific applications and carry out experiments on highly parallel architectures composed of tens or thousands of cores; - Disseminate the results in high quality peer-reviewed international journals and conferences on the HPC domain..
Situação: Em andamento; Natureza: Pesquisa.
2014 - 2017
Projeto de uma Arquitetura de Rede-em-Chip Visando Alto Tráfego de Acesso às Memórias Cache Compartilhadas

Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 14/04/2017.
Descrição: Projeto CNPq Universal. Os impactos decorrentes do alto tráfego devem ser reduzidos para manter a escalabilidade e alto desempenho do processador many-core. Portanto, o objetivo deste projeto de pesquisa é propor uma arquitetura de NoC capaz de manter a escalabilidade de aplicações que dependem de muito acesso à memória..
Situação: Concluído; Natureza: Pesquisa.
2014 - 2017
Exascale Computing - Scheduling and Energy (ExaSE)

Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 28/02/2014.
Descrição: The main scientific context of this project is high performance computing on Exascale systems: large-scale machines with billions of processing cores and complex hierarchical structures. This project intends to explore the relationship between scheduling algorithms and techniques and the energy constraints present on such exascale systems. - Cooperation Project - PUC Minas, UFRGS, and INRIA -- Coordinator (INRIA): Jean-Marc Vincent (Mescal) -- Coordinator (FAPERGS): Nicolas Bruno Maillard (UFRGS) -- Coordinator (FAPEMIG): Henrique Cota de Freitas (PUC Minas)..
Situação: Concluído; Natureza: Pesquisa.
2014 - 2015
Balanceamento de carga em aplicações paralelas visando alto desempenho e baixo consumo de energia em Redes-em-Chip

Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 11/03/2015.
Descrição: O objetivo deste projeto está na proposta, desenvolvimento e avaliação de uma técnica de balanceamento de cargas de trabalho com foco em roteadores de redes-em-chip capaz de reduzir as altas latências em comunicações coletivas..
Situação: Concluído; Natureza: Pesquisa.
2013 - 2014
Avaliação de Estratégias de Mapeamento de Processos em Arquiteturas Many-Core Suportadas
Descrição: O objetivo geral desta pesquisa está na avaliação de estratégias de mapeamento de processos com foco em afinidade baseada em rede-em-chip para aumento de desempenho e eficiência de aplicações em arquiteturas many-core..
Situação: Concluído; Natureza: Pesquisa.
2010 - 2012
Redes Reguladoras de Genes com Topologia Livre de Escala utilizando Processamento Paralelo com Recursos Heterogêneos
Descrição: Descrição: Instituição do coordenador do projeto: Universidade Federal de Viçosa (UFV). Edital Universal da FAPEMIG 01/2010. Este projeto irá avaliar algoritmos paralelos para um problema de bioinformática. O problema abordado será o cálculo do período das redes reguladoras de genes com topologia livre de escala. O estudo das redes reguladoras tem aplicações na compreensão de sistemas biológicos como os processos de evolução e divisão celula, fabricação de medicamentos, estudo de cancer, dentre outras. Três plataformas de baixo custo serão avaliadas: processador multicore, multicore+GPU, multicore+FPGA..
Situação: Concluído; Natureza: Pesquisa.


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Operacionais.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Arquitetura de Computadores.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Computação de Alto Desempenho.


Idiomas


Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente.
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Prêmios e títulos


2017
Bolsa de Doutorado, Laboratoire d'Informatique de Grenoble (LIG).
2017
Menção honrosa na Maratona de Programação Paralela WSCAD 2017, Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2017
Segundo Melhor Artigo no Simpósio Brasileiro em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC), Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2016
Bolsa de Mestrado, coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES).
2016
Melhor Trabalho de Conclusão de Curso, Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2015
Segundo Lugar na Maratona de Programação Paralela WSCAD 2015, Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2015
Aluno Destaque da Sociedade Brasileira de Computação, Sociedade Brasileira de Computação (SBC).
2015
Láurea Acadêmica no Curso de Ciência da Computação, Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2014
Primeiro Lugar na Maratona de Programação Paralela WSCAD 14, Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2014
Destaque Acadêmico do Curso (2/2014), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2014
Menção Honrosa no XXII Seminários de Iniciação Científica (Ciências Exatas), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2013
Destaque Acadêmico do Curso (2/2013), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2013
Segundo Lugar na Maratona de Programação Paralela WSCAD 2013, Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2012
Destaque Acadêmico do Curso (1/2012), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2012
Bolsa de Mobilidade Acadêmica, Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq).
2011
Segundo Melhor Artigo no Workshop de Iniciação Científica (WSCAD-WIC), Comissão de Arquitetura de Computadores e Processamento de Alto Desempenho da SBC.
2011
Destaque Acadêmico do Curso (1/2011), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).
2010
Destaque Acadêmico do Curso (2/2010), Pontifícia Universidade Católica de Minas Gerais (PUC Minas).


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
PENNA, P. H. M. M.;PENNA, PEDRO H.;PENNA, PEDRO HENRIQUE;PENNA, PEDRO HENRIQUE DE MELLO MORADO2017PENNA, P. H. M. M.; CASTRO, MÁRCIO ; FREITAS, H. C. ; BROQUEDIS, FRANÇOIS ; MÉHAUT, JEAN-FRANÇOIS . Design methodology for workload-aware loop scheduling strategies based on genetic algorithm and simulation. CONCURRENCY AND COMPUTATION-PRACTICE & EXPERIENCE, v. 29, p. e3933, 2017.

2.
PENNA, PEDRO H.2017PENNA, PEDRO H.; INACIO, EDUARDO C. ; CASTRO, MÁRCIO ; PLENTZ, PATRÍCIA ; FREITAS, HENRIQUE C. ; BROQUEDIS, FRANÇOIS ; MÉHAUT, JEAN-FRANÇOIS . Assessing the Performance of the SRR Loop Scheduler with Irregular Workloads. PROCEDIA COMPUTER SCIENCE, v. 108, p. 255-264, 2017.

3.
SOUZA, MATHEUS A.2016 SOUZA, MATHEUS A. ; PENNA, PEDRO HENRIQUE ; QUEIROZ, MATHEUS M. ; PEREIRA, ALYSON D. ; GÓES, LUÍS FABRICIO WANDERLEY ; FREITAS, HENRIQUE C. ; CASTRO, MÁRCIO ; NAVAUX, PHILIPPE O.A. ; MÉHAUT, JEAN-FRANÇOIS . CAP Bench: a benchmark suite for performance and energy evaluation of low-power many-core processors. CONCURRENCY AND COMPUTATION-PRACTICE & EXPERIENCE, v. n/a, p. n/a, 2016.

4.
FRANCESQUINI, EMILIO2015 FRANCESQUINI, EMILIO ; CASTRO, MÁRCIO ; PENNA, PEDRO H. ; DUPROS, FABRICE ; FREITAS, HENRIQUE C. ; NAVAUX, PHILIPPE O.A. ; MÉHAUT, JEAN-FRANÇOIS . On the energy efficiency and performance of irregular application executions on multicore, NUMA and manycore platforms. Journal of Parallel and Distributed Computing (Print), v. 76, p. 32-48, 2015.

5.
PENNA, PEDRO H.2013PENNA, PEDRO H.; FREITAS, H. C. . Análise e Avaliação de Simuladores de Sistemas Completos para o Ensino de Arquitetura de Computadores. INTERNATIONAL JOURNAL OF COMPUTER ARCHITECTURE EDUCATION, v. 2, p. 13-16, 2013.

Capítulos de livros publicados
1.
Saffran, João ; Garcia, Gabriel ; SOUZA, MATHEUS A. ; PENNA, PEDRO H. ; CASTRO, MÁRCIO ; Góes, Luís F. W. ; FREITAS, HENRIQUE C. . A Low-Cost Energy-Efficient Raspberry Pi Cluster for Data Mining Algorithms. Lecture Notes in Computer Science. naed.: Springer International Publishing, 2017, v. , p. 788-799.

2.
PENNA, PEDRO H.; CASTRO, MÁRCIO . Tendências em Arquiteturas, Aplicações e Programação Paralela. Desenvolvimento de Aplicações Paralelas Eficientes com OpenMP. 1ed.Sergipe: Instituto Federal de Sergipe, 2016, v. , p. 10-24.

Trabalhos completos publicados em anais de congressos
1.
PENNA, PEDRO HENRIQUE DE MELLO MORADO; CASTRO, MARCIO BASTOS ; FREITAS, HENRIQUE COTA DE ; MEHAUT, JEAN-FRANCOIS ; CARAM, JOAO . Using the Nanvix Operating System in Undergraduate Operating System Courses. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017. p. 193.

2.
PENNA, PEDRO HENRIQUE; CASTRO, MÁRCIO ; PLENTZ, P. D. M. ; FREITAS, H. C. ; BROQUEDIS, F. ; MEHAUT, J. . BinLPT: A Novel Workload-Aware Loop Scheduler for Irregular Parallel Loops. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2017, Campinas. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2017. v. 18. p. 220-231.

3.
LIMA, D. F. ; PENNA, PEDRO HENRIQUE ; FREITAS, H. C. . Uma Análise do Overhead Introduzido pelo Sistema Operacional Nanvix na Execução de Cargas de Trabalho. In: Workshop de Iniciação Científica (WIC), 2017, Campinas. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2017. p. 141-146.

4.
PENNA, PEDRO H.; CASTRO, M. B. ; FREITAS, H. C. ; BROQUEDIS, F. ; MEHAUT, J. . Uma Metodologia Baseada em Simulação e Algoritmo Genético para Exploração de Estratégias de Escalonamento de Laços. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2015, Florianópolis. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC). Porto Alegre: SBC, 2015. p. 156-167.

5.
AVELAR, C. P. ; PENNA, PEDRO H. ; FREITAS, H. C. . Algoritmo K-means para Mapeamento Estático de Processos em Redes-em-Chip. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD), 2014, São José dos Campos. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD). Porto Alegre: SBC, 2014. p. 204-215.

6.
PENNA, PEDRO H.; FREITAS, H. C. . Investigando a Influência da Organização de Caches L2 no Desempenho de Processadores Multicore Superescalares. In: Workshop de Iniciação Científica (WIC), 2014, São José dos Campos. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD). Porto Alegre: SBC, 2014. p. 236-241.

7.
PENNA, PEDRO H.; FREITAS, H. C. ; FERREIRA, R. S. . Um Processo Automatizado para Modelagem e Prototipação de Redes Reguladoras em FPGA. In: Workshop de Iniciação Científica (WIC), 2011, Vitória. Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD). Porto Alegre: SBC, 2011. p. 1-4.

Resumos expandidos publicados em anais de congressos
1.
Podesta Junior, E. ; PEREIRA, A. D. ; PENNA, PEDRO H. ; Rocha, R. ; CASTRO, M. B. ; GOES, L. F. W. . PSkel-MPPA: Uma Adaptação do Framework PSkel para o Processador Manycore MPPA-256. In: Escola Regional de Alto Desempenho do Rio Grande do Sul (ERAD-RS), 2016, São Leopoldo. XVI Escola Regional de Alto Desempenho do Rio Grande do Sul. Porto Alegre: SBC, 2016.

2.
PENNA, PEDRO H.; FREITAS, H. C. . Análise de Desempenho Computacional e Energético de um Problema Irregular em Plataformas Multicore, NUMA e Manycore. In: XXII Seminários de Iniciação Ciêntífica da PUC Minas, 2014, Belo Horizonte. XXII Seminários de Iniciação Ciêntífica da PUC Minas. Belo Horizonte: PUC Minas, 2014.

Resumos publicados em anais de congressos
1.
PENNA, PEDRO H.; CASTRO, MÁRCIO ; FREITAS, H. C. . SRR: Um Escalonador de Laços Sensível a Carga de Trabalho. In: Escola Regional de Alto Desempenho (ERAD-RS), 2016, São Leopoldo. Escola Regional de Alto Desempenho (ERAD-RS). Porto Alegre: SBC, 2016.

Apresentações de Trabalho
1.
PENNA, PEDRO HENRIQUE. BinLPT: A Novel Workload-Aware Loop Scheduler for Irregular Parallel Loops. 2017. (Apresentação de Trabalho/Simpósio).

2.
PENNA, PEDRO H.. SRR: Um Escalonador de Laços Sensível a Carga de Trabalho. 2016. (Apresentação de Trabalho/Seminário).

3.
PENNA, PEDRO H.. Uma Metodologia Baseada em Simulação e Algoritmo Genético para Exploração de Estratégias de Escalonamento de Laços. 2015. (Apresentação de Trabalho/Simpósio).

4.
PENNA, PEDRO H.. Algoritmo Kmeans para Mapeamento Estático de Processos em Redes-em-Chip. 2014. (Apresentação de Trabalho/Simpósio).

5.
PENNA, PEDRO H.. Investigando a Influência da Organização de Caches L2 no Desempenho de Processadores Multicore Superescalares. 2014. (Apresentação de Trabalho/Seminário).

6.
PENNA, PEDRO H.. Análise e Avaliação de Simuladores de Sistemas Completos para o Ensino de Arquitetura de Computadores. 2013. (Apresentação de Trabalho/Seminário).

7.
PENNA, PEDRO H.. Um Processo Automatizado para Modelagem e Prototipação de Redes Reguladoras em FPGA. 2011. (Apresentação de Trabalho/Seminário).


Produção técnica
Programas de computador sem registro
1.
PENNA, PEDRO HENRIQUE; Souza, M. A. ; CASTRO, M. B. ; QUEIROZ, M. M. ; PEREIRA, A. D. . CAP-Bench. 2014.

2.
PENNA, PEDRO H.. Nanvix. 2011.

Trabalhos técnicos
1.
PENNA, PEDRO H.. Membro do comitê de programa, Escola Regional de Alto Desempenho do Estado do Rio Grande do Sul (ERAD/RS). 2017.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
International Conference on Computational Science.Assessing the Performance of the SRR Loop Scheduler with Irregular Workloads. 2017. (Simpósio).

2.
International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2017. (Simpósio).

3.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC).BinLPT: A Novel Workload-Aware Loop Scheduler for Irregular Parallel Loops. 2017. (Simpósio).

4.
Escola Regional de Alto Desempenho do Estado do Rio Grande do Sul (ERAD-RS).SRR: Um Escalonador de Laços Sensível a Carga de Trabalho. 2016. (Seminário).

5.
International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2015. (Simpósio).

6.
Research Meeting on Manycore. 2015. (Encontro).

7.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD).Uma Metodologia Baseada em Simulação e Algoritmo Genético para Exploração de Estratégias de Escalonamento de Laços. 2015. (Simpósio).

8.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD).lgoritmo K-means para Mapeamento Estático de Processos em Redes-em-Chip. 2014. (Simpósio).

9.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC).Investigando a Influência da Organização de Caches L2 no Desempenho de Processadores Multicore Superescalares. In: Workshop de Iniciação Científica. 2014. (Simpósio).

10.
International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2013. (Simpósio).

11.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD).Análise e Avaliação de Simuladores de Sistemas Completos para o Ensino de Arquitetura de Computadores. 2013. (Simpósio).

12.
International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2011. (Simpósio).

13.
Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD).Um Processo Automatizado para Modelagem e Prototipação de Redes Reguladoras em FPGA. 2011. (Simpósio).



Educação e Popularização de C & T



Artigos
Artigos completos publicados em periódicos
1.
PENNA, PEDRO H.2013PENNA, PEDRO H.; FREITAS, H. C. . Análise e Avaliação de Simuladores de Sistemas Completos para o Ensino de Arquitetura de Computadores. INTERNATIONAL JOURNAL OF COMPUTER ARCHITECTURE EDUCATION, v. 2, p. 13-16, 2013.




Página gerada pelo Sistema Currículo Lattes em 09/12/2018 às 20:30:49