Kátia Regina Akemi Sasaki

Bolsista de Pós-doutorado Júnior do CNPq

  • Endereço para acessar este CV: http://lattes.cnpq.br/2652242738235496
  • Última atualização do currículo em 06/12/2018


Possui graduação em Engenharia Elétrica pela Universidade de São Paulo (2010), mestrado em Engenharia Elétrica pela Universidade de São Paulo (2013) e doutorado em Engenharia Elétrica (micro-nanoeletrônica) pela Universidade de São Paulo (2016). Realizou estágio no MINATEC, Grenoble, França (2015) na área de micro-nanoeletrônica. Atualmente é pesquisadora de pós-doutorado da Universidade de São Paulo na área de fabricação de transistores. Tem experiência na área de Engenharia Elétrica, com ênfase em Materiais e Componentes Semicondutores, atuando principalmente nos seguintes temas: transistores BE SOI MOSFET e UTBB SOI MOSFET e memória 1T-DRAM (FBRAM). (Texto informado pelo autor)


Identificação


Nome
Kátia Regina Akemi Sasaki
Nome em citações bibliográficas
SASAKI, K. R. A.;SASAKI, K.R.A.;SASAKI, KATIA;SASAKI, KATIA REGINA AKEMI

Endereço


Endereço Profissional
Universidade de São Paulo, Escola Politécnica, Laboratório de Sistemas Integráveis.
Avenida Luciano Gualberto, trav. 3, 158
Butantã
05508010 - São Paulo, SP - Brasil
Telefone: (11) 30915670


Formação acadêmica/titulação


2013 - 2016
Doutorado em Engenharia Elétrica.
Universidade de São Paulo, USP, Brasil.
com período sanduíche em Institut Polytechnique de Grenoble (Orientador: Sorin Cristoloveanu).
Título: Estudo de transistores SOI MOSFET com camada de silício e óxido enterrado ultrafinos em modo de tensão de limiar dinâmica, Ano de obtenção: 2016.
Orientador: João Antonio Martino.
Bolsista do(a): Fundação de Amparo à Pesquisa do Estado de São Paulo, FAPESP, Brasil.
Palavras-chave: UTBB; supercoupling; Silicon Film Thickness; back gate bias.
Grande área: Engenharias
2011 - 2013
Mestrado em Engenharia Elétrica.
Universidade de São Paulo, USP, Brasil.
Título: Propostas de melhorias de desempenho de células de memória dinamica utilizando um único transistor UTBOX SOI,Ano de Obtenção: 2013.
Orientador: Prof. Dr. João Antonio Martino.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: SOI MOSFET; MIcroeletrônica; Transistores; Memória RAM; UTBOX; 1TDRAM.
Grande área: Engenharias
2006 - 2010
Graduação em Engenharia elétrica.
Universidade de São Paulo, USP, Brasil.
Título: Dispositivo seguro e de baixo consumo capaz de transferir dados por internet: servidor Pessoal (SP).
Orientador: Prof. Dr. Jorge Kinoshita.
2002 - 2003
Curso técnico/profissionalizante em Técnico em telecomunicações.
Centro Estadual de Educação Tecnológica Paula Souza, CEETEPS, Brasil.
2001 - 2003
Ensino Médio (2º grau).
Instituto Federal de São Paulo, IFSP, Brasil.


Pós-doutorado


2017
Pós-Doutorado.
Universidade de São Paulo, USP, Brasil.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Grande área: Engenharias
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Medidas Elétricas, Magnéticas e Eletrônicas; Instrumentação / Especialidade: Medidas Elétricas.


Formação Complementar


2018 - 2018
Extensão universitária em OFICINA DE INTRODUÇÃO AO PROJETO DE CIRCUITOS INTEGRADOS MISTOS. (Carga horária: 32h).
Universidade de São Paulo, USP, Brasil.
2014 - 2014
Programa de Aperfeiçoamento de ensino (PAE). (Carga horária: 240h).
Universidade de São Paulo, USP, Brasil.


Atuação Profissional



Universidade de São Paulo, USP, Brasil.
Vínculo institucional

2017 - Atual
Vínculo: Bolsista, Enquadramento Funcional: Pesquisadora de pós-doutorado, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Desenvolvimento de Atividades de Pesquisa

Vínculo institucional

2011 - 2016
Vínculo: Livre, Enquadramento Funcional: Aluna de Pós-graduação, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Desenvolvimento de Atividades de Pesquisa

Atividades

2009 - Atual
Pesquisa e desenvolvimento , Escola Politécnica, Laboratório de Sistemas Integráveis.


Micro and Nano Technologies Campus, MINATEC, França.
Vínculo institucional

2014 - 2015
Vínculo: Estágio, Enquadramento Funcional: Estagiário, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Este estágio foi realizado no MINATEC, França, sob supervisão do professor Sorin Cristoloveanu. Ele é parte do Programa de Pós-Graduação em Engenharia Elétrica na área de MIcroeletrônica na Escola Politécnica da Universidade de São Paulo, Brasil, sob orientação do professor João Antonio Martino.



Linhas de pesquisa


1.
Caracterização Elétrica em dispositivos SOI MOSFET
2.
Fabricação em dispositivos SOI MOSFET


Projetos de pesquisa


2012 - 2016
Caracterização elétrica e simulação de transistores SOI avançados para aplicações como célula de memória dinâmica composta por um só transistor (sem capacitor)

Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 05/11/2013.
Descrição: Este projeto de pesquisa (CNPq - Universal, n. 480402/2012-4) tem como finalidade o estudo do comportamento de transistores SOI avançados fabricados com as tecnologias SOI CMOS planares de óxido enterrado ultrafino (UTBOX) e de múltiplas portas (MuGFET: FinFET por exemplo) aplicados na implementação de células de memória dinâmica contendo um só transistor (1T-DRAM), sem a necessidade de uso do capacitor de armazenamento (capacitorless), normalmente utilizado em células de memórias DRAM convencionais. O estudo será feito em temperatura ambiente e em temperatura de operação típica, que é da ordem de 85o C. Desta forma neste projeto será estudado a aplicação destas estruturas avançadas como célula 1T-DRAM, de forma a avaliar quais estruturas são mais promissoras para a função..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (5) Doutorado: (4) .
Integrantes: Kátia Regina Akemi Sasaki - Integrante / Talitha Nicoletti - Integrante / João Antonio Martino - Coordenador / Luciano Mendes Almeida - Integrante / Maria Glória Cano de Andrade - Integrante / Albert Nissimoff - Integrante / Sara Dereste dos Santos - Integrante / Victor Sonnenberg - Integrante / Milene Galeti - Integrante / Paula Ghedini der Agopian - Integrante / Michele Rodrigues - Integrante.
2012 - 2014
Estudo de transistores SOI MOSFET avançados para aplicações como célula de memória dinâmica de um único transistor (capacitorless)

Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 05/11/2013.
Descrição: Este projeto de cooperação internacional (CNPq-Brasil/FWO-Bélgica, n.490236/2011-1) visa à obtenção de auxílio financeiro para viabilizar missões de pesquisadores brasileiros da Escola Politécnica da Universidade de São Paulo (EPUSP) ao Interuniversity Microelectronic Center (Imec) da Universidade Católica de Leuven (KULeuven), Leuven, Bélgica. A finalidade deste projeto é de estudar o comportamento de diversos transistores SOI avançados para funcionar como uma célula de memória dinâmica (DRAM) composta de um só transistor, sem a presença do capacitor (capacitorless) de armazenamento de informação normalmente encontrado neste tipo de memória..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (6) .
Integrantes: Kátia Regina Akemi Sasaki - Integrante / Talitha Nicoletti - Integrante / João Antonio Martino - Coordenador / Luciano Mendes Almeida - Integrante / Eddy Simoen - Integrante / Cor Claeys - Integrante / Maria Glória Cano de Andrade - Integrante / Albert Nissimoff - Integrante / Sara Dereste dos Santos - Integrante / Paula Ghedini der Agopian - Integrante.
2012 - Atual
Fabricação e caracterização elétrica de transistores SOI de Múltiplas Portas (3D)

Projeto certificado pelo(a) coordenador(a) João Antonio Martino em 05/11/2013.
Descrição: Este projeto (CNPq-Produtividade em Pesquisa, n.310545/2011-0) tem como finalidade o estudo de transistores construídos em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) de múltiplas portas (MuGFET) através do projeto, fabricação e caracterização elétrica desta estrutura. Este tipo de transistor tem uma estrutura de canal tri-dimensional (3D) e apresenta-se com alternativa tecnológica para os circuitos integrados sub 22 nm. Na parte de caracterização será dada ênfase ao uso estudo deste tipo de transistor (MuGFET) aplicado na implementação de células de memória dinâmica contendo um só transistor (1T-DRAM), sem a necessidade de uso do capacitor de armazenamento (capacitorless) normalmente utilizado em memórias convencionais..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (5) .
Integrantes: Kátia Regina Akemi Sasaki - Integrante / Talitha Nicoletti - Integrante / João Antonio Martino - Coordenador / Luciano Mendes Almeida - Integrante / Maria Glória Cano de Andrade - Integrante / Albert Nissimoff - Integrante / Sara Dereste dos Santos - Integrante.


Revisor de periódico


2018 - Atual
Periódico: IET Circuits Devices & Systems


Áreas de atuação


1.
Grande área: Engenharias / Área: Engenharia Elétrica.
2.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos/Especialidade: Materiais e Componentes Semicondutores.


Idiomas


Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem.
Francês
Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Razoavelmente.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
YOJO, LEONARDO SHIMIZU2018YOJO, LEONARDO SHIMIZU ; RANGEL, RICARDO CARDOSO ; SASAKI, KATIA REGINA AKEMI ; MARTINO, JOAO ANTONIO . Optimization of Source/Drain Schottky Barrier Height on BE SOI MOSFET. ECS TRANSACTIONS, v. 85, p. 79-84, 2018.

2.
ITOCAZU, V. T.2017ITOCAZU, V. T. ; SASAKI, K.R.A. ; SONNENBERG, V. ; MARTINO, J.A. ; SIMOEN, E. ; CLAEYS, C. . ​Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS), v. 12, p. 101-106, 2017.

3.
SASAKI, K.R.A.2015SASAKI, K.R.A.; MANINI, M.B. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . Enhanced dynamic threshold voltage UTBB SOI nMOSFETs. Solid-State Electronics, v. 112, p. 19-23, 2015.

4.
SASAKI, KATIA2015SASAKI, KATIA; AOULAICHE, MARC ; SIMOEN, EDDY ; CLAEYS, COR ; MARTINO, JOAO . Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View. Journal of Low Power Electronics and Applications, v. 5, p. 69-80, 2015.

5.
NISSIMOFF, A.2014NISSIMOFF, A. ; SASAKI, K.R.A. ; AOULAICHE, M. ; MARTINO, J.A. ; SIMOEN, E. ; CLAEYS, C. . Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS), v. 9, p. 91-96, 2014.

6.
SASAKI, K.R.A.2014 SASAKI, K.R.A.; NICOLETTI, T. ; ALMEIDA, L.M. ; DOS SANTOS, S.D. ; NISSIMOFF, A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics, v. 1, p. online, 2014.

7.
SASAKI, K. R. A.;SASAKI, K.R.A.;SASAKI, KATIA;SASAKI, KATIA REGINA AKEMI2013 SASAKI, K. R. A.; ALMEIDA, L. M. ; CAILLAT, C. ; AOULAICHE, M. ; COLLAERT, N. ; M. Jurczak ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics, v. 1, p. online-149-154, 2013.

8.
ALMEIDA, L. M.2012 ALMEIDA, L. M. ; SASAKI, K. R. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . One Transistor Floating Body RAM Performance on UTBOX Devices Using The BJT Effect. JICS. Journal of Integrated Circuits and Systems (Ed. Português), v. 7, p. 113-120, 2012.

Trabalhos completos publicados em anais de congressos
1.
PADOVESE, J. A. ; YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J.A. . Influence of Ultraviolet (UV) Light on Back Enhanced (BE) SOI pMOSFET. In: SEMINATEC2018 - XIII Workshop on Semiconductors and Micro & Nano Technology, 2018, Sao Bernardo do Campo. Proceedings of XIII Workshop on Semiconductors and Micro & Nano Technology, 2018. v. 1. p. 1-2.

2.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . Influence of biological element permittivity on BE SOI MOSFETs. In: 33rd Symposium on Microelectronics Technology and Devices, 2018, Bento Gonçalves, RS. Proceedings of 33rd Symposium on Microelectronics Technology and Devices, 2018. v. 1. p. 1-4.

3.
PADOVESE, J. A. ; YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . Back Enhanced SOI MOSFET as UV Light Sensor. In: 33rd Symposium on Microelectronics Technology and Devices, 2018, Bento Gonçalves, RS. Proceedings of 33rd Symposium on Microelectronics Technology and Devices, 2018. v. 1. p. 1-4.

4.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . Optimization of the permittivity-based BE SOI biosensor. In: 2018 IEEE SOI-3D-SUBTHRESHOLD MICROELECTRONICS TECHNOLOGY UNIFIED CONFERENCE, 2018, San Francisco, CA, USA. Proceedings of 2018 IEEE SOI-3D-SUBTHRESHOLD MICROELECTRONICS TECHNOLOGY UNIFIED CONFERENCE, 2018. v. 1. p. 1-3.

5.
PADOVESE, J. A. ; YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . Optimization of the silicon thickness on Back Enhanced (BE) SOI pMOSFET working as a visible spectrum light sensor. In: 2018 IEEE SOI-3D-SUBTHRESHOLD MICROELECTRONICS TECHNOLOGY UNIFIED CONFERENCE, 2018, San Francisco, CA, USA. Proceedings of 2018 IEEE SOI-3D-SUBTHRESHOLD MICROELECTRONICS TECHNOLOGY UNIFIED CONFERENCE, 2018. v. 1. p. 1-3.

6.
PARK, H. J. ; BAWEDIN, M. ; SASAKI, K. R. A. ; MARTINO, J.A. ; CRISTOLOVEANU, S. . Is there a kink effect in FDSOI MOSFETs?. In: 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (ULIS), 2017, Athens. Proceedings of EUROSOI-ULIS 2017, 2017. v. 1. p. 35-36.

7.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K.R.A. ; MARTINO, J.A. . Reconfigurable Back Enhanced (BE) SOI MOSFET used to Build a Logic Inverter. In: 32nd Symposium on Microelectronics Technology and Devices, 2017, Fortaleza, CE. Proceedings of 32nd Symposium on Microelectronics Technology and Devices, 2017. v. 1. p. 1-4.

8.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . Is there a Zero Temperature Bias Point (ZTC) on Back Enhanced (BE) SOI MOSFET?. In: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference, 2017, San Francisco, CA. Proceedings of IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference, 2017. v. 1. p. 1-3.

9.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J.A. . Back Enhanced (BE) SOI MOSFET under non-conventional bias conditions. In: 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (ULIS), 2017, Athens. Proceedings of EUROSOI-ULIS 2017, 2017. v. 1. p. 29-30.

10.
SASAKI, K.R.A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J. A. ; CRISTOLOVEANU, S. . Body Factor Scaling in UTBB SOI with Supercoupling Effect. In: EUROSOI-ULIS 2016 - 2016 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2016, Vienna. Proceedings of EUROSOI-ULIS 2016 - 2016 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2016. v. 1. p. 98.

11.
SASAKI, K.R.A.; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . DIBL in enhanced dynamic threshold operation of UTBB SOI with different drain engineering at high temperatures. In: 31st SBMicro ? Symposium on Microelectronics Technology and Devices, 2016, Belo Horizonte. Microelectronics Technology and Devices (SBMicro), 2016 31th Symposium on, 2016. v. 1. p. 1-4.

12.
SASAKI, K. R. A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J. A. ; CRISTOLOVEANU, S. . Influence of source-drain engineering and temperature on split-capacitance characteristics of FDSOI p-i-n gated diodes. In: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference, 2016, San Francisco, CA. Proceedings of 2016 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2016. v. 1.

13.
SASAKI, K.R.A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . Enhanced Dynamic Threshold UTBB SOI at High Temperature. In: EUROSOI-ULIS 2015 - 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2015, Bologna. Proceedings of 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2015. v. 1. p. 261-264.

14.
ITOCAZU, V. T. ; SASAKI, K. R. A. ; MANINI, M. B. ; SONNENBERG, V. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Threshold Voltage Modeling for Dynamic Threshold UTBB SOI in Different Operation Modes. In: 227th ECS Meeting, 2015, Chicago, Illinois, USA. ECS Transaction, 2015. v. 66. p. 109-115.

15.
SASAKI, K.R.A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J. A. ; CRISTOLOVEANU, S. . Reliability of film thickness extraction through CV curves of SOI p-i-n gated diodes. In: SBMicro2015 - 30th Symposium on Microelectronics Technology and Devices, 2015, Salvador, BA. Microelectronics Technology and Devices (SBMicro), 2015 30th Symposium on, 2015. v. 1. p. 1-4.

16.
SASAKI, K.R.A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J.A. ; CRISTOLOVEANU, S. . Impact of Supercoupling Effect on Mobility Enhancement in UTBB SOI in Dynamic Threshold Mode. In: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference, 2015, San Francisco. Proceedings of 2015 SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2015. p. 203-205.

17.
SASAKI, K. R. A.; MANINI, M. B. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Enhanced Dynamic Threshold Voltage UTBB SOI nMOSFETs. In: EUROSOI 2014 - X Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, 2014, Tarragona. EUROSOI 2014 - Conference Proceedings, 2014. v. 1.

18.
SANTOS, S. D. ; SASAKI, K. R. A. ; NICOLETTI, T. ; MARTINO, J. A. ; AOULAICHE, M. ; M. Jurczak ; SIMOEN, E. ; CLAEYS, C. . The Negative World-line Holding Bias Effect on the Retention Time in FBRAMs. In: EUROSOI 2014 - X Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits, 2014, Tarragona. EUROSOI 2014 - Conference Proceedings, 2014. v. 1.

19.
SASAKI, K. R. A.; MANINI, M. B. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; WITTERS, L. ; CLAEYS, C. . Ground Plane Influence on Enhanced Dynamic Threshold UTBB SOI nMOSFETs. In: ICCDCS2014 - Ninth International Caribbean Conference on Devices, Circuits and Systems, 2014, Playa del Carmen. Proceedings of the IX ICCDCS Conference, 2014. v. 1. p. 57-60.

20.
SASAKI, K. R. A.; MANINI, M. B. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Channel Length Infkuence on the Dynamic Threshold UTBB SOI nMOSFETs. In: SEMINATEC2014, 2014, São Paulo. Proceedings of SEMINATEC2014, 2014. v. 1. p. meio digital.

21.
SASAKI, K.R.A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Silicon Film Thickness Influence on Enhanced Dynamic Threshold UTBB SOI nMOSFETs. In: SBMicro2014 ? 29th Symposium on Microelectronics Technology and Devices, 2014, Aracaju. Microelectronics Technology and Devices (SBMicro), 2014 29th Symposium on, 2014. v. 1. p. 1-4.

22.
SASAKI, K. R. A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Influence of the Underlap on UTBB SOI MOSFETs in Dynamic Threshold Mode. In: IEEE SOI-3D-Subthreshold Conference 2014, 2014, Millbrae, San Francisco. Proceedings of IEEE SOI-3D-Subthreshold Conference 2014, 2014. v. 1. p. 1-3.

23.
SASAKI, K. R. A.; NISSIMOFF, A. ; ALMEIDA, L. M. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell. In: Ninth Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2013, Paris. Proceedings of Ninth Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2013. v. 1. p. 40-41.

24.
NICOLETTI, T. ; SASAKI, K. R. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Experimental and Simulation of 1TDRAM Trend with the Gate Length on UTBOX Devices. In: Ninth Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2013, Paris. Proceedings of Ninth Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2013. v. 1. p. 46-47.

25.
SASAKI, K. R. A.; NISSIMOFF, A. ; ALMEIDA, L. M. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Semiconductor Film Bandgap Influence on Retention Time of UTBOX SOI 1T-FBRAM. In: 223rd Electrochemical Society Meeting, 2013, Toronto, Canada. ECS Transactions. Pennington, NJ, USA: ECS Transactions - The Electrochemical Society, 2013. v. 53. p. 139-146.

26.
NICOLETTI, T. ; SASAKI, K. R. A. ; SANTOS, S. D. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Generation Rate Analysis of Different S/D Junction Engineering in Scaled UTBOX 1T-DRAM. In: 223rd Electrochemical Society Meeting, 2013, Toronto. ECS Transactions. Pennington, NY, USA: ECS - The Electrochemical Society, 2013. v. 53. p. 195-201.

27.
NICOLETTI, T. ; SASAKI, K. R. A. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Gate Length Influence on the Retention Time and in the Read Memory Window. In: SEMINATEC2013, 2013, Campinas. Proceedings of SEMINATEC2013, 2013. v. 1. p. meio digital.

28.
SASAKI, K. R. A.; ALMEIDA, L. M. ; NISSIMOFF, A. ; AOULAICHE, M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Semiconductor Film band Gap Influence on Retention Time of UTBOX SOI 1T-DRAM Using Pulsed Back Gate Bias. In: SBMicro2013 - 28th Symposium on Microelectronics Technology and Devices, 2013, Curitiba. Microelectronics Technology and Devices (SBMicro), 2013 Symposium on, 2013. v. 1. p. 1-4.

29.
NICOLETTI, T. ; SANTOS, S. D. ; SASAKI, K. R. A. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . The Activation Energy Dependence on the Electric Field in UTBOX SOI FBRAM Devices. In: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2013, 2013, Monterey, CA. SOI Conference Proceedings, 2013, 2013. v. 1. p. meio digital.

30.
NISSIMOFF, A. ; SASAKI, K. R. A. ; AOULAICHE, M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Two Sided Read Window Observed on UTBOX SOI 1T-DRAM. In: SBMicro2013 - 28th Symposium on Microelectronics Technology and Devices, 2013, Curitiba. Microelectronics Technology and Devices (SBMicro), 2013 Symposium on, 2013. v. 1. p. 1-4.

31.
ALMEIDA, L. M. ; SASAKI, K. R. A. ; AOULAICHE, M. ; COLLAERT, N. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. ; M. Jurczak . The Dependence of Sense Margin and Retention Time on Front and Back Gate Bias in UTBOX FBRAM. In: EuroSOI - 8th European Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2012, Montpellier. Proceedings of 8th European Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits, 2012. v. 1. p. 23-24.

32.
ALMEIDA, L. M. ; AOULAICHE, M. ; SASAKI, K. R. A. ; NICOLETTI, T. ; M.G.C. de Andrade ; COLLAERT, N. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. ; M. Jurczak . Comparison Between Low and High Read Bias in FB-RAM on UTBOX FDSOI Devices. In: ULIS2012 - 13th Ultimate Integration on Silicon, 2012, Grenoble. Proceedings of 13th Ultimate Integration on Silicon, 2012. v. 1. p. 85-88.

33.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Temperature Influence on UTBOX 1T-DRAM Using GIDL for Writing Operation. In: ICCDCS2012 - 8th International Caribbean Conference on Devices, Circuits and Systems, 2012, Playa del Carmen. Proceedings of 8th International Caribbean Conference on Devices, Circuits and Systems, 2012.

34.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. . Comparison of GIDL and BJT effect for Writing Operation in UTBOX 1T-DRAM at high temperatures. In: VII Workshop on Semiconductors and Micro & Nano Technology, 2012, São Bernardo do Campo. Proceedings of VII the Workshop on Semiconductors and Micro & Nano Technology, 2012. v. 1. p. 39-40.

35.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. . Impact of the Extension Region Concentration on the UTBOX 1T-FBRAM. In: 27th Symposium on Microelectronics Technology and Devices, 2012, Brasilia. Micro0electronics Technology and Devies SBMicro2012. Pennington, NJ, USA: ECS Transactions - The Electrochemical Society, 2012. v. 49. p. 281-287.

36.
ALMEIDA, L. M. ; SASAKI, K. R. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Analysis of UTBOX 1TDRAM Memory Cell at High Temperatures. In: 26th Symposium on Microelectronics Technology and Devices, 2011, João Pessoa. Microelectronics Technology and Devices SBMicro2011. Pennington, NJ, EUA: The Electrochemical Society, 2011. v. 39. p. 61-68.

37.
SASAKI, K. R. A.; NICOLETTI, T. ; MARTINO, J. A. . Influence of the LDD length in SOI MOSFET Devices. In: 10th Microelectronics Students Forum, 2010, São Paulo. Proceedings of 10th Microelectronics Students Forum, 2010.

Resumos expandidos publicados em anais de congressos
1.
MANINI, M. B. ; SASAKI, K. R. A. ; MARTINO, J. A. . Transistor SOI MOSFET de óxido enterrado ultrafino operando com tensão de limiar variando dinamicamente. In: 21° SIICUSP, 2013, São Carlos. Anais SIICUSP, 2013. v. 1. p. meio digital.

Resumos publicados em anais de congressos
1.
YOJO, L. S. ; RANGEL, R. C. ; SASAKI, K. R. A. ; MARTINO, J. A. . BE SOI MOSFET: A very simple reconfigurable SOI transistor. In: XII Workshop on Semiconductors and Micro & Nano Technology, 2017, São Paulo. Proceedings of SEMINATEC 2017, 2017. v. 1. p. 1-2.

2.
SASAKI, K.R.A.; MARTINO, J.A. ; CRISTOLOVEANU, S. . Supercoupling Effect in UTBB SOI devices through different analysis. In: XI Workshop on Semiconductors and Micro & Nano Technology, 2016, Campinas. Proceedings of SEMINATEC 2016, 2016. v. 1. p. 1-2.

3.
SASAKI, K. R. A.; RANGEL, R. C. ; MARTINO, J.A. . Sequência de fabricação de transistores NMOSFETs como uma estratégia de ensino-aprendizagem em microeletrônica. In: COBENGE2014 - XLII Congresso Brasileiro de Ensino em Engenharia, 2014, Juiz de Fora, MG. Anais do Cobenge 2014, 2014. v. 1.

4.
SASAKI, K. R. A.; NICOLETTI, T. ; MARTINO, J. A. . Optimized LDD Length in SOI NMOSFET Devices. In: VI Workshop on Semiconductors and Micro & Nano Technology, 2011, Campinas. Proceedings of VI Workshop on Semiconductors and Micro & Nano Technology, 2011.

Apresentações de Trabalho
1.
SASAKI, K. R. A.. Transistores Avançados de Efeito de Campo: do MOSFET aos transistores reconfiguráveis. 2018. (Apresentação de Trabalho/Conferência ou palestra).

2.
SASAKI, K.R.A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J. A. ; CRISTOLOVEANU, S. . Body Factor Scaling in UTBB SOI with Supercoupling Effect. 2016. (Apresentação de Trabalho/Congresso).

3.
SASAKI, K.R.A.; MARTINO, J. A. ; CRISTOLOVEANU, S. . Supercoupling effect in UTBB SOI devices through different analysis. 2016. (Apresentação de Trabalho/Simpósio).

4.
SASAKI, K.R.A.; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J.A. . DIBL in enhanced dynamic threshold operation of UTBB SOI with different drain engineering at high temperatures. 2016. (Apresentação de Trabalho/Congresso).

5.
SASAKI, K.R.A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Enhanced Dynamic Threshold UTBB SOI at High Temperature. 2015. (Apresentação de Trabalho/Conferência ou palestra).

6.
SASAKI, K.R.A.; NAVARRO, C. ; BAWEDIN, M. ; ANDRIEU, F. ; MARTINO, J. A. ; CRISTOLOVEANU, S. . Reliability of film thickness extraction through CV curves of SOI p-i-n gated diodes. 2015. (Apresentação de Trabalho/Simpósio).

7.
SASAKI, K. R. A.; MANINI, M. B. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Enhanced Dynamic Threshold Voltage UTBB SOI nMOSFETs. 2014. (Apresentação de Trabalho/Congresso).

8.
SASAKI, K. R. A.; MANINI, M. B. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Channel Length Influence on the Dynamic Threshold UTBB SOI nMOSFETs. 2014. (Apresentação de Trabalho/Simpósio).

9.
SASAKI, K.R.A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Silicon Film Thickness Influence on Enhanced Dynamic Threshold UTBB SOI nMOSFETs. 2014. (Apresentação de Trabalho/Simpósio).

10.
SASAKI, K. R. A.; RANGEL, R. C. ; MARTINO, J. A. . SEQUÊNCIA DE FABRICAÇÃO DE TRANSISTORES NMOSFETS COMO UMA ESTRATÉGIA DE ENSINO-APRENDIZAGEM EM MICROELETRÔNICA. 2014. (Apresentação de Trabalho/Congresso).

11.
SASAKI, K. R. A.; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Influence of the Underlap on UTBB SOI MOSFETs in Dynamic Threshold Mode. 2014. (Apresentação de Trabalho/Conferência ou palestra).

12.
SASAKI, K. R. A.; ALMEIDA, L. M. ; NISSIMOFF, A. ; AOULAICHE, M. ; MARTINO, J. A. ; SIMOEN, E. ; CLAEYS, C. . Semiconductor Film band Gap Influence on Retention Time of UTBOX SOI 1T-DRAM Using Pulsed Back Gate Bias. 2013. (Apresentação de Trabalho/Simpósio).

13.
MANINI, M. B. ; SASAKI, K. R. A. ; MARTINO, J. A. . Transistor SOI MOSFET de óxido enterrado ultrafino operando com tensão de limiar variando dinamicamente. 2013. (Apresentação de Trabalho/Simpósio).

14.
NICOLETTI, T. ; SASAKI, K. R. A. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Gate Length Influence on the Retention Time and in the Read Memory Window. 2013. (Apresentação de Trabalho/Simpósio).

15.
SASAKI, K. R. A.; NISSIMOFF, A. ; ALMEIDA, L.M. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Semiconductor Film Bandgap Influence on Retention Time of UTBOX SOI 1T-FBRAM. 2013. (Apresentação de Trabalho/Simpósio).

16.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. . Temperature Influence on UTBOX 1TDRAM using GIDL for Writing Operation. 2012. (Apresentação de Trabalho/Conferência ou palestra).

17.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. . Comparison of GIDL and BJT effect for Writing Operation in UTBOX 1T-DRAM at high temperatures. 2012. (Apresentação de Trabalho/Simpósio).

18.
SASAKI, K. R. A.; ALMEIDA, L. M. ; MARTINO, J. A. . Impact of the Extension Region Concentration on the UTBOX 1T-FBRAM. 2012. (Apresentação de Trabalho/Simpósio).

19.
PEREIRA, L. A. ; SASAKI, K. R. A. ; NICOLETTI, T. ; MARTINO, J. A. . Influência da espessura do filme de silício na tensão de limiar em transistores UTBOX FDSOI. 2012. (Apresentação de Trabalho/Simpósio).

20.
SASAKI, K. R. A.; NICOLETTI, T. ; MARTINO, J. A. . Optimized LDD Length in SOI NMOSFET Devices. 2011. (Apresentação de Trabalho/Simpósio).

21.
ALMEIDA, L. M. ; SASAKI, K. R. A. ; AOULAICHE, M. ; SIMOEN, E. ; CLAEYS, C. ; MARTINO, J. A. . Analysis of UTBOX 1TDRAM Memory Cell at high temperatures.. 2011. (Apresentação de Trabalho/Simpósio).

22.
SASAKI, K. R. A.; NICOLETTI, T. ; MARTINO, J. A. . Influence of the LDD length in SOI MOSFET Devices. 2010. (Apresentação de Trabalho/Simpósio).

23.
SASAKI, K. R. A.; NICOLETTI, T. ; MARTINO, J. A. . Comparação de dois métodos de extração da resistência série em dispositivos SOI LDDMOSFETs. 2010. (Apresentação de Trabalho/Simpósio).


Demais tipos de produção técnica
1.
MARTINO, J. A. ; AGOPIAN, P. G. D. ; RANGEL, R. C. ; SASAKI, K. R. A. . EMICRO SP: Oficina USP de caracterização elétrica de transistores avançados. 2017. (Curso de curta duração ministrado/Extensão).



Eventos



Participação em eventos, congressos, exposições e feiras
1.
31st SBMicro ? Symposium on Microelectronics Technology and Devices.DIBL in enhanced dynamic threshold operation of UTBB SOI with different drain engineering at high temperatures. 2016. (Simpósio).

2.
EUROSOI-ULIS 2016 - 2016 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon. Body Factor Scaling in UTBB SOI with Supercoupling Effect. 2016. (Congresso).

3.
SEMINATEC2016.Supercoupling effect in UTBB SOI devices through different analysis. 2016. (Simpósio).

4.
EUROSOI-ULIS 2015 - 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon. Enhanced Dynamic Threshold UTBB SOI at High Temperature. 2015. (Congresso).

5.
SBMicro2015 - 30th Symposium on Microelectronics Technology and Devices.Reliability of film thickness extraction through CV curves of SOI p-i-n gated diodes. 2015. (Simpósio).

6.
COBENGE2014 - XLII Congresso Brasileiro de Ensino em Engenharia. Sequência de fabricação de transistores nMOSFETs como uma estratégia de ensino-aprendizagem em microeletrônica. 2014. (Congresso).

7.
EUROSOI 2014 - X Workshop of the Thematic Network on Silicon On Insulator Technology, Devices and Circuits. Enhanced Dynamic Threshold Voltage UTBB SOI nMOSFETs. 2014. (Congresso).

8.
IEEE SOI-3D-Subthreshold Conference 2014. Influence of the Underlap on UTBB SOI MOSFETs in Dynamic Threshold Mode. 2014. (Congresso).

9.
SBMicro2014 ? 29th Symposium on Microelectronics Technology and Devices.Silicon Film Thickness Influence on Enhanced Dynamic Threshold UTBB SOI nMOSFETs. 2014. (Simpósio).

10.
SEMINATEC 2014 - IX Workshop on Semiconductors and Micro & Nano Technology.Channel Length Influence on the Dynamic Threshold UTBB SOI nMOSFETs. 2014. (Seminário).

11.
21° SIICUSP.Transistor SOI MOSFET de óxido enterrado ultrafino operando com tensão de limiar variando dinamicamente. 2013. (Simpósio).

12.
223rd Electrochemical Society Meeting.Semiconductor Film Bandgap Influence on Retention Time of UTBOX SOI 1T-FBRAM. 2013. (Encontro).

13.
SBMicro2013 - 28th Symposium on Microelectronics Technology and Devices.Semiconductor Film band Gap Influence on Retention Time of UTBOX SOI 1T-DRAM Using Pulsed Back Gate Bias. 2013. (Simpósio).

14.
SEMINATEC 2013 - VIII Workshop on Semiconductors and Micro & Nano Technology.Gate Length Influence on the Retention Time and in the Read Memory Window. 2013. (Seminário).

15.
14º Simpósio de Iniciação Científica e Tecnológica.Influência da espessura do filme de silício na tensão de limiar em transistores UTBOX FDSOI. 2012. (Simpósio).

16.
27th Symposium on Microelectronics Technology and Devices.Impact of the Extension Region Concentration on the UTBOX 1T-FBRAM. 2012. (Simpósio).

17.
8th International Caribbean Conference on Devices, Circuits and Systems. Temperature Influence on UTBOX 1T-DRAM using GIDL for Writing Operation. 2012. (Congresso).

18.
VII Workshop on Semiconductors and Micro & Nano Technology.Comparison of GIDL and BJT effect for Writing Operation in UTBOX 1T-DRAM at high temperatures. 2012. (Simpósio).

19.
11th Microelectronics Student Forum. 2011. (Simpósio).

20.
26th Symposium on Microelectronics Technology and Devices.Analysis of UTBOX 1TDRAM Memory Cell at High Temperatures. 2011. (Simpósio).

21.
VI Workshop on Semiconductors and Micro & Nano Technology.Optimized LDD Length in SOI NMOSFET Devices. 2011. (Simpósio).

22.
10th Microelectronics Students Forum.Influence of the LDD length in SOI MOSFET Devices. 2010. (Simpósio).

23.
25th Symposium on Microelectronics Technology and Devices. 2010. (Simpósio).

24.
SIICUSP - Simpósio Internacional de Iniciação Científica.Comparação de dois métodos de extração da resistência série em dispositivos SOI LDDMOSFETs. 2010. (Simpósio).



Educação e Popularização de C & T



Apresentações de Trabalho
1.
SASAKI, K. R. A.; RANGEL, R. C. ; MARTINO, J. A. . SEQUÊNCIA DE FABRICAÇÃO DE TRANSISTORES NMOSFETS COMO UMA ESTRATÉGIA DE ENSINO-APRENDIZAGEM EM MICROELETRÔNICA. 2014. (Apresentação de Trabalho/Congresso).


Cursos de curta duração ministrados
1.
MARTINO, J. A. ; AGOPIAN, P. G. D. ; RANGEL, R. C. ; SASAKI, K. R. A. . EMICRO SP: Oficina USP de caracterização elétrica de transistores avançados. 2017. (Curso de curta duração ministrado/Extensão).




Página gerada pelo Sistema Currículo Lattes em 11/12/2018 às 5:46:51