Daniel Munari Palomino

  • Endereço para acessar este CV: http://lattes.cnpq.br/3163503973303585
  • Última atualização do currículo em 27/12/2018


Daniel Palomino é professor na Universidade Federal de Pelotas (UFPel) lotado no Centro de Engenharias (CENG) desde Dezembro de 2014. Ele é bacharel em Ciência da Computação pela Universidade Federal de Pelotas (UFPel) e recebeu seu título de mestrado (em Fevereiro de 2013) e doutorado (em Abril de 2017) em Ciência da Computação pelo Programa de Pós-Graduação em Computação (PPGC) da Universidade Federal do Rio Grande do Sul (UFRGS). Além disso, Daniel Palomino possui experiência de pesquisa internacional, tendo atuado no ano de 2013 como pesquisador no Karlsruhe Institute of Technology (KIT) na Alemanha. Os tópicos de pesquisa de Daniel Palomino estão na área de arquitetura de computadores, sistemas eficientes em termos de energia, potência e temperatura, FPGAs e Sistemas Embarcados. O foco principal do interesse de pesquisa de Daniel Palomino está na área de codificação de imagens e vídeos digitais explorando soluções nos diferentes níveis de hardware e software (como desenvolvimento de arquiteturas de hardware dedicadas, desenvolvimento de soluções no nível do sistema e no nível da aplicação). Padrões de codificação como MPEG, H.264/AVC e HEVC também fazem parte dos tópicos de pesquisa de Daniel Palomino. (Texto informado pelo autor)


Identificação


Nome
Daniel Munari Palomino
Nome em citações bibliográficas
PALOMINO, D. M.;PALOMINO, DANIEL

Endereço


Endereço Profissional
Universidade Federal de Pelotas, Unidades e Cursos de Graduação, Centro de Engenharias (CENG).
Rua Gomes Carneiro
Centro
96010610 - Pelotas, RS - Brasil
Telefone: (53) 32841700


Formação acadêmica/titulação


2013 - 2017
Doutorado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Application-Driven Temperature-Aware Solutions for Video Coding, Ano de obtenção: 2017.
Orientador: Altamiro Amadeu Susin.
Coorientador: Luciano Volcan Agostini.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2011 - 2013
Mestrado em Computação.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Algorithm and Hardware Based Architectural Design Targeting the Intra-Frame Prediction of the HEVC Video Coding Standard,Ano de Obtenção: 2013.
Orientador: Altamiro Amadeu Susin.
Coorientador: Luciano Volcan Agostini.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Codificação de Vídeo; Predição Intra Quadros.
2006 - 2010
Graduação em Bacharelado em Ciência da Computação.
Universidade Federal de Pelotas, UFPEL, Brasil.
Título: Desenvolvimento e Implementação em Hardware de Heurísticas Rápidas Para o Módulo de Decisão de Modo do Padrão H.264/AVC de Codificação de Vídeo.
Orientador: Luciano Volcan Agostini.
2004 - 2006
Curso técnico/profissionalizante em Eletrônica.
Instituto Federal Sul-Rio-Grandense, IFSUL, Brasil.




Atuação Profissional



União das Faculdades Integradas de Negócios, UNIFIN, Brasil.
Vínculo institucional

2014 - 2014
Vínculo: Professor, Enquadramento Funcional: Professor Horista, Carga horária: 8

Atividades

8/2014 - 12/2014
Ensino, Ciência da Computação, Nível: Graduação

Disciplinas ministradas
Algoritmos e programação
Estruturas de Dados II

Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

2012 - 2012
Vínculo: Estagiário Docente, Enquadramento Funcional: Estagiário, Carga horária: 4
Outras informações
Estágio docência na disciplina de Circuitos Digitais para o curso de graduação em Ciência da Computação e Engenharia da Computação da UFRGS

Vínculo institucional

2012 - 2012
Vínculo: Estagiário Docente, Enquadramento Funcional: Estagiário, Carga horária: 4
Outras informações
Estágio docência na disciplina de Estrutura de Dados para o curso de Ciência da Computação UFRGS.


Universidade Federal de Pelotas, UFPEL, Brasil.
Vínculo institucional

2014 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2008 - 2010
Vínculo: Outro (especifique), Enquadramento Funcional: Bolsista, Carga horária: 20
Outras informações
Bolsista de iniciação cientifica do GACI (grupo de arquiteturas e circuitos integrados) UFPel.



Projetos de pesquisa


2015 - Atual
Técnicas de gerenciamento de temperatura: Soluções específicas no nível da aplicação para a codificação de vídeos digitais.
Descrição: Este projeto está focado na geração de soluções para gerenciamento de temperatura em processadores mono/multi/many cores considerando como aplicação alvo a codificação de vídeos digitais baseada nos padrões mais atuais de codificação de vídeo, como o HEVC. O problema de gerenciamento de temperatura é um desafio novo aos pesquisadores de todo o mundo, pois conforme a tecnologia de circuitos integrados avança, os diferentes efeitos provocados pela temperatura se agravam. Em paralelo, as aplicações que lidam com vídeos digitais demandam cada vez mais desses novos circuitos, pois o poder computacional necessário para lidar com o processamento de vídeos de altas resoluções (Full HD, 4K e 8K) e de vídeos com múltiplas vistas (que aumentam a imersão do usuário, ex.: 3D) só existem graças aos avanços tecnológicos dos circuitos que compõem os processadores. Através da realização dos objetivos deste projeto, pretende-se contribuir com o avanço do estado da arte do tema de gerenciamento de temperatura em processadores com técnicas direcionadas para os diferentes níveis de abstração dos sistemas, que incluem o nível da aplicação, o nível do sistema operacional e o nível do hardware..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) / Doutorado: (1) .
Integrantes: Daniel Munari Palomino - Coordenador / Altamiro Susin - Integrante / AGOSTINI, LUCIANO - Integrante / Douglas Correa - Integrante / Iago Storch - Integrante / Giovani Malossi - Integrante.
2012 - Atual
Desenvolvimento de Arquiteturas de Hardware Dedicadas e de Algoritmos Eficientes para a Codificação de Vídeo Digital

Projeto certificado pelo(a) coordenador(a) Sergio Bampi em 22/08/2014.
Descrição: Este projeto propõe quatro diferentes linhas de trabalho com vista à exploração de inovações em algoritmos e em arquiteturas para os codificadores de vídeo digital mais inovadores da atualidade internacional: (1) Exploração de algoritmos rápidos que aumentem o desempenho do processo de codificação, focando a implementação dos mesmos em hardware dedicado e também em processadores com algum grau de adaptabilidade/configurabilidade; (2) Extração do paralelismo dos algoritmos envolvidos na codificação de vídeo digital de modo a gerar implementações destes módulos em plataformas massivamente paralelas, como as Graphic Processing Units (GPUs); (3) Modelagem e projeto de arquiteturas de hardware energeticamente eficientes para os módulos mais críticos da codificação; e, por fim, (4) Síntese e projeto de circuitos integrados CMOS de aplicação específica(ASIC) de módulos para se obter hardware dedicado e completamente customizado focando alta eficiência de energia. O objetivo deste projeto inclui a extensão e inovação para altas taxas de processamento, capazes de processar vídeos de alta resolução em tempo real, como full HD 1080p (1920x1080) e 4K (3840x2160)..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (3) / Doutorado: (4) .
Integrantes: Daniel Munari Palomino - Integrante / Felipe Sampaio - Integrante / Luciano Agostini - Integrante / Sérgio Bampi - Coordenador / Altamiro Susin - Integrante / Muhammad Shafique - Integrante.


Projetos de desenvolvimento


2009 - 2010
SoC SBTVD - Sistema em Chip para o Terminal de Acesso do SBTVD
Descrição: O objetivo deste projeto é a especificação, desenvolvimento e integração de um protótipo de um sistema em silício (SoC) para para terminais de acesso do padrão brasileiro de televisão digital. O SoC será descrito em HDL e validado através de síntese e implementação em componentes reconfiguráveis (FPGAs). O SoC deverá conter os componentes principais necessários à implementação de um receptor, incluindo um processador, um decodificador H.264, decodificador de áudio AAC e demultiplexador. Alguns módulos serão desenvolvidos pelo grupo enquanto outros serão adaptados de distribuições livres ou licenciados..
Situação: Em andamento; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (1) .
Integrantes: Daniel Munari Palomino - Integrante / Luciano Agostini - Coordenador / Bruno Hecktheuer - Integrante / Eric Timm - Integrante / Mateus Thurow - Integrante.


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.


Idiomas


Espanhol
Compreende Bem, Fala Pouco, Lê Bem, Escreve Razoavelmente.
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Prêmios e títulos


2018
15º Prêmio destaque da iniciação científica - ciências exatas e da terra na condição de orientador, CNPq.
2017
Best Paper Award no SIM 2017, pelo artigo "High Speed Tiling Algorithm for Parallel HEVC Encoding", SBC (Sociedade Brasileira de Computação) e SBMicro (Sociedade Brasileira de Microeletrônica).
2017
Best Paper Award no VII Brazilian Symposium on Computing Systems Engineering (SBESC) pelo artigo Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation, SBC, IFIP.
2016
Menção Honrosa - Avaliação do Potêncial Máximo de Speed Up Usando Tiles para compressão de vídeo paralela segundo o padrão HEVC, SBRT - Simpósio Brasileiro de Telecomunicações e Processamento de Sinais.
2010
CADAthlon Brasil, Universidade Federal do Rio Grande do Sul.
2009
Mention of Honor - Undergraduated Work, Prêmio recebido no Simpósio Sul de Microeletrônica, SBC e SBMicro.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
AGOSTINI, LUCIANO2018AGOSTINI, LUCIANO ; ZATT, BRUNO ; STORCH, IAGO ; PALOMINO, DANIEL . Speedup-Oriented History-Based Tiling Algorithm for the HEVC Standard Targeting an Efficient Parallelism Exploration. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS), v. 13, p. 1-8, 2018.

2.
PALOMINO, D. M.;PALOMINO, DANIEL2012PALOMINO, D. M.; CORRÊA, G. ; DINIZ, C. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . Algorithm and Hardware Design of a Fast Intra Frame Mode Decision Module for H.264/AVC Encoders. International Journal of Reconfigurable Computing, v. 2012, p. 1-10, 2012.

3.
CORRÊA, G.2012CORRÊA, G. ; PALOMINO, D. M. ; DINIZ, C. ; BAMPI, Sérgio ; AGOSTINI, L. V. . Low Complexity Hierarchical Mode Decision Algorithms Targeting VLSI Architecture Design for the H.264/AVC Video Encoder. VLSI Design, v. 2012, p. 1-20, 2012.

4.
SAMPAIO, F.2010SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . High Throughput and Low Cost Architecture for the Forward Quantization of the H.264/AVC Video Compression Standard. CLEI Electronic Journal, v. 13, p. 1-9, 2010.

5.
SAMPAIO, F.2010SAMPAIO, F. ; PALOMINO, D. M. ; AGOSTINI, L. V. . Arquitetura com Elevada Taxa de Processamento e Baixa Latência para o Loop de Transformadas e Quantização do Padrão H.264/AVC de Compressão de Vídeos. Revista Eletrônica de Iniciação Científica, v. 1, p. 1, 2010.

6.
DORNELLES, R.S.S.2008DORNELLES, R.S.S. ; SAMPAIO, F. ; PALOMINO, D. M. ; CORRÊA, G. ; NOBLE, D. ; AGOSTINI, L. V. . Arquitetura de um Módulo T Dedicado à Predição Intra do Padrão de Compressão de Vídeo H.264/AVC para Uso no Sistema Brasileiro de Televisão Digital. Hífen (PUCRS. Impresso), v. 82, p. 75-82, 2008.

Capítulos de livros publicados
1.
PALOMINO, D. M.; SAMPAIO, F. ; CORREA, M. ; AGOSTINI, L. V. . Investigação e Desenvolvimento de Hardware para as Transformadas do Padrão H.264/AVC de Compressão de Video. In: Julio Mattos, Leomar Rosa Jr., Mauricio Pilla. (Org.). Desafios e Avanços em Computação - Inovações e Tecnologia. Pelotas: Editora e Gráfica Universitária, 2009, v. 1, p. 119-144.

Trabalhos completos publicados em anais de congressos
1.
BRAATZ, LUCIANO ; ZATT, BRUNO ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO ; PORTO, MARCELO . High-Throughput and Low-Power Integrated Direct/Inverse HEVC Quantization Hardware Design. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

2.
MARTINS, ANDERSON ; PENNY, WAGNER ; WEBER, MATHEUS ; AGOSTINI, LUCIANO ; PORTO, MARCELO ; PALOMINO, DANIEL ; MATTOS, JULIO ; ZATT, BRUNO . Configurable Cache Memory Architecture for Low-Energy Motion Estimation. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

3.
CORREA, DOUGLAS ; CORREA, GUILHERME ; PALOMINO, DANIEL ; ZATT, BRUNO . OTED: Encoding Optimization Technique Targeting Energy-Efficient HEVC Decoding. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1.

4.
BRAATZ, LUCIANO ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO ; ZATT, BRUNO ; PORTO, MARCELO . Low-Power HEVC 1-D IDCT Hardware Architecture. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 1.

5.
PENNY, WAGNER ; UCKER, M. ; MACHADO, I. ; AGOSTINI, L. V. ; PALOMINO, DANIEL ; PORTO, MARCELO ; ZATT, BRUNO . Power-Efficient and Memory-Aware Approximate Hardware Design for HEVC FME Interpolator. In: International Conference on Electronics Circuits and Systems, 2018, Bordeax. 25th IEEE International Conference on Electronics Circuits and Systems, 2018.

6.
STORCH, IAGO ; ZATT, BRUNO ; AGOSTINI, LUCIANO ; CORREA, GUILHERME ; PALOMINO, DANIEL . Memory-Aware Tiles Workload Balance Through Machine-Learnt Complexity Reduction for HEVC. In: International Conference on Electronics Circuits and Systems, 2018, Bordeaux. 25th IEEE International Conference on Electronics Circuits and Systems, 2018.

7.
CORREA, DOUGLAS ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO ; ZATT, BRUNO . Energy evaluation of the HEVC decoding for different encoding configurations. In: 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS), 2017. p. 1.

8.
MARTINS, ANDERSON ; PENNY, WAGNER ; WEBER, MATHEUS ; PALOMINO, DANIEL ; MATTOS, JULIO ; PORTO, MARCELO ; AGOSTINI, LUCIANO ; ZATT, BRUNO . Cache Memory Energy Efficiency Exploration for the HEVC Motion Estimation. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017. p. 31.

9.
PALOMINO, DANIEL; SHAFIQUE, MUHAMMAD ; SUSIN, ALTAMIRO ; HENKEL, J. . Thermal Optimization using Adaptive Approximate Computing for Video Coding. In: Design, Automation and Test in Europe (DATE), 2016, Dresden. Design, Automation and Test in Europe, 2016.

10.
MALOSSI, GIOVANI ; PALOMINO, DANIEL ; DINIZ, CLAUDIO ; SUSIN, ALTAMIRO ; BAMPI, SERGIO . Adjusting video tiling to available resources in a per-frame basis in High Efficiency Video Coding. In: 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016, Vancouver. 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016. p. 1.

11.
STORCH, IAGO ; PALOMINO, DANIEL ; ZATT, BRUNO ; AGOSTINI, LUCIANO . Speedup-aware history-based tiling algorithm for the HEVC standard. In: 2016 IEEE International Conference on Image Processing (ICIP), 2016, Phoenix. 2016 IEEE International Conference on Image Processing (ICIP), 2016. p. 824.

12.
PALOMINO, DANIEL; SHAFIQUE, MUHAMMAD ; AMROUCH, HUSSAM ; SUSIN, ALTAMIRO ; HENKEL, JORG . hevcDTM: Application-driven Dynamic Thermal Management for High Efficiency Video Coding. In: Design Automation and Test in Europe, 2014, Dresden. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2014. New Jersey: IEEE Conference Publications. p. 1.

13.
PALOMINO, DANIEL; SHAFIQUE, MUHAMMAD ; SUSIN, ALTAMIRO ; HENKEL, JÖRG . TONE. In: the 2014 international symposium, 2014, La Jolla. Proceedings of the 2014 international symposium on Low power electronics and design - ISLPED '14, 2014. p. 33.

14.
BLUMENBERG, CAUANE ; PALOMINO, DANIEL ; BAMPI, SERGIO ; ZATT, BRUNO . Adaptive content-based Tile partitioning algorithm for the HEVC standard. In: 2013 Picture Coding Symposium (PCS), 2013, San Jose. 2013 Picture Coding Symposium (PCS). p. 185.

15.
PALOMINO, DANIEL; CAVICHIOLI, EDUARDO ; SUSIN, ALTAMIRO ; AGOSTINI, LUCIANO ; SHAFIQUE, MUHAMMAD ; HENKEL, JORG . Fast HEVC intra mode decision algorithm based on new evaluation order in the Coding Tree Block. In: 2013 Picture Coding Symposium (PCS), 2013, San Jose. 2013 Picture Coding Symposium (PCS). p. 209.

16.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. ; SUSIN, A. . FPGA Based Design for Motion Vector Predicton in H.264/AVC Encoders Targeting HD1080p Resolution. In: Southern Conference on Programmable Logic, 2012, Bento Gonçalves. VIII Southern Programmable Logic Conference, 2012.

17.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . A Memory Aware and Multiplierless VLSI Architecture for the Complete Intra Prediction of the HEVC Emerging Standard. In: IEEE International Conference on Image Processing, 2012, Orlando. International Conference on Image Processing, 2012.

18.
DINIZ, C. ; ZATT, B. ; THIELE, C. ; SUSIN, A. ; SAMPAIO, F. ; PALOMINO, D. M. ; AGOSTINI, L. V. . A High Throughput H.264/AVC Intra-Frame Encoding Loop Architecture for HD1080p. In: IEEE International Symposium on Circuits and Systems, 2011, Rio de Janeiro. IEEE International Symposium on Circuits and Systems 2011, 2011. p. 579-582.

19.
CORRÊA, G. ; PALOMINO, D. M. ; DINIZ, C. ; AGOSTINI, L. V. ; BAMPI, Sérgio . SHBS: A Heuristic for Fast Inter Mode Decision of H.264/AVC Standard Targeting VLSI Design. In: IEEE International Conference on Multimedia and Expo, 2011, Barcelona. 12th IEEE International Conference on Multimedia and Expo, 2011.

20.
PALOMINO, D. M.; CORREA, M. ; DINIZ, C. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . Algorithm and Hardware Design of a Fast Intra-Frame Mode Decision Module for H.264/AVC Encoders. In: Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa. 24th Symposium on Integrated Circuits and Systems Design. Nova Iorque: ACM New York, NY, USA ©2011, 2011. p. 143-148.

21.
CORRÊA, G. ; PALOMINO, D. M. ; DINIZ, C. ; PORTO, R. E. C. ; AGOSTINI, L. V. ; BAMPI, Sérgio . Homogeneity and Distortion-Based Intra Mode Decision Architecture for H.264/AVC. In: IEEE International Conference on Electronics, Circuits, and Systems, 2010, Atenas. 17th IEEE International Conference on Electronics, Circuits, and Systems, 2010. p. 591-594.

22.
DORNELLES, R.S.S. ; SAMPAIO, F. ; PALOMINO, D. M. ; AGOSTINI, L. V. . Tranforms and Quantization Design Targeting the H.264/AVC Intra Prediction Constraints. In: Symposium On Integrated Circuits and Systems Design, 2009, Natal. SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. Nova Iorque: ACM New York, NY, USA ©2009, 2009. p. 81-86.

23.
SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Arquitetura de Alto Desempenho e Baixo Custo para o Módulo de Quantização Direta do Padrão H.264/AVC de Compressão de Vídeo Digital. In: Conferência Latinoamericana de Informática, 2009, Pelotas. Procedings of XXXV CLEI, 2009.

24.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Low Latency and High Throughput Dedicated Loop of Transforms and Quantization Focusing in the H.264/AVC Intra Prediction. In: IEEE International Conference on Image Processing, 2009, Cairo. 2009 IEEE 16th International Conference on Image Processing ICIP 2009. New York: IEEE, 2009. v. 1. p. 2697-2700.

25.
SAMPAIO, F. ; DORNELLES, R.S.S. ; PALOMINO, D. M. ; SIEDLER, G. S. ; CORREA, M. ; AGOSTINI, L. V. . A Multitransform Architecture for the H.264/AVC Standard and its Design Space Exploration. In: IEEE International Conference on Electronics, Circuits and Systems, 2009, Yasmine Hammamet. 16th IEEE International Conference on Electronics, Circuits, and Systems, 2009, 2009. p. 711-714.

26.
PALOMINO, D. M.; CORRÊA, G. ; DORNELLES, R.S.S. ; SAMPAIO, F. ; NOBLE, D. ; AGOSTINI, L. V. . Implementation and Analysis of Architectures for the 4x4 2-D Forward Hadamard Transform of H.264/AVC. In: Conferencia Latinoamericana de Informática, 2008, Santa Fe. CLEI 2008 - XXXIV Conferencia Latinoamericana de Informática, 2008.

Resumos expandidos publicados em anais de congressos
1.
STORCH, IAGO ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO ; ZATT, BRUNO ; CRUZ, LUÍS . An Assessment of HEVC Intra-Frame Prediction over 360-degrees Videos. In: Microelectronics Students Forum, 2018, Bento Gonçalves. 18th Microelectronics Students Forum, 2018.

2.
CORREA, D. ; PALOMINO, DANIEL ; AGOSTINI, L. V. ; ZATT, BRUNO . Energy Impact Assessment of the of HEVC Encoding Tools on Decoding Process. In: Simpósio Sul de Microeletrônica, 2017, Rio Grande. 32º Simpósio Sul de Microeletrônica, 2017.

3.
STORCH, IAGO ; PALOMINO, D. M. ; ZATT, BRUNO ; AGOSTINI, L. V. . Speedup-Aware History-Based Tiling Algorithm For The Hevc Standard. In: Simpósio Sul de Microeletrônica, 2017, Rio Grande. 32º Simpósio Sul de Microeletrônica, 2017.

4.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . A Memory Aware VLSI Architecture for the Complete Intra-Frame Prediction of the Emerging HEVC Standard. In: Simpósio Sul de Microeletrônica, 2012, São Miguel das Missões. 27 Simpósio Sul de Microeletrônica, 2012.

5.
PALOMINO, D. M.; AGOSTINI, L. V. ; SUSIN, A. . Fast Distortion-Based Heuristic and Hardware Design for the H.264/AVC Intra-Frame Decision. In: 26 Simpósio Sul de Microeletrônica, 2011, Novo Hamburgo. Simpósio Sul de Microeletrônica, 2011.

6.
PALOMINO, D. M.; CORRÊA, G. ; AGOSTINI, L. V. . Desenvolvimento de Heurística Baseada em Homogeneidade e Distorção Para a Decisão de Modo de Codificação da Predição Intra do Padrão H.264/AVC. In: Congresso de Iniciação Científica, 2010, Pelotas. XIX Congresso de Iniciação Científica, 2010.

7.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. . Low Latency and High Throughput Architecture for the H.264/AVC Transforms and Quantization Loop Targeting Intra Prediction. In: Simpósio Sul de Microeletrônica, 2010, Porto Alegres. 25 Simpósio Sul de Microeletrônica, 2010.

8.
SAMPAIO, F. ; PALOMINO, D. M. ; MATTOS, J. C. B. ; PILLA, M. . Implementação do Escalonador de Tempo Real Rate Monotonic no Sistema Operacional TinyOS. In: Southern Conference on Computational Modeling, 2010, Rio Grande. IV MC Sul, 2010.

9.
DORNELLES, R.S.S. ; PALOMINO, D. M. ; SAMPAIO, F. ; AGOSTINI, L. V. ; BAMPI, Sérgio . Modelos Arquiteturais de Alto Desempenho para as Transformadas 4x4 Diretas e Inversas do Padrão H.264/AVC. In: Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip. Buenos Aires: Ediciones Científicas Americanas, 2009. v. 1. p. 195-200.

10.
SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. ; BAMPI, Sérgio . Arquitetura Dedicada para o Loop de Transformadas e Quantização para a Predição Intra-Quadros do Padrão H.264/AVC. In: Workshop Iberchip, 2009, Buenos Aires. XV Workshop Iberchip. Buenos Aires: Ediciones Científicas Americanas, 2009. v. 2. p. 550-555.

11.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . An Architecture for a T Module of the H.264/AVC Focusing in the Intra Prediction Restrictions. In: South Symposium on Microelectronics, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 219-222.

12.
SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Dedicated Architecture for the T/Q/IQ/IT Loop Focusing the H.264/AVC Intra Prediction. In: South Symposium on Microelectronics, 2009, Pelotas. 24º Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 223-226.

13.
DORNELLES, R.S.S. ; SAMPAIO, F. ; PALOMINO, D. M. ; AGOSTINI, L. V. . A Multiplierless Forward Quantization Module Focusing the Intra Prediction Module of the H.264/AVC Standard. In: Simpósio Sul de Microeletrônica, 2009, Pelotas. 24 Simpósio Sul de Microeletrônica. Pelotas: Editora e Gráfica Universitária, 2009. v. 1. p. 239-242.

14.
SAMPAIO, F. ; DORNELLES, R.S.S. ; PALOMINO, D. M. ; CORRÊA, G. ; NOBLE, D. ; AGOSTINI, L. V. . Architectural Templates for the 4X4 Transforms of the H.264/AVC Standard targeting the Intra Prediction Coder. In: Student Forum on Microelectronics, 2008, Gramado. SForum 2008 - Student Forum on Microelectronics, 2008.

15.
PALOMINO, D. M.; DORNELLES, R.S.S. ; SAMPAIO, F. ; AGOSTINI, L. V. . Implementação e Ánalise de Arquiteturas para as Transformadas Inversas do Padrão H.264/AVC. In: Congresso de Iniciação Cientifica, 2008, Pelotas. Congresso de Iniciação Cientifica, 2008.

16.
DORNELLES, R.S.S. ; SAMPAIO, F. ; PALOMINO, D. M. ; AGOSTINI, L. V. . Projeto de Hardware para Quantização de Elementos DC com foco na Predição Intra Quadros do padrão de Compressão de Vídeo do Sistema Brasileiro de Televisão Digitas. In: Congresso de Iniciação Cientifica, 2008, Pelotas. Congresso de Iniciação Cientifica, 2008.

Resumos publicados em anais de congressos
1.
STORCH, IAGO ; PALOMINO, D. M. ; AGOSTINI, LUCIANO ; ZATT, BRUNO ; CRUZ, LUÍS . Uma Avaliação Do Comportamento da Predição-Intra Quadro do Padrão HEVC Quando Aplicada a Vídeos 360°. In: XXVIII Congresso de Iniciação Científica, 2018, Pelotas. XXVIII Congresso de Iniciação Científica, 2018.

2.
CORREA, D. ; PALOMINO, DANIEL ; ZATT, BRUNO . Análise de Saturação da Técnica OTED para Decodificação de Vídeos Digitais no Padrão HEVC. In: XXVIII Congresso de Iniciação Científica, 2018, Pelotas. XXVIII Congresso de Iniciação Científica, 2018.

3.
SANTOS, M. P. ; PALOMINO, DANIEL ; CORREA, GUILHERME ; AGOSTINI, LUCIANO . Exploração de um Algoritmo Alternativo para a Decisão de Modo Intra em Codificadores de Vídeo HEVC. In: II Congresso de Iniciação Tecnológica, 2018, Pelotas. II Congresso de Iniciação Científica, 2018.

4.
CORREA, D. ; PALOMINO, D. M. ; ZATT, BRUNO . OTED: UMA TÉCNICA DE OTIMIZAÇÃO PARA DECODIFICAÇÃO ENERGETICAMENTE EFICIENTE NO HEVC. In: Congresso de Iniciação Científica (CIC), 2017, Pelotas. XXVI Congresso de Iniciação Científica (CIC), 2017.

5.
STORCH, IAGO ; ZATT, BRUNO ; PALOMINO, D. M. ; AGOSTINI, L. V. . BALANCEAMENTO DE CARGA DE TRABALHO ENTRE TILES DO PADRÃO HEVC ATRAVÉS DE REDUÇÃO DE COMPLEXIDADE SELETIVA. In: Congresso de Iniciação Científica (CIC), 2017, Pelotas. XXVI Congresso de Iniciação Científica (CIC), 2017.

6.
CORREA, D. ; PALOMINO, DANIEL ; ZATT, BRUNO . ANÁLISE DO IMPACTO DOS DIFERENTES MODOS DE CODIFICAÇÃO NO DECODIFICADOR DE VÍDEOS DIGITAIS HEVC. In: Congresso de Iniciação Científica Universidade Federal de Pelotas, 2016, Pelotas. XXV Congresso de Iniciação Científica Universidade Federal de Pelotas, 2016.

7.
STORCH, IAGO ; ZATT, BRUNO ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO . ALGORITMO DE PARTICIONAMENTO DINÂMICO DE TILES BASEADO EM HISTÓRICO PARA GANHO DE PARALELISMO NO PADRÃO DE COMPRESSÃO DE VÍDEO HEVC. In: Congresso de Iniciação Científica Universidade Federal de Pelotas, 2016, Pelotas. XXV Congresso de Iniciação Científica Universidade Federal de Pelotas, 2016.

8.
STORCH, I. ; PALOMINO, DANIEL ; AGOSTINI, LUCIANO . AVALIAÇÃO DO PARTICIONAMENTO DE QUADROS USANDO TILES PARA A COMPRESSÃO DE VÍDEO PARALELA SEGUNDO O PADRÃO HEVC. In: Congresso de Iniciação Científica, 2015, Pelotas. XXIV Congresso de Iniciação Científica, 2015.

9.
MACHADO, I. ; PENNY, W. ; PORTO, M. ; ZATT, BRUNO ; AGOSTINI, LUCIANO ; PALOMINO, DANIEL . ANÁLISE DO CONSUMO DE ENERGIA EM CPU DO CODIFICADOR HEVC UTILIZANDO A FERRAMENTA RAPL. In: Congresso de Iniciação Científica, 2015, Pelotas. XXIV Congresso de Iniciação Científica, 2015.

10.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Desenvolvimento de Hardware Eficiente para o Loop de Transformadas e Quantização Dedicado à Predição Intra Quadros do Padrão de Compressão de Vídeo H.264/AVC. In: Congresso de Iniciação Cientifica, 2009, Pelotas. XVIII congresso de iniciação cientifica. Ufpel: Editora Gráfica, 2009.

11.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; ROSA JUNIOR, L. S. . Soptmizer: Ferramenta para Otimização de Redes de Transistores Baseada em Grafos. In: XVIII Congresso de Iniciação Cientifica, 2009, Pelotas. XVIII Congresso de Iniciação Cientifica, 2009.

12.
SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Investigação e Desenvolvimento de Arquiteturas de Multiplicadores para o Módulo de Quantização Direta do Padrão H.264/AVC. In: Congresso de Iniciação Cientifica, 2009, Pelotas. XVIII Congresso de Iniciação Cientifíca, 2009.

13.
SAMPAIO, F. ; DORNELLES, R.S.S. ; PALOMINO, D. M. ; AGOSTINI, L. V. . Exploração do Espaço de Projeto das Transformadas 4x4 Diretas do Padrão H.264/AVC de Compressão de Vídeo. In: Congresso de Iniciação Cientifica, 2008, Pelotas. Congresso de Iniciação Cientifica, 2008.

14.
SAMPAIO, F. ; PALOMINO, D. M. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Arquitetura Dedicada para o bloco das Transformadas Diretas do Padrão H.264/AVC de Compressão de Vídeo focando a Predição Intra Quadros. In: Congresso de Iniciação Cientifica, 2008, Pelotas. Congresso de Iniciação Cientifica, 2008.

Apresentações de Trabalho
1.
PALOMINO, DANIEL. Técnicas de gerenciamento de temperatura para sistemas de codificação de vídeo. 2017. (Apresentação de Trabalho/Conferência ou palestra).

2.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . FPGA Based Design for Motion Vector Predicton in H.264/AVC Encoders Targeting HD1080p Resolution. 2012. (Apresentação de Trabalho/Congresso).

3.
PALOMINO, D. M.; SAMPAIO, F. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . A Memory Aware and Multiplierless VLSI Architecture for the Complete Intra Prediction of the HEVC Emerging Standard. 2012. (Apresentação de Trabalho/Congresso).

4.
PALOMINO, D. M.; CORRÊA, G. ; DINIZ, C. ; AGOSTINI, L. V. ; BAMPI, Sérgio ; SUSIN, A. . Algorithm and Hardware Design of Fast Intra-Frame Mode Decision Module for H.264/AVC Encoders. 2011. (Apresentação de Trabalho/Congresso).

5.
PALOMINO, D. M.; AGOSTINI, L. V. ; SUSIN, A. . Fast Distortion-Based Heuristic and Hardware Design for the H.264/AVC Intra-Frame Decision. 2011. (Apresentação de Trabalho/Simpósio).

6.
PALOMINO, D. M.; CORRÊA, G. ; AGOSTINI, L. V. . Desenvolvimento de Heurística Baseada em Homogeneidade e Distorção para a Decisão de Modo de Codificação da Predição Intra do Padrão H.264/AVC. 2010. (Apresentação de Trabalho/Congresso).

7.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Desenvolvimento de Hardware Eficiente para o Loop de Transformadas e Quantização Dedicado à Predição Intra Quadros do Padrão de Compressão de Vídeo H.264/AVC. 2009. (Apresentação de Trabalho/Congresso).

8.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Low Latency and High Throughput Dedicated Loop of Transforms and Quantization Focusing in the H.264/AVC Intra Prediction. 2009. (Apresentação de Trabalho/Congresso).

9.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . An Architecture for a T Module of the H.264/AVC Focusing in the Intra Prediction Restrictions. 2009. (Apresentação de Trabalho/Simpósio).

10.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. ; AGOSTINI, L. V. . Soptmizer: Ferramenta para Otimização de Redes de Transistores Baseada em Grafos. 2009. (Apresentação de Trabalho/Congresso).

11.
SAMPAIO, F. ; DORNELLES, R.S.S. ; PALOMINO, D. M. ; CORRÊA, G. ; AGOSTINI, L. V. . Architectural Templates for the 4X4 Transforms of the H.264/AVC Standard targeting the Intra Prediction Coder. 2008. (Apresentação de Trabalho/Simpósio).

12.
PALOMINO, D. M.; DORNELLES, R.S.S. ; SAMPAIO, F. ; AGOSTINI, L. V. . Implementação e Ánalise de Arquiteturas para as Transformadas Inversas do Padrão H.264/AVC. In: Congresso de Iniciação Cientifica. 2008. (Apresentação de Trabalho/Congresso).

13.
PALOMINO, D. M.; CORRÊA, G. ; DORNELLES, R.S.S. ; SAMPAIO, F. ; NOBLE, D. ; AGOSTINI, L. V. . Implementation and Analysis of Architectures for the 4x4 2-D Forward Hadamard Transform of H.264/AVC. 2008. (Apresentação de Trabalho/Congresso).


Produção técnica
Programas de computador sem registro
1.
PALOMINO, D. M.; DORNELLES, R.S.S. ; SAMPAIO, F. ; ROSA JUNIOR, L. S. . Soptimizer - Ferramenta de otimização lógica de rede de transistores CMOS. 2009.

Produtos tecnológicos
1.
SUSIN, A. ; BAMPI, Sérgio ; AGOSTINI, L. V. ; PALOMINO, D. M. . Protótipo do decodificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2008.

2.
SUSIN, A. ; BAMPI, Sérgio ; AGOSTINI, L. V. ; PALOMINO, D. M. . Protótipo do codificador de vídeo H.264/AVC para o Sistema Brasileiro de TV Digital (SBTVD). 2008.


Demais tipos de produção técnica
1.
PALOMINO, D. M.; SAMPAIO, F. . Desenvolvimento de Projeto de Hardware. 2010. (Curso de curta duração ministrado/Outra).

2.
PALOMINO, D. M.; SAMPAIO, F. ; DORNELLES, R.S.S. . STL (Standard Template Library). 2008. (Curso de curta duração ministrado/Outra).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
PALOMINO, D. M.; SAMPAIO, F. M.; MATTOS, J. C. B.. Participação em banca de Lívia Silva do Amaral. Projeto e Gerenciamento Dinâmico de uma Memória de Busca para a Estimação de Movimento na Codificação de Vídeo. 2018. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

2.
PALOMINO, D. M.; CORREA, G. R.; CAMPOS, V. F.. Participação em banca de Mário Roberto de Freitas Saldanha. Redução do Tempo de Codificação de Mapas de Profundidade do 3D-HEVC Usando Árvores de Decisão Estáticas Construídas Através de Data Mining. 2018. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Qualificações de Doutorado
1.
PALOMINO, D. M.; MARITAN, T.. Participação em banca de Narúsci dos Santos Bastos. Avaliação de qualidade de vı́deo 2D e 3D. 2018. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

2.
PALOMINO, D. M.. Participação em banca de Cristiano Santos. Compressão de Nuvem de Pontos: Conceitos e Revisão do Estado da Arte. 2017. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

3.
PALOMINO, D. M.. Participação em banca de Ruhan Avila da Conceição. A Survey of Light-field Coding: Concepts and State-of-the-art Literature Review. 2017. Exame de qualificação (Doutorando em COMPUTAÇÃO) - Universidade Federal de Pelotas.

Trabalhos de conclusão de curso de graduação
1.
PALOMINO, D. M.; ZATT, B.. Participação em banca de Eduardo Dias da Silva.Redução da Complexidade do Processo de Codificação de Vídeos de Conteúdo de Tela segundo a Extensão Screen Content Coding (SCC) do Padrão HEVC. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

2.
PALOMINO, D. M.; SILVEIRA, B. C.. Participação em banca de Guilherme da Costa Ferreira.Projeto de Hardware Dedicado para Modulação Digital em OFDM Aplicado a Redes de Sensores Sem Fio. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade Federal de Pelotas.

3.
LEANDRO, D.; PALOMINO, D. M.; SILVA, F. M. M.. Participação em banca de Lylian Roberta Nizolli Guex.Proposta metodológica para implantação do Cadastro Técnico Multifinalitário em Santa Vitória do Palmar - RS. 2018. Trabalho de Conclusão de Curso (Graduação em Geoprocessamento) - Universidade Federal de Pelotas.

4.
ROSA JUNIOR, L. S.; PALOMINO, D. M.. Participação em banca de Murilo Roschildt Perleberg.Projeto de Hardware Dedicado para a Etapa de Estimação de Movimento do Padrão HEVC Visando o Processamento de Vídeos UHD em Tempo Real. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas.

5.
PALOMINO, D. M.; COSTA, E.. Participação em banca de Patrícia Ücker.Circuitos Divisores Digitais. 2018. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica) - Universidade Federal de Pelotas.

6.
PALOMINO, D. M.; AFONSO, V.. Participação em banca de Paulo Henrik Ribeiro Gonçalves.Esquema Híbrido para Redução do Esforço Computacional da Estimação de Movimento no Codificador de Vídeo HEVC. 2018. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

7.
PALOMINO, DANIEL. Participação em banca de Ítalo Machado.Controlador de Energia para o Codificador x265 Utilizando Frentes de Pareto. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

8.
PALOMINO, DANIEL. Participação em banca de Jones William Goebel.Projeto de Hardware Dedicado Modular para a DCT-2D do Padrão HEVC. 2017.

9.
PALOMINO, D. M.. Participação em banca de Luan Pizzamiglio Audibert.Arquitetura Multi-Modo para a Predição Intraquadro de Mapas de Profundidade segundo a Extensão 3D-HEVC. 2017. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação) - Universidade Federal de Pelotas.

10.
PALOMINO, DANIEL. Participação em banca de Alex Machado Borges.Otimização e Projeto de Hardware Dedicado para o Pré-Processamento de Vı́deo em High Dynamic Range (HDR). 2016.

11.
PALOMINO, DANIEL. Participação em banca de Gabriel Machado Balota.Desenvolvimento de um IP-Core para Estimação de Movimento em Vı́deos de Alta Definição. 2016.

12.
AGOSTINI, L. V.; PORTO, M.; PALOMINO, D. M.; ZATT, B.; VIANNA, H.. Participação em banca de Dieison Soares Silveira.Projeto e Implementação de um Compressor de Quadros de Referência para Codificadores de Vídeos Digitais. 2013. Trabalho de Conclusão de Curso (Graduação em Bacharelado em Ciência da Computação) - Universidade Federal de Pelotas.




Eventos



Participação em eventos, congressos, exposições e feiras
1.
Congresso de Iniciação Científica (CIC). BALANCEAMENTO DE CARGA DE TRABALHO ENTRE TILES DO PADRÃO HEVC ATRAVÉS DE REDUÇÃO DE COMPLEXIDADE SELETIVA. 2017. (Congresso).

2.
Simpósio Sul de Microeletrônica.Speedup-Aware History-Based Tiling Algorithm For The Hevc Standard. 2017. (Simpósio).

3.
IEEE International Conference on Image Processing. A Memory Aware and Multiplierless VLSI Architecture for the Complete Intra Prediction of the HEVC Emerging Standard. 2012. (Congresso).

4.
Southern Programmable Logic Conference. FPGA Based Hardware Architecture for Motion Vector Predicton in H.264/AVC Encoders Targeting HD1080p Resolution. 2012. (Congresso).

5.
Escola de Microeletrônica. 2011. (Congresso).

6.
IEEE International Symposium on Circuits and Systems. A High Throughput H.264/AVC Intra-Frame Encoding Loop Architecture for HD1080p. 2011. (Congresso).

7.
International Symposium on Microarchitecture. 2011. (Congresso).

8.
Simpósio Sul de Microeletrônica.Fast Distortion-Based Heuristic and Hardware Design for the H.264/AVC Intra-Frame Decision. 2011. (Simpósio).

9.
Symposium on Integrated Circuits and Systems Design. Algorithm and Hardware Design of Fast Intra-Frame Mode Decision Module for H.264/AVC Encoders. 2011. (Congresso).

10.
ACM International Collegiate Programming Contest. 2010. (Olimpíada).

11.
CADAthlon - Maratona Brasileira de Programação para Projeto Automatizado de Circuitos Integrados. 2010. (Olimpíada).

12.
Congresso de Iniciação Cientifíca. Desenvolvimento de Heurística Baseada em Homogeneidade e Distorção para a Decisão de Modo de Codificação da Predição Intra do Padrão H.264/AVC. 2010. (Congresso).

13.
Iberchip. 2010. (Congresso).

14.
IEEE Latin American Symposium on Circuits and Systems. 2010. (Congresso).

15.
ACM International Collegiate Programming Contest. 2009. (Olimpíada).

16.
Conferencia Latino Americana de Informatica. 2009. (Congresso).

17.
Congresso de Iniciação Cientifíca. Desenvolvimento de Hardware Eficiente para o Loop de Transformadas e Quantização Dedicado à Predição Intra Quadros do Padrão de Compressão de Vídeo H.264/AVC. 2009. (Congresso).

18.
Escola de Microeletronica. 2009. (Oficina).

19.
IEEE International Conference on Image Processing. Low Latency and High Throughput Dedicated Loop of Transforms and Quantization Focusing in the H.264/AVC Intra Prediction. 2009. (Congresso).

20.
Semana Acadêmica da Computação. 2009. (Seminário).

21.
Simpósio Sul de Microeletrônica.An Architecture for a T Module of the H.264/AVC Focusing in the Intra Prediction Restrictions. 2009. (Simpósio).

22.
ACM International Collegiate Programming Contest. 2008. (Olimpíada).

23.
Congresso de Iniciação Cientifica. Implementação e Ánalise de Arquiteturas para as Transformadas Inversas do Padrão H.264/AVC. 2008. (Congresso).

24.
Microeletronic Students Forum. Architectural Templates for the 4X4 Transforms of the H.264/AVC Standard targeting the Intra Prediction Coder. 2008. (Congresso).

25.
Semana Acadêmica da Computação. 2008. (Seminário).

26.
Symposium on Integrated Circuits and System Design. 2008. (Congresso).

27.
Olimpíada Brasileira de Informática. 2005. (Olimpíada).


Organização de eventos, congressos, exposições e feiras
1.
AGOSTINI, LUCIANO ; ZATT, BRUNO ; PALOMINO, DANIEL ; PORTO, MARCELO ; CORREA, GUILHERME . 31st Symposium on Integrated Circuits and Systems Design. 2018. (Congresso).

2.
AGOSTINI, L. V. ; PALOMINO, D. M. . Southern Programmable Logic Conference. 2012. (Congresso).

3.
DINIZ, P. ; QUEIROZ, R. ; PALOMINO, D. M. . IEEE International Symposium on Circuits and Systems. 2011. (Congresso).

4.
CARRO, L. ; PALOMINO, D. M. . International Symposium on Microarchitecture. 2011. (Congresso).

5.
REIS, R. ; SILVA, C. ; AGOSTINI, L. V. ; PALOMINO, D. M. . Iberchip 2010. 2010. (Congresso).

6.
REIS, R. ; KERHERVE, E. ; ROZO, A. G. ; PALOMINO, D. M. . IEEE Latin American Symposium on Circuits and Systems. 2010. (Congresso).

7.
AGOSTINI, L. V. ; BRISOLARA, L. B. ; TAVARES, R. N. ; GÜNTZEL, J. L. A. ; MATTOS, J. C. B. ; ROSA JUNIOR, L. S. ; DINIZ, E. A. ; REIS, R. A. L. ; JOHANN, M. ; NEVES, B. S. ; MACARTHY, M. R. ; SILVA, S. V. ; FONSECA, C. M. ; PALOMINO, D. M. ; SAMPAIO, F. ; SIEDLER, G. S. ; SILVA, M. G. ; DORNELLES, R.S.S. . 24º Simpósio de Microeletrônica. 2009. (Congresso).

8.
CAVALHEIRO, G. ; PALOMINO, D. M. . XXXV Conferência Latino Americana de Informática. 2009. (Congresso).

9.
SAMPAIO, F. ; PALOMINO, D. M. ; OLIVEIRA, L. F. . XIII Semana Academica da Computaçao - UFPel. 2008. (Outro).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Gustavo de Castro Feijó. A definir. Início: 2018. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. (Orientador).

Tese de doutorado
1.
Luciano Almeida Braatz. A definir. Início: 2018. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas. (Coorientador).

2.
Wagner Ishizaka Penny. A definir. Início: 2017. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas. (Coorientador).

3.
Carlos Michel Betemps. A definir. Início: 2017. Tese (Doutorado em COMPUTAÇÃO) - Universidade Federal de Pelotas. (Coorientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Luciano Almeida Braatz. Energy/Quality-Aware Hardware Solutions for the Residual Coding Loop Components of the High Efficiency Video Coding Standard. 2017. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, . Coorientador: Daniel Munari Palomino.

2.
Anderson da Silva Martins. Hierarquia de memória configurável para redução energética no codificador de vídeo HEV. 2017. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas, . Coorientador: Daniel Munari Palomino.

Trabalho de conclusão de curso de graduação
1.
Iago Coelho Storch. Otimização das ferramentas de codificação de vídeo do padrão HEVC para aplicações com vídeos omnidirecionais. 2018. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas. Orientador: Daniel Munari Palomino.

2.
Douglas Corrêa. Exploração no Projeto de Hierarquia de Memória para Codificação de Vídeo Energeticamente Eficiente no Padrão HEVC. 2018. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação) - Universidade Federal de Pelotas. Orientador: Daniel Munari Palomino.

Iniciação científica
1.
Marília Pit dos Santos. ANÁLISE DA DISTRIBUIÇÃO DOS MODOS DE PREDIÇÃO INTRA EM CODIFICADOR ES DE VÍDEO SEGUNDO O PADRÃO HEVC. 2017. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Federal de Pelotas. Orientador: Daniel Munari Palomino.

2.
Douglas Corrêa. UMA TÉCNICA DE OTIMIZAÇÃO PARA DECODIFICAÇÃO ENERGETICAMENTE EFICIENTE NO HEVC. 2015. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Daniel Munari Palomino.

3.
Iago Coelho Storch. BALANCEAMENTO DE CARGA DE TRABALHO ENTRE TILES DO PADRÃO HEVC. 2015. Iniciação Científica. (Graduando em Engenharia de Computação) - Universidade Federal de Pelotas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Daniel Munari Palomino.




Página gerada pelo Sistema Currículo Lattes em 18/01/2019 às 6:37:20