Hugo Daniel Hernandez Herrera

  • Endereço para acessar este CV: http://lattes.cnpq.br/8883830935165755
  • Última atualização do currículo em 05/02/2019


Hugo gradou-se em Engenharia Eletrônica pela Universidade industrial Santander (Colômbia) , possui Mestrado em Engenharia Elétrica (2008) e doutorado em Microeletrônica (2015), os dois pela Universidade de São Paulo. Tem sete (7) anos de experiencia na industria como projetista de circuitos integrados analógicos e mixed-signal, trabalhando na Design House do LSITEC e na empresa DFCHIP. Foi professor de dedicação exclusiva do curso de Controle e Automação no Instituto de Engenharia (CUVG) da UFMT por 2 anos. Atualmente é professor Adjunto do Departamento de Engenharia Elétrica da Universidade Federal de Minas Gerais (UFMG).Tem experiência na área de Engenharia Elétrica, com ênfase em Circuitos Eletrônicos, atuando principalmente nos seguintes temas: Microeletrônica, Circuitos Mixed Signal, CADs para Microeletrônica, Circuitos Eletrônicos e Projeto de Circuitos Integrados. (Texto informado pelo autor)


Identificação


Nome
Hugo Daniel Hernandez Herrera
Nome em citações bibliográficas
HERRERA, H. D. H.;HERNANDEZ, H.D.H;HERNÁNDEZ, HUGO;HERRERA, H.D. HERNANDEZ;HERNANDEZ, HUGO;HERRERA, HUGO HERNANDEZ


Formação acadêmica/titulação


2012 - 2015
Doutorado em Engenharia Elétrica.
Universidade de São Paulo, USP, Brasil.
Título: READOUT FRONT-END FOR THE ALICE TPC (CERN) IN CMOS TECHNOLOGY, Ano de obtenção: 2015.
Orientador: Prof. Dr Wilhelmus Adrianus Maria Van Noije.
Bolsista do(a): Fundação de Amparo à Pesquisa do Estado de São Paulo, FAPESP, Brasil.
Palavras-chave: Integrated Circuit; CMOS; CERN ALICE TPC; Readout Front-end of gaseous detectors.
Grande área: Engenharias
2006 - 2008
Mestrado em Engenharia Elétrica.
Universidade de São Paulo, USP, Brasil.
Título: Projeto de um conversor digital-analógico integrado para um transmissor de RF em tecnologia CMOS,Ano de Obtenção: 2008.
Orientador: Prof. Dr Wilhelmus Adrianus Maria Van Noije.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
2000 - 2006
Graduação em Engenheria Eletrônica.
Universidad Industrial de Santander, UIS, Colômbia.
Título: Projeto de um conversor digital-analógico integrado para um transmissor de RF em tecnologia CMOS.
Orientador: MSc Elkim Felipe Roa Fuentes.




Atuação Profissional



Universidade Federal de Minas Gerais, Escola de Engenharia, Departamento de, UFMG, Brasil.
Vínculo institucional

2018 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Adjunto, Regime: Dedicação exclusiva.


Universidade Federal de Mato Grosso, UFMT, Brasil.
Vínculo institucional

2016 - 2018
Vínculo: Servidor Público, Enquadramento Funcional: Professor, Carga horária: 40, Regime: Dedicação exclusiva.


Escola Politécnica da USP, EPUSP, Brasil.
Vínculo institucional

2016 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Projeto: Desenvolvimento de Instrumentação Científica para o Experimento ALICE do LHC-CERN (FAPESP 2014/12664-3) Neste projeto, propõem-se a realização sob completa responsabilidade dos grupos brasileiros do design, simulação, prototipagem, teste experimental, validação e fabricação desse novo ASIC que funcionará nas novas condições impostas pelo LHC, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos à radiação. O ASIC proposto neste projeto para ser usado no ALICE TPC, pode ser adaptado para outras aplicações como raio-X digital para geração de imagens médicas com alta resolução e baixa radiação, detetores de raios gamma aplicados, sensores de radiação, sensores de pressão e aceleração, etc. Os circuitos projetados como blocos funcionais do ASIC proposto poderão ser utilizados como IPs (Intellectual property) na implementação de novos ASICs para estas aplicações. Concomitantemente, também propõem-se a realização de pesquisa e desenvolvimento para a utilização dos sensores tipo GEM no TPC do experimento ALICE, e o desenvolvimento de outras aplicações desse dispositivo em colaboração com pesquisadores do IPEN (Instituo de Pesquisas de Energéticas e Nucleares) e outros grupos do Departamento de Física Nuclear da USP.

Vínculo institucional

2013 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Título do projeto: PROJETO DE UM ASIC DE AQUISIÇÃO E PROCESSAMENTO DIGITAL DE SINAIS PARA O TIME PROJECTION CHAMBER DO EXPERIMENTO ALICE (FAPESP 2013/06885-4) Resumo do Projeto: A proposta deste projeto inclui o projeto, simulação, fabricação, teste experimental e validação dos blocos Front-end de um ASIC protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do Time Projection Chamber do experimento ALICE. O protótipo do chip fabricado deve suportar polaridades negativas da tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potencia comparado com a versão anterior do chip, e que possa operar em ambientes submetidos a radiação. O objetivo das atividades a ser realizadas é o projeto e teste experimental do bloco é o projeto e teste experimental do bloco conversor analógico digital do ASIC protótipo proposto em tecnologia CMOS. Responsabilidades: - Projeto, layout e teste do bloco Charge Sensitive Amplifier (CSA) de baixo ruido, o qual precisa ter sensitividade e peaking time configurable, para suportar o TPC e o experimento MCH. Para o projeto deste bloco foi proposta uma nova técnica de cancelamento de ruido, o qual melhora as especificacoes de ruído do bloco em funcao da capacitancia do detetor, consumindo menor área total do circuito por canal. - Projeto, layout e teste do conversor analógico-digital de 10 bits, 10MSPS na topologia Successive Approximation (SAR). - Projeto, layout e teste dos drivers SLVS (Scalable Low-Voltage Signaling), incluido o transmissor e o Receitor. - Projeto, layout e teste dos circuitos de polarizacao do ASIC.

Atividades

01/2013 - Atual
Pesquisa e desenvolvimento , Engenharia Elétrica, .


Laboratório de Sistemas Integráveis Tecnológico, LSITEC, Brasil.
Vínculo institucional

2007 - 2012
Vínculo: Bolsista, Enquadramento Funcional: Analog and Mixed Signal IC Designer, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Experiencia como projetista: -10bits ADC in CMOS technology. -32,678 KHz and 4MHz CMOS crystal oscillator. -120dB low noise instrumentation amplifier in CMOS technology. -Precision Temperature-Sensing with RTD Circuits in CMOS technology. -CMOS low power RC oscillator. -Folded cascode OTA cmfb in CMOS technology. -Bandgap References, current reference and current sources in CMOS technology. - Low Dropout Regulator in Bi-CMOS technology. - Instrumentation amplifier with dynamic offset compensation Bi-CMOS technology. - Charge pump circuits for low voltage Regulator Bi-CMOS technology. - 12b Low Power Successive Approximation ADC in 0.35um CMOS technology. -10b low area, low power current steering DAC in 0.35um CMOS technology. -Regulator for smart-card applications in 0.18um CMOS technology.

Atividades

01/2007 - 12/2012
Pesquisa e desenvolvimento , Desing House - LSITEC, .


Faculdade de Ciências da FITO, FAC-FITO, Brasil.
Vínculo institucional

2012 - 2014
Vínculo: Colaborador, Enquadramento Funcional: Professor, Carga horária: 12
Outras informações
Disciplinas: Circuitos Elétricos, Eletrotecnica Geral, Cálculo, Probabilidade e Estatística, Instalações Elétricas, Cálculo Numérico.

Atividades

09/2013 - 01/2014
Ensino, Engenharia Elétrica, Nível: Graduação

Disciplinas ministradas
Circuitos Eléctricos, Cálculo Numérico , Electrónica , Instalaciones Eléctricas

DFCHIP, DFCHIP, Brasil.
Vínculo institucional

2012 - 2013
Vínculo: Bolsista, Enquadramento Funcional: Bolsista, Carga horária: 40
Outras informações
As principais atribuições do profissional foram: - Especificar detalhadamente, para cada bloco analógico dos Chips, a funcionalidade, os testes, o grau de risco na implementação e os recursos necessários. - Distribuição do projeto dos blocos no tempo. - Realizar testes com os protótipos dos Chips para verificar se as funcionalidades e o desempenho estão de acordo com o esperado. - Elaboração da documentação de projeto e de aplicação dos Chips. - Manter-se atualizado em aspectos tecnológicos em geral. A metodologia de projeto empregada foi: - Definição da arquitetura do bloco - Simulação comportamental e validação de especificações - Captura de esquemático e simulação elétrica - Realização do layout e levantamento (extração) de componentes parasitários -- Simulação pós-layout

Atividades

02/2012 - 07/2013
Pesquisa e desenvolvimento , DFCHIP, .


Universidad Industrial de Santander, UIS, Colômbia.
Vínculo institucional

2003 - 2006
Vínculo: Colaborador, Enquadramento Funcional: Pesquisador assistente, Carga horária: 20
Outras informações
Design Experience: Design and simulation of a 12-b current steering DAC in 0.35um CMOS. Design and simulation of a CMOS high slew-rate amplifier. FPGA Implementation of an 8-b simple processor.

Atividades

03/2003 - 10/2006
Pesquisa e desenvolvimento , Design and Research Group of Integrated Circuits (CIDIC), .



Linhas de pesquisa


1.
Integrated transceiver in CMOS technology, Data converters DACs and ADCs in CMOS technology

Objetivo: Design and implementation of a integrated transceiver in CMOS technology of very low power consumption, to be used in applications of short reach fulfilling the minimum specifications of the Bluetooth standard..
2.
Diseñador de Circuitos Integrados Analógicos e Digitales (Mixed Signal).
3.
Projeto de Circuitos Integrados Analógicos e Digitales (Mixed Signal).
4.
PROJETO DE UM ASIC DE AQUISIÇÃO E PROCESSAMENTO DIGITAL DE SINAIS PARA O TIME PROJECTION CHAMBER DO EXPERIMENTO ALICE


Projetos de pesquisa


2016 - Atual
Desenvolvimento de Instrumentação Científica para o Experimento ALICE do LHC-CERN, FAPESP: 2014/12664-3

Projeto certificado pelo(a) coordenador(a) Wilhelmus Adrianus Maria Van Noije em 04/08/2016.
Descrição: Sub-área de Conhecimento: Medidas Elétricas, Magnéticas e Eletrônicas, Instrumentação Especialidade: Microeletrônica Palavras-chave Microeletrônica , Acelerador de partículas, Projeto de CIs CMOS analógicos , Circuitos de baixo ruído , Conversores analogo-digital , amplificadores sensores para detectores gasosos ALICE (A Large Ion Collider Experiment) é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN (European Organization for Nuclear Research). Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Entre as atualizações planejadas para os próximos anos de funcionamento do experimento ALICE, está a melhoria na resolução e eficiência do rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior em relação à atual e permitindo o estudo de observáveis raros que devem permitir um avanço significativo na compreensão da matéria nuclear. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar a eletrônica de leitura dos sinais de diversos detectores do experimento ALICE como o Time Projection Chamber (TPC) e os Muon Tracking Chambers (MCH). O detector TPC é o principal dispositivo do experimento ALICE para o rastreamento e identificação de partículas carregadas, enquanto o MCH permite a medida de múons próxima à direção do feixe. A principal modificação a ser feita na eletrônica desses detectores consiste na criação de um novo ASIC (Application Specific Integrated Circuit) que será instalado na eletrônica de front-end com o objetivo de amplificar, converter e filtrar o sinal gerado por esses detectores. E para que o TPC alcance a taxa de leitura de eventos requerida, também é necessária a migração dos sensores tipo MWPC (Multi Wire Proportional Chamber) para GEM (Gas Electron Multiplier). Neste projeto, propõem-se a realização sob completa responsabilidade dos grupos brasileiros do design, simulação, prototipagem, teste experimental, validação e fabricação desse novo ASIC que funcionará nas novas condições impostas pelo LHC, com menor consumo de potência comparado com a versão anterior do chip, e que possa operar em ambientes submetidos à radiação. O ASIC proposto neste projeto para ser usado no ALICE TPC, pode ser adaptado para outras aplicações como raio-X digital para geração de imagens médicas com alta resolução e baixa radiação, detetores de raios gamma aplicados, sensores de radiação, sensores de pressão e aceleração, etc. Os circuitos projetados como blocos funcionais do ASIC proposto poderão ser utilizados como IPs (Intellectual property) na implementação de novos ASICs para estas aplicações. Concomitantemente, também propõem-se a realização de pesquisa e desenvolvimento para a utilização dos sensores tipo GEM no TPC do experimento ALICE, e o desenvolvimento de outras aplicações desse dispositivo em colaboração com pesquisadores do IPEN (Instituo de Pesquisas de Energéticas e Nucleares) e outros grupos do Departamento de Física Nuclear da USP..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (0) / Mestrado acadêmico: (1) / Doutorado: (2) .

Integrantes: Hugo Daniel Hernandez Herrera - Integrante / Wilhelmus Adrianus Maria Van Noije - Coordenador / Tiago Oliveira Weber - Integrante / Marcelo Munhoz - Integrante / Marcos Bregant - Integrante / Bruno Sanches - Integrante.
2013 - 2016
PROJETO DE UM ASIC DE AQUISIÇÃO E PROCESSAMENTO DIGITAL DE SINAIS PARA O TIME PROJECTION CHAMBER DO EXPERIMENTO ALICE, FAPESP 2013/06885-4

Projeto certificado pelo(a) coordenador(a) Wilhelmus Adrianus Maria Van Noije em 26/10/2014.
Descrição: Título do projeto: PROJETO DE UM ASIC DE AQUISIÇÃO E PROCESSAMENTO DIGITAL DE SINAIS PARA O TIME PROJECTION CHAMBER DO EXPERIMENTO ALICE , FAPESP 2013/06885-4 Resumo do Projeto: A proposta deste projeto inclui o projeto, simulação, fabricação, teste experimental e validação dos blocos Front-end de um ASIC protótipo de aquisição de sinais e de processamento digital que possa ser usado na eletrônica de detecção dos sinais no cátodo do Time Projection Chamber do experimento ALICE. O protótipo do chip fabricado deve suportar polaridades negativas da tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potencia comparado com a versão anterior do chip, e que possa operar em ambientes submetidos a radiação. O objetivo das atividades a ser realizadas pelo bolsista é o projeto e teste experimental do bloco conversor analógico-digital do ASIC protótipo proposto em tecnologia CMOS. Responsabilidades: - Projeto, layout e teste do bloco Charge Sensitive Amplifier (CSA) de baixo ruido, o qual precisa ter sensitividade e peaking time configurable, para suportar o TPC e o experimento MCH. Para o projeto deste bloco foi proposta uma nova técnica de cancelamento de ruido, o qual melhora as especificacoes de ruído do bloco em funcao da capacitancia do detetor, consumindo menor área total do circuito por canal. - Projeto, layout e teste do conversor analógico-digital de 10 bits, 10MSPS na topologia Successive Approximation (SAR). - Projeto, layout e teste dos drivers SLVS (Scalable Low-Voltage Signaling), incluido o transmissor e o Receitor. - Projeto, layout e teste dos circuitos de polarizacao..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Especialização: (0) / Doutorado: (2) .

Integrantes: Hugo Daniel Hernandez Herrera - Integrante / Wilhelmus Adrianus Maria Van Noije - Coordenador / Marcelo Munhoz - Integrante / Marcos Bregant - Integrante / Bruno Sanches - Integrante.
Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Outra.
2012 - 2015
NOISE AND PSRR IMPROVEMENT TECHNIQUE FOR TPC READOUT FRONT-END IN CMOS TECHNOLOGY
Descrição: ALICE é um dos quatro grandes experimentos do acelerador de partículas LHC (Large Hadron Collider) instalado no laboratório europeu CERN. Um programa de atualizações desse experimento acaba de ser aprovado pelo comitê gestor do acelerador LHC. Dentro das atualizações planejadas para os próximos anos do experimento ALICE, está melhorar a resolução e eficiência de rastreamento de partículas produzidas em colisões entre íons pesados, mantendo a excelente capacidade de identificação de partículas para uma taxa de leitura de eventos significativamente maior da atual. Para se alcançar esse objetivo, entre outras ações, é preciso atualizar os detectores Time Projection Chamber (TPC), modificando a eletrônica de leitura de eventos, a qual não é adequada para esta migração. Para superar esta limitação tem sido proposto o projeto, simulação, fabricação, teste experimental e validação de um ASIC protótipo de aquisição de sinais e de processamento digital chamado SAMPA, que possa ser usado na eletrônica de detecção dos sinais no cátodo do TPC, que suporte polaridades negativas de tensão de entrada e leitura continua de dados, com 32 canais por chip, com menor consumo de potência comparado com a versão anterior do chip. Este trabalho tem como objetivo o projeto, fabricação, e teste experimental de um readout front-end em tecnologia CMOS 130nm, com polaridade configurable (positiva/negativa), peaking time e sensibilidade, de forma que o novo SAMPA ASIC possa ser usada em ambos detectores. Para obter um ASIC integrando 32 canais por chip, o projeto do front-end proposto precisa ter baixa área e baixo consumo de potência, mas ao mesmo tempo requer baixo ruido. Neste sentido, uma nova técnica para melhorar a especificação de ruido e o PSRR (Power Supply Rejection Ratio) sem impacto no consumo de área e potência é proposta neste trabalho. A análise e as equações do circuito proposto são apresentadas as quais foram validadas por simulação e teste experimental de um circuito integrado com 5 canais do front-end projetado. O Equivalent Noise Charge medido foi <550e para uma capacitance do detector de 18.5pF. Aárea total do front-end foi de 2300μm × 150μm, e o consumo total de potencia medidofoi de 9.1mW por canal..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Doutorado: (1) .

Integrantes: Hugo Daniel Hernandez Herrera - Integrante / VAN NOIJE, WILHELMUS - Coordenador.
2006 - 2008
Projeto de um conversor digital-analógico integrado para um transmissor de RF em tecnologia CMOS
Descrição: This work presents a small-area CMOS current-steering segmented digital-to-analog converter (DAC) design intended for RF transmitters in 2.45 GHz Bluetooth applications. The current-source design strategy is based on an iterative scheme whose variables are adjusted in a simple way, minimizing the area and the power consumption, and meeting the design specifications. A theoretical analysis of static-dynamic requirements and a new layout strategy to attain a small-area current-steering DAC are included. The DAC was designed and implemented in 0.35 mu m CMOS technology, requiring an active area of just 200 mu m x 200 mu m. Experimental results, with a full-scale output current of 700 mu A and a 3.3 V power supply, showed a spurious-free dynamic range of 58 dB for a 1 MHz output sine wave and sampling frequency of 50 MHz, with differential and integral nonlinearity of 0.3 and 0.37 LSB, respectively..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: / Mestrado profissional: (1) .

Integrantes: Hugo Daniel Hernandez Herrera - Integrante / NOIJE, WILHELMUS - Coordenador.


Áreas de atuação


1.
Grande área: Engenharias / Área: Engenharia Elétrica.
2.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Projeto de circuitos integrados analógicos.
3.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Projeto de RF-IC em tecnologia CMOS.


Idiomas


Espanhol
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês
Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Razoavelmente.


Prêmios e títulos


2006
Décimo lugar no ECAES 2006 em Engenheria Elétrica a nível nacional, ICFES (Instituto Colombiano para el Fomento de la Educación Superior).
1999
Segundo lugar no "?Examen de estado para el ingreso a la educación superior?, La Guajira - Colombia", ICFES (Instituto Colombiano para el Fomento de la Educación Superior).


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
ADOLFSSON, J.2017ADOLFSSON, J. PABON, A. AYALA BREGANT, M. BRITTON, C. BRULIN, G. CARVALHO, D. CHAMBERT, V. CHINELLATO, D. ESPAGNON, B. HERRERA, H.D. HERNANDEZ LJUBICIC, T. MAHMOOD, S.M. MJÖRNMARK, U. MORAES, D. MUNHOZ, M.G. NOËL, G. OSKARSSON, A. OSTERMAN, L. PILYAR, A. READ, K. RUETTE, A. RUSSO, P. SANCHES, B.C.S. SEVERO, L. SILVERMYR, D. , et al.SUIRE, C. TAMBAVE, G.J. TUN-LANOË, K.M.M. NOIJE, W. VAN VELURE, A. VERESCHAGIN, S. WANLIN, E. WEBER, T.O. ZAPOROZHETS, S. ; SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades. Journal of Instrumentation, v. 12, p. C04008-C04008, 2017.

2.
BARBOZA, S.H.I.2016BARBOZA, S.H.I. ; BREGANT, M. ; CHAMBERT, V. ; ESPAGNON, B. ; HERRERA, H.D. HERNANDEZ ; MAHMOOD, S.M. ; MORAES, D. ; MUNHOZ, M.G. ; NOËL, G. ; PILYAR, A. ; RUSSO, P. ; SANCHES, B.C.S ; TAMBAVE, G.J. ; TUN-LANOË, K.M.M. ; NOIJE, W. VAN ; VELURE, A. ; VERESCHAGIN, S. ; WEBER, T.O. ; ZAPOROZHETS, S. . SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades. Journal of Instrumentation, v. 11, p. C02088-C02088, 2016.

3.
HERNÁNDEZ, HUGO2016HERNÁNDEZ, HUGO; VAN NOIJE, WILHELMUS . Front-end for gaseous detectors read-out with improved PSRR in 130 nm CMOS technology. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE), v. 89, p. 549-560, 2016.

4.
HERNÁNDEZ, HUGO2015HERNÁNDEZ, HUGO; VAN NOIJE, WILHELMUS . Fully integrated boost converter for thermoelectric energy harvesting in 180 nm CMOS. Analog Integrated Circuits and Signal Processing (Dordrecht. Online), v. 82, p. 17-23, 2015.

5.
HERNÁNDEZ, HUGO2008HERNÁNDEZ, HUGO; NOIJE, WILHELMUS ; ROA, ELKIM ; NAVARRO, JOÃO . A small area 8 bits 50 MHz CMOS DAC for Bluetooth transmitter. Analog Integrated Circuits and Signal Processing, v. 57, p. 69-77, 2008.

Livros publicados/organizados ou edições
1.
HERRERA, H. D. H.; CARVAJAL, W. ; ROA, E. . Conversores: digital-analógico y analógico digital. 1. ed. Bucaramanga, Colômbia: Division de Publicaciones UIS, 2009. v. 1. 208p .

Trabalhos completos publicados em anais de congressos
1.
HERNANDEZ, HUGO; SEVERO, LUCAS ; VAN NOIJE, WILHELMUS . 0.5V 1OMS/S 9-Bits Asynchronous SAR ADC for BLE Receivers in L80NM CMOS Technology. In: 2018 31st IEEE International SystemonChip Conference (SOCC), 2018, Arlington. 2018 31st IEEE International System-on-Chip Conference (SOCC), 2018. p. 1.

2.
HERNANDEZ, HUGO; CARVALHO, DIONISIO ; SANCHES, BRUNO ; SEVERO, LUCAS C. ; VAN NOIJE, WILHELMUS . Current mode 1.2-Gbps SLVS transceiver for readout front-end ASIC. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1.

3.
CHAPARRO, L. ; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; CARRILLO, J. ; HERRERA, H.D. HERNANDEZ . Voltage-to-Frequency Converter Design for System-on-Chip Testing in 0.35um CMOS Technology.. In: Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

4.
NOIJE, W. VAN ; SOLA, F. ; SEVERO, L. C. ; RANGEL, R. ; SANTOS, D. ; ARANDA, W. C. ; HERRERA, H.D. HERNANDEZ . A 0.5V 2.4GHz Low Power Cross-Coupled Voltage Controlled Oscillator for a BLE Receiver.. In: Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017, São Paulo. Seminatec 2017 - XII Workshop on semiconductions and micro & nano technology, 2017.

5.
HERNANDEZ SANABRIA, ELKYN ; AMAYA PALACIO, JOSE ; HERRERA, HUGO HERNANDEZ ; VAN NOIJE, WILHELMUS . A design methodology for an integrated CMOS instrumentation amplifier for bioespectroscopy applications. In: 2017 CHILEAN Conference on Electrical, Electronics Engineering, Information and Communication Technologies (CHILECON), 2017, Pucon. 2017 CHILEAN Conference on Electrical, Electronics Engineering, Information and Communication Technologies (CHILECON), 2017. p. 1.

6.
DURAN, CKRISTIAN ; RUEDA, D. LUIS ; CASTILLO, GIOVANNY ; AGUDELO, ANDERSON ; ROJAS, CAMILO ; CHAPARRO, LUIS ; HURTADO, HARRY ; ROMERO, JUAN ; RAMIREZ, WILMER ; GOMEZ, HECTOR ; ARDILA, JAVIER ; RUEDA, LUIS ; HERNANDEZ, HUGO ; AMAYA, JOSE ; ROA, ELKIM . A 32-bit RISC-V AXI4-lite bus-based microcontroller with 10-bit SAR ADC. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016. p. 315.

7.
CARRENO, EDWIN G. ; HERNANDEZ, CHRISTIAN D. ; DIAZ, OSCAR M. ; GOMEZ, HECTOR ; FAJARDO, CARLOS ; HERNANDEZ, HUGO ; VAN NOIJE, WILHELMUS ; ROA, ELKIM . A 3.9 compression-ratio Huffman encoding scheme for the large ion collider on 65nm and 130nm CMOS technologies. In: 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits & Systems (LASCAS), 2016. p. 347.

8.
HERRERA, H. D. H.; MUNHOZ, M. ; NOIJE, W. A. M. V. ou Van Noije, W. A. M . Configurable Low Noise Readout Front-End for Gaseous Detectors in 130nm CMOS Technology. In: VI IEEE Latin American Symposium on Circuits and Systems, 2015, Montevideo. Proceedings of VI IEEE Latin American Symposium on Circuits and Systems, 2015.

9.
HERRERA, H. D. H.; MUNHOZ, M. ; NOIJE, W. A. M. V. ou Van Noije, W. A. M . Configurable Low Noise Readout Front-End for Gaseous Detectors in 130nm CMOS Technology. In: International Symposium Circuits and Systems, 2015, Lisboa. Proceedings of International Symposium Circuits and Systems 2015, 2015.

10.
HERNANDEZ, H.D.H; Bruno Sanches ; BREGANT, M. ; Stelvio Barboza ; Tiago Weber ; MORAIS, D. ; MUNHOZ, M. ; RUSSO, P. . SAMPA Chip: a new ASIC for the ALICE TPC and MCH Upgrades. In: Topical Workshop on Electronics for particle physics experiments (TWEPP ), 2015, Lisboa. TWEPP 2015, 2015.

11.
HERRERA, H. D. H.; Kofuji, S. T. ; NOIJE, W. A. M. V. ou Van Noije, W. A. M . Fully Integrated Boost Converter For Thermoelectric Energy Harvesting. In: Lascas 2013 4th IEEE Latin Symposium on Circuits and Systems, 2013, Cusco, Peru. Lascas 2013 4th IEEE Latin Symposium on Circuits and Systems, 2013.

12.
HERRERA, H. D. H.; Jonathan Scott ; NOIJE, W. A. M. V. ou Van Noije, W. A. M . DPA insensitive voltage regulator for contact smart cards. In: SBCCI 2012 - 25th Symposium on Integrated Circuits and Systems Design, 2012, Brasilia. SBCCI 2012 - 25th Symposium on Integrated Circuits and Systems Design, 2012.

13.
Jefferson D. B. Soldera ; Julio Saldaña ; Cesar G. Penteado ; HERRERA, H. D. H. ; Raul Acosta ; VALERIO, M. A. ; Fernando Chavez ; Angélica dos Anjos ; Paulo H. Trevisan . On-chip 4to20mA reconfigurable current loop transmitter for smart sensor applications. In: SBCCI 2012 - 25th Symposium on Integrated Circuits and Systems Design, 2012, Brasilia. SBCCI 2012 - 25th Symposium on Integrated Circuits and Systems Design, 2012.

14.
HERRERA, H. D. H.; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; MATEUS, J ; ROA, E. . Diseño de un Oscilador Pierce CMOS compensado en temperatura para aplicaciones de bajo consumo de potencia. In: XV Workshop IBERCHIP, 2009, Buenos Aires. XV Workshop IBERCHIP, 2009. v. 1.

15.
Luis Carlos Gutiérrez ; HERRERA, H. D. H. ; ROA, E. . A CurrentEcient, LowDropout Regulator with Improved Load Regulation. In: IEEE Workshop on Microelectronics and Electron Devices (WMED2009), 2009, Boise. IEEE Workshop on Microelectronics and Electron Devices (WMED2009), 2009.

16.
HERRERA, H. D. H.; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; ROA, E. ; NAVARRO, J. ; MATEUS, J . Oscilador Pierce CMOS de bajo consumo de potencia compensado em temperatura. In: V Congreso Internacional de la Región Andina IEEE ANDESCON, 2008, Cusco, Peru. V Congreso Internacional de la Región Andina IEEE ANDESCON, 2008.

17.
MATEUS, J ; ROA, E. ; HERRERA, H. D. H. ; NAVARRO, J. . A 2.7ua sub1-v voltage reference. In: 21st Symposium on integrated Circuits and System Design, 2008, Gramado, Brasil. Proceedings of the 21st Annual Symposium on integrated Circuits and System Design, 2008.

18.
HERRERA, H. D. H.; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; ROA, E. ; NAVARRO, J. . A Small Area 8bits 50MHz CMOS DAC for Bluetooth. In: 20th SBCCI Symposium on Integrated Circuits and Systems Design, 2007, Rio de Janeiro. Anais 20th SBCCI Symposium on Integrated Circuits and Systems Design.

19.
HERRERA, H. D. H.; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; ROA, E. ; NAVARRO, J. . Design Strategy of Current Source in Current-Steering CMOS DAC. In: XIII IBERCHIP Worshop, 2007, Lima. XIII IBERCHIP Worshop, IWS-2007, 2007.

20.
HERRERA, H. D. H.; NOIJE, W. A. M. V. ou Van Noije, W. A. M ; ROA, E. . Diseño de un DAC para RF CMOS. In: ANDESCON 2006 III Congreso Internacional de la Región Andina IEEE, 2006, Quito. ANDESCON 2006 III Congreso Internacional de la Región Andina IEEE, 2006.

Outras produções bibliográficas
1.
ALICE Collaboration ; HERRERA, H. D. H. ; NOIJE, W. A. M. V. ou Van Noije, W. A. M . Upgrade of the ALICE readout and trigger system Technical Design report. Suiça: https://cds.cern.ch/record/1603472/files/ALICE-TDR-015.pdf, 2013 (Technical Report, Report number: CERN-LHCC-2013-019 ; ALICE-TDR-015).


Demais tipos de produção técnica
1.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design, Programa Nacional de Formação de Projetistas de CI. 2015. (Curso de curta duração ministrado/Especialização).

2.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design do Programa Nacional de Formação de Projetistas de CI. 2014. (Curso de curta duração ministrado/Especialização).

3.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design, Programa Nacional de Formação de Projetistas de CI. 2013. (Curso de curta duração ministrado/Especialização).



Bancas



Participação em bancas de trabalhos de conclusão
Teses de doutorado
1.
NOIJE, W. A. M. V.; SOARES JUNIOR, J. N.; FRUETT, F.; PETRAGLIA, A.; HERRERA, H.D. HERNANDEZ. Participação em banca de José Alejandro Amaya Palacio. Gerador de Sinal para Aplicação da Espectroscopia de Bio-Impedância Elétrica na Detecção de Câncer. 2017. Tese (Doutorado em Doutorado em Engenharia Elétrica) - Escola Politécnica da USP.




Eventos



Participação em eventos, congressos, exposições e feiras
1.
IX Jornada Técnico-Científica de la Facultad de Ingeniería, UNIVERSIDAD DEL QUINDIO. Read-out Microelectronic for the Time Projection Chamber of the ALICE Experiment (CERN). 2016. (Exposição).

2.
IEEE International Symposium on Circuits and Systems (ISCAS). Configurable Low Noise Readout Front-End for Gaseous Detectors in 130nm CMOS Technology. 2015. (Congresso).

3.
SEMANA DA ENGENHARIA, FACULDADE DE CIÊNCIAS DA FUNDAÇÃO INSTITUTO TECNOLÓGICO DE OSASCO. EXPERIENCIA NO CERN LAB. 2013. (Feira).



Educação e Popularização de C & T



Cursos de curta duração ministrados
1.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design do Programa Nacional de Formação de Projetistas de CI. 2014. (Curso de curta duração ministrado/Especialização).

2.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design, Programa Nacional de Formação de Projetistas de CI. 2015. (Curso de curta duração ministrado/Especialização).

3.
HERNÁNDEZ, HUGO. Mixed-Signal IC Design, Programa Nacional de Formação de Projetistas de CI. 2013. (Curso de curta duração ministrado/Especialização).




Página gerada pelo Sistema Currículo Lattes em 17/02/2019 às 20:26:57