Alexandre Augusto da Penha Coelho

Bolsista de Doutorado no Exterior do CNPq

  • Endereço para acessar este CV: http://lattes.cnpq.br/1285670576587821
  • Última atualização do currículo em 02/08/2018


Possui graduação em Engenharia Elétrica pela Universidade Federal do Ceará (2005) e Mestrado em Engenharia de Teleinformática pela Universidade Federal do Ceará (2010). É professor assistente do departamento de engenharia de teleinformática (DETI) da Universidade Federal do Ceará desde 2011. Tem experiência na área de Engenharia Eletrônica, com ênfase em Microeletrônica, atuando principalmente no seguinte tema: Microeletrônica, Sistemas Tolerantes a Falhas para Aplicações Espaciais, Sistemas Embarcados, Engenharia de Software. (Texto informado pelo autor)


Identificação


Nome
Alexandre Augusto da Penha Coelho
Nome em citações bibliográficas
COELHO, A. A. P.;COELHO, ALEXANDRE A. P.;COELHO, ALEXANDRE;COELHO, A.

Endereço


Endereço Profissional
Universidade Federal do Ceará, Centro de Tecnologia, Departamento de Engenharia de Teleinformática.
Campus do PICI SN / Laboratório de Engenharia de Sistemas de Computação
Pici
60455760 - Fortaleza, CE - Brasil
Telefone: (85) 33669608
Fax: (85) 33669608
URL da Homepage: www.lesc.ufc.br


Formação acadêmica/titulação


2015
Doutorado em andamento em Microeletrônica.
Institut Polytechnique de Grenoble, Grenoble INP, França.
Título: Routeur tolérant aux fautes pour un réseau de communication sur puce sous les effets des radiations,
Orientador: Raoul Velazco.
Coorientador: Nacer-Eddine Zergainoh.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Network on Chip; Fault Tolerant; Soft Error; Hardware Emulation.
Grande área: Engenharias
2008 - 2010
Mestrado em Engenharia de Teleinformática.
Universidade Federal do Ceará, UFC, Brasil.
Título: FT-OpenRISC: Um processador de Arquitetura RISC Tolerante a Falhas para Sistemas Embarcados,Ano de Obtenção: 2010.
Orientador: Paulo Cesar Cortez.
Coorientador: Helano de Sousa Castro.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
Palavras-chave: Microeletrônica; Dependability; Fault Tolerant; Radiation Hardened; FPGA.
Grande área: Engenharias
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas de Computação / Especialidade: Sistemas Embarcados.
1999 - 2005
Graduação em Engenharia Elétrica.
Universidade Federal do Ceará, UFC, Brasil.




Formação Complementar


2006 - 2006
LINUX EMBARCADO. (Carga horária: 40h).
UTHA LINUX CENTER, UTHA, Brasil.
2005 - 2005
CADENCE - Allegro PCB SI 610. (Carga horária: 40h).
ANACON, ANACON, Brasil.
2005 - 2005
LPKF. (Carga horária: 40h).
ANACON, ANACON, Brasil.
2004 - 2004
CADENCE - Allegro PCB, Orcad PCB e PSpice. (Carga horária: 60h).
ANACON, ANACON, Brasil.


Atuação Profissional



Universidade Federal do Ceará, UFC, Brasil.
Vínculo institucional

2011 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Assistente, Carga horária: 40, Regime: Dedicação exclusiva.
Outras informações
Professor Assistente II do Departamento de Engenharia de Teleinformática (DETI).

Vínculo institucional

2010 - 2011
Vínculo: Professor Substituto, Enquadramento Funcional: Professor Substituto, Carga horária: 40
Outras informações
Professor substituto do Departamento de Engenharia de Teleinformática (DETI).

Vínculo institucional

2004 - 2005
Vínculo: Bolsista, Enquadramento Funcional: Bolsista de pesquisa e desenvolvimento, Carga horária: 20
Outras informações
Bolsista no Departamento de Engenharia de Teleinformática (DETI) no Laboratório de Engenharia de Sistemas de Computação (LESC).

Vínculo institucional

2001 - 2003
Vínculo: Bolsista, Enquadramento Funcional: Bolsista de pesquisa e desenvolvimento, Carga horária: 20
Outras informações
Bolsista no Departamento de Engenharia Elétrica no Laboratório de Redes de Computadores (LaRC).

Atividades

02/2011 - Atual
Pesquisa e desenvolvimento , Centro de Tecnologia, Departamento de Engenharia de Teleinformática.

06/2010 - Atual
Ensino, Engenharia de Teleinformática, Nível: Graduação

Disciplinas ministradas
Projeto Lógico Digital
Microeletrônica
Sistemas Microprocessados
Sistemas Microprogramados
Sistemas de Computação
Introdução a Programação
08/2008 - Atual
Pesquisa e desenvolvimento , Centro de Tecnologia, Departamento de Engenharia de Teleinformática.


Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
Vínculo institucional

2008 - 2009
Vínculo: Bolsista, Enquadramento Funcional: Bolsista, Carga horária: 20
Outras informações
Bolsista de Mestrado.


Fundação Cearense de Pesquisa e Cultura, FCPC, Brasil.
Vínculo institucional

2005 - 2011
Vínculo: Celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento, Carga horária: 40
Outras informações
Engenheiro de Desenvolvimento do Laboratório de Engenharia de Sistemas de Computação (LESC/DETI/UFC).



Linhas de pesquisa


1.
Microeletrônica - Circuitos Programáveis (FPGA)

Objetivo: Investigar o efeito de falhas em circuitos programáveis configurados por SRAM e desenvolver técnicas de tolerância para assegurar o correto funcionamento de circuitos programáveis em ambientes com partículas energizadas. O objetivo específico é desenvolver sistemas embarcados tolerantes a radiação composto por um grande numbero de memoria, processadores e blocos lógico para aplicações espaciais..
Grande área: Engenharias
Grande Área: Engenharias / Área: Engenharia Aeroespacial / Subárea: Materiais e Processos para Engenharia Aeronáutica e Aeroespacial.
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware.
Palavras-chave: FPGA; Radiation Hardened; Soft Error; MPSOC; Sistemas Embarcados.
2.
Projeto e Teste de Multiprocessor System-on-Chip (MPSoC) Tolerante a Falhas

Objetivo: Modelagem de MPSoCs tolerante a radiação ionizante, injeção de falhas, teste, qualificação de circuitos integrados e desenvolvimento de técnicas de tolerância a falhas provenientes do efeito de radiação.
Grande área: Engenharias
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.
Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos / Especialidade: Materiais e Dispositivos Supercondutores.
Palavras-chave: MPSOC; Injeção de Falhas; Single Event Upsets; SRAM-based FPGA.


Projetos de pesquisa


2011 - Atual
Núcleos IP de Código Corretores de Erros para proteção de Memórias SRAM
Descrição: Em memórias do tipo SRAM durante o período de armazenamento, os dados envolvidos estão suscetíveis a sofrerem influência de meio, tais como interferências eletromagnéticas, radiações ou até mesmo falhas do próprio hardware. A falha pode ser caracterizada como a inversão de um ou mais bits armazenados na SRAM, ocasionando um erro no sistema. Neste sentido, uma forma de resolução destes problemas é a utilização de Códigos Corretores de Erros, que atuem em nível de SoC..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) / Doutorado: (1) .
Integrantes: Alexandre Augusto da Penha Coelho - Coordenador / Helano de Sousa Castro - Integrante / Felipe Gaspar Alan e Silva - Integrante / Maria Luciene Li ra Monteiro - Integrante / Filipe Maciel Lins - Integrante.
2008 - 2011
Escalonamento de Processos em Tempo Real para sistemas multiprocessados tolerantes a Falhas com FPGA

Projeto certificado pelo(a) coordenador(a) Helano de Sousa Castro em 18/03/2018.
Descrição: O projeto visa investigar novas formas de se escalonar recursos de hardware em silicio, onde se implementam vários cores de processadores. Os resultados devem levar ao desenvolvimento de um sistema operacional em silicio, que gerencia aspectos de partilhamento de hardware e tolerância a falhas.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (1) .
Integrantes: Alexandre Augusto da Penha Coelho - Integrante / Helano de Sousa Castro - Coordenador.
2008 - 2009
x10Giga
Descrição: Projeto de Equipamento de Telecomunicações com interface ótica e interface elétrica da ordem de GHz, baseado em FPGAs Virtex 5.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (8) .
Integrantes: Alexandre Augusto da Penha Coelho - Coordenador / Ricardo Jardel Nunes da Silveira - Integrante / Jarbas Ariel Nunes da Silveira - Integrante.


Projetos de desenvolvimento


2014 - Atual
PCB Layout para Processador IMX6
Descrição: Projeto e desenvolvimento de duas placas de circuito impresso com suporte ao processador IMX6 para emprego em sistemas automotivos.
Situação: Em andamento; Natureza: Desenvolvimento.
2014 - Atual
Automação Inteligente de Ensaios em No-Breaks
Descrição: O objetivo deste projeto é a pesquisa de métodos de automação de processos e ensaios realizados na plataforma LABVIEW para realização de testes em equipamentos No-breaks.
Situação: Em andamento; Natureza: Desenvolvimento.
2013 - Atual
Algoritmos de Processamento de Sinais Embarcados em FPGA

Projeto certificado pelo(a) coordenador(a) Paulo Cesar Cortez em 25/04/2015.
Descrição: Desenvolver e integrar um conjunto de algoritmos de processamento digital de sinais, embarcados em FPGA, utilizando um utilizando um DSP soft core processor.
Situação: Em andamento; Natureza: Desenvolvimento.
2011 - 2012
Avaliação, Simulação e Implementação de um Cancelador de Eco para Plataforma FPGA

Projeto certificado pelo(a) coordenador(a) Paulo Cesar Cortez em 11/01/2015.
Descrição: O objetivo deste projeto é a verificação funcional e o desenvolvimento em software em MATLAB de algoritmos para realização de codificação ADPCM, decodificação ADPCM e cancelamento de eco para FPGA.
Situação: Concluído; Natureza: Desenvolvimento.
Alunos envolvidos: Graduação: (7) / Doutorado: (1) .
Integrantes: Alexandre Augusto da Penha Coelho - Integrante / Ricardo Jardel Nunes da Silveira - Integrante / Paulo Cesar Cortez - Coordenador / Fábio Cisne Ribiero - Integrante / Jefersson Calixto Figueiredo - Integrante / Marciel Barros Pereira - Integrante / Paulo Victor Guilhemino da Silva - Integrante / Rafael Silva Alves - Integrante / Artur Rodrigues Rocha Neto - Integrante / Caio Cesar Martins Silva - Integrante.Financiador(es): SIEMENS ENTERPRISE COMMUNICATIONS TECNOLOGIA DA INFORMAÇÃO E COMUNICAÇÕES - Bolsa.
2007 - 2008
Minueto: Computador para aplicações Embedded baseado em processodor INTEL

Projeto certificado pelo(a) coordenador(a) Helano de Sousa Castro em 18/03/2018.
Descrição: O projeto teve como objetivo a concepção de uma arquitetura computacional de alto valor agregado, possuido todas as intefaces computacionais presentes em computadores tipo desktop e notebook, mas voltado para aplicações embedded. O computador pode rodar todos os sistemas operacionais mais conhecidos, incluindo Wiindows e Linux. O projeto consistiu na completa concepção e implementação do projeto lógico-eletrônico, bem como do projeto e implementação de uma placa eletrônica de alta densidade de oito camadas. Foram realizados modelagens de componentes para avaliar seus compormentos dinâmicos, bem como avaliação de Signal Integrity e EMC (Eletromagnetics Compatibility), e os resultados foram contemplados no projeto do computador. O Minueto é a primeira placa mãe concebida no Brasil com um processador INTEL-Embedded..
Situação: Concluído; Natureza: Desenvolvimento.
2006 - 2007
Arquitetura Computacional para Aplicações Embedded baseada no Geode

Projeto certificado pelo(a) coordenador(a) Helano de Sousa Castro em 18/03/2018.
Descrição: O projeto consistiu da concepção de um computador para aplicações embedded, tendo como processdor o GEODE, incluindo o projeto lógico-eletrônico e o projeto da placa-mãe de quatro camadas. Estudos sobre signal integrity e EMC (electromagnetics Intererence) foram realizados e os resultados levaram à introdução de soluções em nível de projeto do projeto lógico-eletrônico e do projeto da placa eletrônica. O computador possui todas as interfaces usuais de um computador tipo desk-top ou lap-top. Esse projeto representou um grande avanço do país no domínio do projeto de placas-mãe para computadores tendo sido escolhido pela AMD, um dos maiores fabricanttes de processadores do mundo, a escolher esse projeto com referência nessa categoria. Maiores detalhes sobre o projeto podem ser encontrados em www.lesc.ufc.br..
Situação: Concluído; Natureza: Desenvolvimento.
2005 - 2014
PC Diagnosis

Projeto certificado pelo(a) coordenador(a) Helano de Sousa Castro em 18/03/2018.
Descrição: Concepção de um sistema de testes automáticos em todo um sistema computacional, incluindo suas intefaces, memória e processador, na linha de montagem dos computadores. O PC Diagnosis está sendo usado atualmente, no teste de validação de computadores de várias multinacionais (tendo validade uma versão de computador HP, LENovo, Nova, dentre outros). Uma versão desse sistema ganhou um prêmio da HP..
Situação: Concluído; Natureza: Desenvolvimento.
2004 - 2006
PC Multiusuário

Projeto certificado pelo(a) coordenador(a) Helano de Sousa Castro em 18/03/2018.
Descrição: Concepção de uma plataforma computacional que permite o uso de um único computador e seus recursos (ihcluindo acesso à internet) por vários usuários. Cada usuário tem seu próprio terminal de vídeo, teclado, mouse, sistema multimídia e acesso à internet, além de seu próprio ambiente de trabalho Linux, de forma independente. O projeto baseia-se no sistema operacional Linux, com seu kernel modificado, além de interface gráfica, de forma a permitir o uso compartilhado e em tempo real por vários usuários. Foi também desenvolvido uma placa eletrônica (Aúdio USB Hub) para permitir o acoplamento de vários sistemas multimídia no computador. O projeto foi motivado pelo uso em aplicações de inclusão digital, e ganhou o Prêmio Inclusão Digital Telemar de 2006.
Situação: Concluído; Natureza: Desenvolvimento.


Áreas de atuação


1.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Microeletrônica.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
3.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas de Computação/Especialidade: Sistemas de Tempo Real.
4.
Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Sistemas de Computação/Especialidade: Sistemas Embarcados.
5.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.
6.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Engenharia de Software.


Idiomas


Espanhol
Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.
Francês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
CHARIF, AMIR2018CHARIF, AMIR ; COELHO, ALEXANDRE ; EBRAHIMI, MASOUMEH ; BAGHERZADEH, NADER ; ZERGAINOH, NACER-EDDINE . First-Last: A Cost-Effective Adaptive Routing Solution for TSV-Based Three-Dimensional Networks-on-Chip. IEEE TRANSACTIONS ON COMPUTERS, v. 1, p. 1-1, 2018.

2.
COELHO, ALEXANDRE2017COELHO, ALEXANDRE; LAURENT, RAPHAEL ; SOLINAS JR, MIGUEL ; FRAIRE, JUAN ; MAZER, EMMANUEL ; ZERGAINOH, NACER-EDDINE ; KARAOUI, SAID ; VELAZCO, RAOUL . On the Robustness of Stochastic Bayesian Machines. IEEE TRANSACTIONS ON NUCLEAR SCIENCE, v. 64, p. 1-1, 2017.

3.
CHARIF, AMIR2017CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . A Dynamic Sufficient Condition of Deadlock-Freedom for High-Performance Fault-Tolerant Routing in Networks-on-Chips. IEEE Transactions on Emerging Topics in Computing, v. 1, p. 1-1, 2017.

4.
CHEMLI, BOURAOUI2017CHEMLI, BOURAOUI ; ZITOUNI, ABDELKRIM ; COELHO, ALEXANDRE ; VELAZCO, RAOUL . Design of Efficient Pipelined Router Architecture for 3D Network on Chip. International Journal of Advanced Computer Science and Applications, v. 8, p. 8, 2017.

5.
CHARIF, AMIR2017CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . A Framework for Scalable TSV Assignment and Selection in Three-Dimensional Networks-on-Chips. VLSI Design, v. 2017, p. 1-15, 2017.

Trabalhos completos publicados em anais de congressos
1.
COELHO, ALEXANDRE; CHARIF, AMIR ; ZERGAINOH, NACER-EDDINE ; FRAIRE, JUAN ; VELAZCO, RAOUL . A soft-error resilient route computation unit for 3D Networks-on-Chips. In: 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018, Dresden. 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018. p. 1357.

2.
COELHO, A. A. P.; SOLINAS, M. ; FRAIRE, J. ; ZERGAINOH, N. ; VELAZCO, R. . NETFI-2: An Automatic Method for Fault Injection on HDL-Based Designs. In: Design, Automation & Test in Europe Conference, 2017, Suiça. Design, Automation & Test in Europe Conference, 2017.

3.
SOLINAS, M. ; COELHO, A. A. P. ; FRAIRE, J. ; ZERGAINOH, N. ; VELAZCO, R. . TGV: Tester Generic and Versatile for radiation effects on advanced VLSI circuits. In: Design, Automation & Test in Europe Conference, 2017, Suiça. Design, Automation & Test in Europe Conference, 2017.

4.
CHARIF, AMIR ; ZERGAINOH, NACER-EDDINE ; COELHO, ALEXANDRE ; NICOLAIDIS, MICHAEL . Rout3D: A lightweight adaptive routing algorithm for tolerating faulty vertical links in 3D-NoCs. In: 2017 22nd IEEE European Test Symposium (ETS), 2017, Limassol. 2017 22nd IEEE European Test Symposium (ETS), 2017. p. 1.

5.
CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . Detailed and highly parallelizable cycle-accurate network-on-chip simulation on GPGPU. In: 2017 22nd Asia and South Pacific Design Automation Conference (ASPDAC), 2017, Chiba. 2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC), 2017. p. 672.

6.
CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . MINI-ESPADA: A low-cost fully adaptive routing mechanism for Networks-on-Chips. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

7.
BONNOIT, THIERRY ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; VELAZCO, RAOUL . SEU impact in processor's control-unit: Preliminary results obtained for LEON3 soft-core. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

8.
SOLINAS, M. ; COELHO, A. ; FRAIRE, J. A. ; ZERGAINOH, N. E. ; FERREYRA, P. A. ; VELAZCO, R. . Preliminary results of NETFI-2: An automatic method for fault injection on HDL-based designs. In: 2017 18th IEEE Latin American Test Symposium (LATS), 2017, Bogota. 2017 18th IEEE Latin American Test Symposium (LATS), 2017. p. 1.

9.
CASTRO, HELANO DE S. ; DA SILVEIRA, JARBAS A. N. ; COELHO, ALEXANDRE A. P. ; E SILVA, FELIPE G. A. ; MAGALHAES, PHILIPPE DE S. ; DE LIMA, OTAVIO A. . A correction code for multiple cells upsets in memory devices for space applications. In: 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016, Vancouver. 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS). p. 1.

10.
COELHO, A.; SOLINAS, M. ; LAURENT, R. ; FRAIRE, J. ; MAZER, E. ; ZERGAINOH, N. ; KARAOUI, S. ; VELAZCO, R. . Evidences of stochastic Bayesian machines robustness against SEUs and SETs. In: 2016 16th European Conference on Radiation and its Effects on Components and Systems (RADECS), 2016, Bremen. 2016 16th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2016. p. 1.

11.
SILVA, F. G. A. E. ; CASTRO, H. S. ; COELHO, A. A. P. ; MONTEIRO, M. L. L. R. ; FERNANDES, V. D. M. . Código CLC: Implementação, Porte e Análise Comparativa de Desempenho em FPGA. In: VII Congresso Tecnológico InfoBrasil, 2014, Fortaleza. VII Congresso Tecnológico InfoBrasil, 2014.

12.
MONTEIRO, M. L. L. R. ; LINS, F. M. ; COELHO, A. A. P. ; CASTRO, H. S. . Código Reed-Muller Para Aplicações Tolerantes a Radiação em FPGA Baseada em SRAM. In: VII Congresso Tecnológico InfoBrasil, 2014, Fortaleza. VII Congresso Tecnológico InfoBrasil, 2014.

13.
COELHO, A. A. P.; CASTRO, H. S. ; SILVA, F. G. A. E. ; FERNANDES, V. D. M. ; MONTEIRO, M. L. L. R. ; LINS, F. M. ; CAVALCANTE, G. B. . Algoritmo de Detecção e de Correção de Falhas em Memórias SRAM para Sistemas Embarcados CLC (Column-Line-Code). In: VI Congresso Tecnológico InfoBrasil, 2013, Fortaleza. VI Congresso Tecnológico TI e Telecom InfoBrasil, 2013.

14.
SILVEIRA, F. P. O. ; COELHO, A. A. P. ; CASTRO, H. S. ; SILVEIRA, R. J. N. . MDiag: Ferramenta de Diagnóstico de Falhas em Memória para Sistemas Operacionais Linux.. In: V Congresso Tecnológico InfoBrasil, 2012, Fortaleza. Sistemas Embarcados, 2012.

15.
SAMPAIO, I. C. ; CASTRO, H. S. ; COELHO, A. A. P. ; SILVEIRA, R. J. N. . Sistema de Monitoramento Remoto de Pacientes Implementado em Hardware de Arquitetura ARM.. In: V Congresso Tecnológico InfoBrasil, 2012, Fortaleza. Sistemas Embarcados, 2012.

16.
MARTINS, P. J. O. ; SILVEIRA, R. J. N. ; CASTRO, H. S. ; COELHO, A. A. P. . HDDiag: Framework de Diagnóstico de Discos Rígidos em Sistemas Linux.. In: V Congresso Tecnológico InfoBrasil, 2012, Fortaleza. Sistemas Embarcados, 2012.

17.
SILVEIRA, R. J. N. ; VIANA, D. ; CASTRO, H. S. ; COELHO, A. A. P. ; SILVEIRA, J. A. N. . Técnica de Proteção de Bytecodes para Processador Java em Tecnologia CMOS. In: X Simpósio em Sistemas Computacionais, 2009, São Paulo. WSCAD-SSC 2009, 2009.

18.
CASTRO, H. S. ; COELHO, A. A. P. ; SILVEIRA, R. J. N. . Fault-Tolerance in FPGAs through CRC Voting.. In: 21st Symposium on Integrated Circuits and Systems, 2008, Porto Alegre. 21st Symposium on Integrated Circuits and Systems. Porto Alegre: SBCCI, 2008.

19.
CASTRO, H. S. ; SILVEIRA, R. J. N. ; RAMOS, C. L. ; LEITE, F. V. P. ; VASCONCELOS, A. A. ; MIRANDA, E. ; COELHO, A. A. P. ; LIMA, M. A. . Plataforma para Aplicação em Sistemas Embarcados Baseada em Processador Geode LX. In: I Congresso Tecnológico Infobrasil, 2008, Fortaleza. I CONGRESSO TECNOLÓGICO INFOBRASIL, 2008.

Apresentações de Trabalho
1.
CASTRO, H. S. ; COELHO, A. A. P. ; SILVEIRA, R. J. N. . Fault-Tolerance in FPGA s through CRC Voting.. 2008. (Apresentação de Trabalho/Simpósio).


Produção técnica
Programas de computador sem registro
1.
COELHO, A. A. P.; CASTRO, H. S. ; SILVEIRA, R. J. N. ; LOPES, J. ; LIMA, M. A. . PC Diagnosis 2. 2010.

2.
COELHO, A. A. P.; CASTRO, H. S. ; SILVEIRA, R. J. N. ; LIMA, M. A. ; RAMOS, C. L. ; JUSTO FILHO, A. . PC Diagnosis. 2005.

Produtos tecnológicos
1.
CASTRO, H. S. ; MIRANDA, E. ; SILVEIRA, R. J. N. ; LEITE, F. V. P. ; MOREIRA, R. ; RAMOS, C. L. ; VASCONCELOS, A. A. ; LIMA, M. A. ; COELHO, A. A. P. ; CORTEZ, P. C. . Reference Design Development for Intel Celeron M processor. 2007.

2.
LEITE, F. V. P. ; CASTRO, H. S. ; VASCONCELOS, A. A. ; SILVEIRA, R. J. N. ; COELHO, A. A. P. ; RAMOS, C. L. . DOC - DIsk On Chip. 2006.

3.
CASTRO, H. S. ; SILVEIRA, R. J. N. ; LEITE, F. V. P. ; MIRANDA, E. ; MOREIRA, R. ; RAMOS, C. L. ; LIMA, M. A. ; VASCONCELOS, A. A. ; COELHO, A. A. P. . Reference Design Development Kit Geode LX UVC RDK. 2005.

4.
COELHO, A. A. P.; CASTRO, H. S. ; SILVEIRA, R. J. N. ; VASCONCELOS, A. A. ; RAMOS, C. L. ; LEITE, F. V. P. . Interface Audio-HUB. 2005.

5.
COELHO, A. A. P.; CASTRO, H. S. ; LEITE, F. V. P. ; SILVEIRA, R. J. N. ; RAMOS, C. L. . LPC - Low Pin Count. 2005.


Demais tipos de produção técnica
1.
COELHO, A. A. P.. Introdução à Linguaguem VHDL. 2010. (Curso de curta duração ministrado/Extensão).

2.
COELHO, A. A. P.. Introdução à Linguaguem VHDL. 2008. (Curso de curta duração ministrado/Extensão).

3.
COELHO, A. A. P.. Desenvolviemnto de Sistema Embarcados. 2006. (Curso de curta duração ministrado/Extensão).



Bancas



Participação em bancas de trabalhos de conclusão
Trabalhos de conclusão de curso de graduação
1.
SILVEIRA, J. A. N.; SILVEIRA, R. J. N.; COELHO, A. A. P.. Participação em banca de Davi Freitas Moura Mta.Desenvolvimento do Hardware de um Telefone IP sem Fio. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

2.
SILVEIRA, J. A. N.; SILVEIRA, R. J. N.; COELHO, A. A. P.. Participação em banca de Julio Cesar Soares Americo Filho.Desenvolvimento do Software de Um Telefone VoIp Baseado no Processador Blackfin. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

3.
CORTEZ, P. C.; SILVEIRA, R. J. N.; COELHO, A. A. P.. Participação em banca de Mila Maracaba Moreira.Sistema para Contagem Automática de Eritrócitos por Análise de Imagens de Amostras de Sangue. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

4.
SILVEIRA, R. J. N.; SILVEIRA, J. A. N.; COELHO, A. A. P.. Participação em banca de Fernando Grarcia Colmenero.Algoritmo de Detecção de Falhas em Mouses e Teclados no Sistema UEFI. 2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

5.
CORTEZ, P. C.; MORAES, A. M.; COELHO, A. A. P.. Participação em banca de José Felipe Ribeiro Araújo.Aplicação Web para Detecção de Patologia da Voz. 2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

6.
SILVEIRA, R. J. N.; SILVEIRA, J. A. N.; COELHO, A. A. P.. Participação em banca de Cayetano Cepilllo Garcia.Simulação de um Sistema de Alarme e Medição de Oxigênio Dissolvido em Água Doce. 2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

7.
SILVEIRA, R. J. N.; CASTRO, H. S.; SILVEIRA, J. A. N.; COELHO, A. A. P.. Participação em banca de Patricia Jamile de Oliveira Martins.Framework de Diagnóstico de Discos Rígidos em Sistemas Linux. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

8.
GOMES, D. G.; COELHO, A. A. P.; VENANCIO, A. J.. Participação em banca de Julio Alba Soto.OpenNebula: Implementação de uma nuvem privada e orquestração das máquinas virtuais no paradigma da Computação em Nuvem. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

9.
CASTRO, H. S.; THE, G. A. P.; COELHO, A. A. P.. Participação em banca de Ricardo Gurgel de Sousa.Sistema de Identificação por Rádio-Frequência (RFID) Baseado em Plataforma ARM. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

10.
SILVEIRA, J. A. N.; SILVEIRA, R. J. N.; COELHO, A. A. P.. Participação em banca de Raul Holanda Cordeiro.HermesFT: Uma Versão da NoC Hermes Mais Robusta e Tolerante a Falhas. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

11.
CORTEZ, P. C.; COELHO, A. A. P.; COSTA, R. C. S.. Participação em banca de Eduardo Aragão Matos Donato.Desenvolvimento de Interface Gráfica do usuário para Sistema Virtual de Ventilação Mecânica. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

12.
GIRAUDO, E. C.; CARVALHO, S. A.; COELHO, A. A. P.. Participação em banca de Carlos Alarcón Albos.Implantação de Uma Rede de telecomunicações Sem Fio com Uso de Tecnologias WIFI e WIMAX. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.

13.
CASTRO, H. S.; SILVEIRA, R. J. N.; COELHO, A. A. P.. Participação em banca de Ítalo Cavalcante Sampaio.Sistema de Monitoramento Remoto de Pacientes Implementado em hardware de Arquitetura ARM. 2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará.



Participação em bancas de comissões julgadoras
Concurso público
1.
COELHO, A. A. P.; SILVEIRA, R. J. N.; SILVEIRA, J. A. N.. Técnico de Laboratório de Informática. 2013. Universidade Federal do Ceará.



Orientações



Orientações e supervisões concluídas
Trabalho de conclusão de curso de graduação
1.
Ridley Gadelha de Sousa. Sistema Embarcado Utilizando FPGA Reconfigurável para Processamento Digital de Imagens. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

2.
Ádria Barros de Oliveira. Sistema Embarcdo para Segmentação de Imagens em FPGA. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

3.
Ednardo Barreto Lopes. Aplicação de Técnincas de Limiarização para Redução de Ruídos e Compressão de Imagens usando a Transformada Wavelet de Haar em Sistema Embarcado com FPGA. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

4.
Maria Luciene Lira Monteiro. Código Corretor de Erro Tolerante a Falhas Transientes em SRAM. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

5.
Filipe Maciel Lins. Implementação e Simulação de Filtros Digitais FIR em VHDL. 2014. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

6.
Suelen Moura Costa. Interface WEB para acesso remoto a um simulador de FPGA. 2013. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

7.
Francisco Plínio Oliveira Silveira. MDiag: Ferramenta de Diagnóstico de Falhas em Memória para Sistemas Operacionais Linux.. 2011. Trabalho de Conclusão de Curso. (Graduação em Engenharia de Teleinformática) - Universidade Federal do Ceará. Orientador: Alexandre Augusto da Penha Coelho.

Orientações de outra natureza
1.
Marilene Oliveira Lima. Manual com Simulações e Experimentos VHDL para Prototipação em FPGA. 2014. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.

2.
José Adriano Filho. Manual para Montagem de Kits e Componentes no Aprendizado de Eletrônica Digital. 2014. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.

3.
Jessica Mota Paraguassú. Manual com Propostas e Experimentos de Laboratório de Projetos Lógicos Digitais. 2013. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, PID UFC. Orientador: Alexandre Augusto da Penha Coelho.

4.
José Adriano Filho. DETI_PLD_DV: Módulo Digital de Baixo Custo para Deficiente Visual. 2013. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.

5.
Jessica Mota Paraguassú. Experimentos de Laboratório de Projetos Lógicos Digitais. 2012. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.

6.
Raul Icaro da Silva Lima. DETI_TESTER: Um Testador de Circuito Integrado TTL. 2011. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.

7.
Luiz Câmara Neto. Módulo Digital de Baixo Custo Para Uso nos Laboratórios. 2011. Orientação de outra natureza. (Engenharia de Teleinformática) - Universidade Federal do Ceará, Programa de Iniciação a Docência. Orientador: Alexandre Augusto da Penha Coelho.



Educação e Popularização de C & T



Artigos
Artigos completos publicados em periódicos
1.
COELHO, ALEXANDRE2017COELHO, ALEXANDRE; LAURENT, RAPHAEL ; SOLINAS JR, MIGUEL ; FRAIRE, JUAN ; MAZER, EMMANUEL ; ZERGAINOH, NACER-EDDINE ; KARAOUI, SAID ; VELAZCO, RAOUL . On the Robustness of Stochastic Bayesian Machines. IEEE TRANSACTIONS ON NUCLEAR SCIENCE, v. 64, p. 1-1, 2017.

2.
CHARIF, AMIR2017CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . A Dynamic Sufficient Condition of Deadlock-Freedom for High-Performance Fault-Tolerant Routing in Networks-on-Chips. IEEE Transactions on Emerging Topics in Computing, v. 1, p. 1-1, 2017.

3.
CHEMLI, BOURAOUI2017CHEMLI, BOURAOUI ; ZITOUNI, ABDELKRIM ; COELHO, ALEXANDRE ; VELAZCO, RAOUL . Design of Efficient Pipelined Router Architecture for 3D Network on Chip. International Journal of Advanced Computer Science and Applications, v. 8, p. 8, 2017.

4.
CHARIF, AMIR2018CHARIF, AMIR ; COELHO, ALEXANDRE ; EBRAHIMI, MASOUMEH ; BAGHERZADEH, NADER ; ZERGAINOH, NACER-EDDINE . First-Last: A Cost-Effective Adaptive Routing Solution for TSV-Based Three-Dimensional Networks-on-Chip. IEEE TRANSACTIONS ON COMPUTERS, v. 1, p. 1-1, 2018.

5.
CHARIF, AMIR2017CHARIF, AMIR ; COELHO, ALEXANDRE ; ZERGAINOH, NACER-EDDINE ; NICOLAIDIS, MICHAEL . A Framework for Scalable TSV Assignment and Selection in Three-Dimensional Networks-on-Chips. VLSI Design, v. 2017, p. 1-15, 2017.



Outras informações relevantes


Aprovado em Concurso Público para Professor Substituto da UFC (1o. lugar), 2010, Área de Sistemas de Computação.



Página gerada pelo Sistema Currículo Lattes em 10/12/2018 às 23:52:10