Marco Antonio Zanata Alves

  • Endereço para acessar este CV: http://lattes.cnpq.br/7011183305034415
  • Última atualização do currículo em 09/01/2019


Professor adjunto do Departamento de Informática da UFPR desde 2016. Possui graduação em Ciência da Computação pela UNESP (2006), mestrado no PPGC - UFRGS (2009) e doutorado no PPGC - UFRGS (2014). Atuou como professor substituto da UFRGS entre 2013 e 2014. Participou de estágio pós-doutorado na UFRGS entre 2014 e 2016. Tem experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação. (Texto informado pelo autor)


Identificação


Nome
Marco Antonio Zanata Alves
Nome em citações bibliográficas
ALVES, M. A. Z.;Alves, Marco A.;Alves, Marco A Z;ALVES, MARCO A. Z.;ALVES, MARCO ANTONIO ZANATA;ZANATA ALVES, MARCO ANTONIO;ALVES, MARCO A.Z.;ZANATA ALVES, M. A.;Alves, M. A.;Alves, M.;ALVES, MARCO A;A. Z. ALVES, MARCO

Endereço


Endereço Profissional
Universidade Federal do Paraná, Departamento de Informática.
ACF Centro Politécnico
Jardim das Américas
81531980 - Curitiba, PR - Brasil - Caixa-postal: 19081
Telefone: (41) 33613684
URL da Homepage: http://www.inf.ufpr.br/dinf/


Formação acadêmica/titulação


2009 - 2014
Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
com período sanduíche em The University of Texas at Austin (Orientador: Yale N. Patt).
Título: Increasing Energy Efficiency of Processor Caches via Line Usage Predictors, Ano de obtenção: 2014.
Orientador: Philippe Olivier Alexandre Navaux.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2007 - 2009
Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Avaliação do Compartilhamento das Memórias Cache no Desempenho de Arquiteturas Multi-Core,Ano de Obtenção: 2009.
Orientador: Philippe Olivier Alexandre Navaux.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2002 - 2006
Graduação em Ciência da Computação.
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
Título: Processamento numérico simultâneo em arquiteturas paralelas.
Orientador: Erwin Doescher.
Bolsista do(a): Fundação de Amparo à Pesquisa do Estado de São Paulo, FAPESP, Brasil.
1999 - 2001
Ensino Médio (2º grau).
Escola Estadual Monsenhor Sarrion, EEMS, Brasil.
1991 - 1998
Ensino Fundamental (1º grau).
Escola Estadual de Primeiro Grau Florivaldo Leal, EEPGFL, Brasil.


Pós-doutorado


2014 - 2016
Pós-Doutorado.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.


Formação Complementar


2008 - 2008
Extensão universitária em Núcleo de Ensino de Linguas em Extensão - Inglês 6.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2008 - 2008
Extensão universitária em Núcleo de Ensino de Linguas em Extensão - Inglês 7.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2007 - 2007
Extensão universitária em Núcleo de Ensino de Linguas em Extensão - Inglês 5.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
2005 - 2005
QT/GCC - Biblioteca Gráfica do Linux. (Carga horária: 8h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2005 - 2005
Linux - Conceitos Básicos. (Carga horária: 8h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2004 - 2004
Comunicação Oral e Escrita.
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2004 - 2004
Normalização para Ref. Bibliográfica de Documentos.
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2004 - 2004
Linguagem de Programação Java. (Carga horária: 10h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2004 - 2004
Desenho Geométrico e Geometria Descritiva. (Carga horária: 64h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2003 - 2003
Simetrias e suas Aplicações.
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2002 - 2002
Extensão universitária em Upper Advanced Course.
Skill - Inglês e Espanhol, SKILL, Brasil.
2002 - 2002
Extensão universitária em Open Conversation.
Skill - Inglês e Espanhol, SKILL, Brasil.
2002 - 2002
Introdução ao Software Scientific Work Place. (Carga horária: 4h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2002 - 2002
Portas Lógicas. (Carga horária: 3h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2002 - 2002
Introdução ao Maple. (Carga horária: 4h).
Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
2001 - 2001
Extensão universitária em Mastering English Course. (Carga horária: 228h).
Centro de Cultura Anglo Americana, CCAA, Brasil.


Atuação Profissional



Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

2014 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Estágio Pós-Doutorado, Carga horária: 20

Vínculo institucional

2013 - 2014
Vínculo: Celetista, Enquadramento Funcional: Professor Substituto do Ensino Superior, Carga horária: 20
Outras informações
Atividade de Ensino das Seguintes Disciplinas: 2014/2 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 60 - Data: 05/08/2014 a 20/12/2014 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 60 - Data: 05/08/2014 a 20/12/2014 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 60 - Data: 05/08/2014 a 20/12/2014 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 60 - Data: 05/08/2014 a 20/12/2014 2014/1 ORGANIZAÇÃO DE COMPUTADORES B Carga Horária: 60 - Data: 24/02/2014 a 19/07/2014 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 30 - Data: 24/02/2014 a 19/07/2014 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 30 - Data: 24/02/2014 a 19/07/2014 2013/2 ORGANIZAÇÃO DE COMPUTADORES B Carga Horária: 60 - Data: 05/08/2013 a 20/12/2013 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 60 - Data: 05/08/2013 a 20/12/2013 2013/1 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 30 - Data: 11/03/2013 a 20/07/2013 ESTRUTURAS DE DADOS I Carga Horária: 60 - Data: 11/03/2013 a 20/07/2013 INTRODUÇÃO À PROGRAMAÇÃO Carga Horária: 30 - Data: 11/03/2013 a 20/07/2013

Vínculo institucional

2009 - 2013
Vínculo: Doutorando, Enquadramento Funcional: Bolsista de Doutorado, Regime: Dedicação exclusiva.

Vínculo institucional

2007 - 2009
Vínculo: Mestrando, Enquadramento Funcional: Bolsista de Mestrado, Regime: Dedicação exclusiva.


Universidade Estadual Paulista Júlio de Mesquita Filho, UNESP, Brasil.
Vínculo institucional

2002 - 2006
Vínculo: Estudante de Graduação, Enquadramento Funcional: Estudante de Graduação

Atividades

08/2002 - 12/2002
Estágios , Faculdade de Ciências e Tecnologia de Presidente Prudente, .

Estágio realizado
Estágio não obrigatório. Estágio não renumerado. MODELAGEM E IMPLEMENTAÇÃO DE BANCO DE DADOS DO SISTEMA CADASTRAL DE RIBEIRÃO DOS ÍNDIOS, UTILIZANDO O MICROSOFT ACCESS. Total 120h.

Universidade Federal do Paraná, UFPR, Brasil.
Vínculo institucional

2017 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Vice-Coordenador de Curso de Bacharelado, Carga horária: 4

Vínculo institucional

2016 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor do Magistério Superior, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

02/2016 - Atual
Pesquisa e desenvolvimento , Departamento de Informática, .



Linhas de pesquisa


1.
Arquitetura de Computadores e Substrato de Alto Desempenho

Objetivo: Desenvolvimento de arquiteturas para computadores de alto rendimento considerando as métricas, tempo de execução, energia, área e simplicidade..


Projetos de pesquisa


2018 - Atual
Efficient​ ​Smart​ ​Memories​ ​for​ ​Data​ ​Intensive​ ​Computing
Descrição: In order to overcome the low memory bandwidth and the high energy costs associated with the data transfer between the processor and the main memory, proposals on near-data computing started to gain acceptance in systems ranging from embedded architectures to high performance computing. The main previous approaches propose application-specific hardware or require a large amount of logic. Moreover, most proposals require algorithm changes and do not make use of the full parallelism available on the DRAM devices. These issues limits the adoption and the performance of near-data computing. In this research, we propose to tackle short-term (first year) and long-term (from second to the fourth years) problems related to Processing In-Memory (PIM). For the short term, we propose to create a technique to enable fast simulation of and code generation for PIM architectures, this will help to speedup the development of the second proposal, that is to study and to convert traditional database systems to these new PIM systems. Considering the long term issues, we propose to perform dynamic translation of legacy software to this new architecture. Moreover, we also propose to improve the aggressiveness inside the PIM architectures by adapting Out-of-Order (OoO) execution techniques inside such architectures, increasing the overall performance while maintaining a focus on the area and energy constraints..
Situação: Em andamento; Natureza: Pesquisa.
2018 - Atual
Memórias Inteligentes e Arquiteturas de Alta Eficiência
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Marco Antonio Zanata Alves - Coordenador.
2012 - 2015
Universal: EXASCALE COMPUTING - Desempenho versus Consumo Energético, um Desafio para Arquitetura e Programação Paralela

Projeto certificado pelo(a) coordenador(a) Philippe Olivier Alexandre Navaux em 02/06/2014.
Descrição: Edital MCT/CNPq: 14/2012 Processo Número: 483410-2012-8 Participação na Meta 2: Memória - Investigação das Arquiteturas e Técnicas para Alto Desempenho e Baixo Consumo Energético em Sistemas de Memória Cache Existentes.
Situação: Concluído; Natureza: Pesquisa.
2010 - 2013
Atmosfera Massiva II: Escalabilidade de Modelos Atmosféricos para Arquiteturas Heterogêneas com 10k Cores

Projeto certificado pelo(a) coordenador(a) Philippe Olivier Alexandre Navaux em 02/06/2014.
Descrição: Edital MCT/CNPq: 9/2010 Processo Número: 560178-2010-7 Atuação na Pesquisa dos Problemas de Acesso às Memórias Caches em Multicore.
Situação: Concluído; Natureza: Pesquisa.
2009 - 2013
GREEN-GRID Computação de Alto Desempenho Sustentável
Descrição: Edital FAPERGS CNPq PRONEX: 8/2009 Processo Número: 10/0042-8 Participação na Meta 3.1: Projeto e Implementação de uma infra-estrutura de Green-Computing.
Situação: Concluído; Natureza: Pesquisa.
2009 - 2012
Universal: Mapeamento de Processos Paralelos em Arquiteturas Many-Core Heterogêneas
Descrição: Edital MCT/CNPq: 14/2009 Processo Número: 482722-2009-6 Atuação na Meta 3: Melhorar o Desempenho Estático de Processos Levando em Consideração a Hierarquia de Memória Cache.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (5) Doutorado: (4) .
Integrantes: Marco Antonio Zanata Alves - Integrante / Henrique Cota de Freitas - Integrante / Lucas Mello Schnorr - Integrante / Rodrigo da Rosa Righi - Integrante / Eduardo Rocha Rodrigues - Integrante / Laércio Lima Pilla - Integrante / Rodrigo Virote Kassick - Integrante / Caroline Concatto - Integrante / Eduardo Dias Camaratta - Integrante / Marcia Cristina Cera - Integrante / Francieli Zanon Boito - Integrante / Felipe Lopes Madruga - Integrante / Luigi Carro - Integrante / Philippe Olivier Alexandre Navaux - Coordenador / Alexandre da Silva Carissimi - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2007 - 2010
Atmosfera Massiva: Impacto de Novas Arquiteturas de Processadores em Modelos Atmosféricos de Produção
Descrição: Edital MCT/CNPq: 7/2007 Processo Número: 551033/2007-0 Atuação na Atividade 2: Avaliação de Desempenho Paralelo do BRAMS nas Arquiteturas Multicore Disponíveis.
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (4) .
Integrantes: Marco Antonio Zanata Alves - Integrante / Henrique Cota de Freitas - Integrante / Philippe Olivier Alexandre Navaux - Coordenador.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
2007 - 2009
Universal: Influência das Caches no Desempenho das Arquiteturas Multi-Core / Multithreaded e seu Reflexo na Programação Paralela de Alto Desempenho
Descrição: Edital MCT/CNPq: 15/2007 Processo Número: 484937/2007-3 Participação na Etapa 7: Projeto de Sistemas de Memórias que Possam Aumentar o Desempenho das Cargas de Trabalho..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (3) Doutorado: (4) .
Integrantes: Marco Antonio Zanata Alves - Integrante / Henrique Cota de Freitas - Integrante / Mateus Beck Rutzig - Integrante / Antonio Carlos Schneider Beck Filho - Integrante / Nicolas Maillard - Integrante / Luigi Carro - Integrante / Philippe Olivier Alexandre Navaux - Coordenador.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2006 - 2006
Métodos Numéricos para Resolução da Equação de Poisson
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Marco Antonio Zanata Alves - Integrante / Erwin Doescher - Coordenador.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Bolsa.
2004 - 2004
Fortalecendo Resultados e Refinando Caminhos para uma Empresa Holística
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) .
Integrantes: Marco Antonio Zanata Alves - Integrante / João Paulo Magna Junior - Integrante / Klaus Schlunzen Junior - Coordenador / Milton Hirokazu Shimabukuro - Integrante.Financiador(es): Fundação de Ciência Tecnologia e Ensino - Bolsa.
Número de produções C, T & A: 3
2002 - 2004
Gestão do Conhecimento e Aprendizagem Organizacional
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) .
Integrantes: Marco Antonio Zanata Alves - Integrante / João Paulo Magna Junior - Integrante / Klaus Schlunzen Junior - Coordenador / Milton Hirokazu Shimabukuro - Integrante.Financiador(es): Fundação de Ciência Tecnologia e Ensino - Bolsa.


Revisor de periódico


2017 - Atual
Periódico: MICROPROCESSORS AND MICROSYSTEMS


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Processamento de Alto Desempenho.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Processamento Paralelo e Distribuido.
4.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Matemática da Computação/Especialidade: Modelos Analíticos e de Simulação.
5.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Pouco, Fala Pouco, Lê Pouco, Escreve Pouco.


Prêmios e títulos


2018
Outstanding Contribution in Reviewing, ELSEVIER - The Editors of MICROPROCESSOR AND MICROSYSTEMS.
2014
Menção honrosa no Concurso de Teses e Dissertações, Simpósio em Sistemas Computacionais (WSCAD-SSC).
2011
Prêmino Melhor Artigo, Simpósio em Sistemas Computacionais (WSCAD-SSC).
2004
Prêmio Destaque no ENAPI - Melhor trabalho de iniciação científica na área de Ciências Sociais Aplicadas, Humanas, Linguística, Letras e Artes., Pró-Reitoria de Pesquisa e Pós-Graduação da UNOESTE - Universidade do Oeste Paulista.


Produções



Produção bibliográfica
Citações

SCOPUS
Total de trabalhos:30
Total de citações:75
Alves, M A Z  Data: 22/02/2018

Artigos completos publicados em periódicos

1.
RIGHI, R. R.2019RIGHI, R. R. ; COSTA, C. ; FACCO, V. ; FONTANA, I. ; PILLON, M. ; ALVES, M. A. Z. . Towards providing middleware-level proactive resource reorganisation for elastic HPC applications in the cloud. International Journal of Grid and Utility Computing, v. 10, p. 76, 2019.

2.
PIRES, IVAN LUIZ PEDROSO2019PIRES, IVAN LUIZ PEDROSO ; ALBINI, LUIZ CARLOS PESSOA ; ALVES, MARCO A. Z. . Trace-driven and processing time extensions for Noxim simulator. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS, v. 1, p. 1, 2019.

3.
PIRES, IVAN LUIZ PEDROSO2018PIRES, IVAN LUIZ PEDROSO ; ALVES, MARCO A. Z. ; ALBINI, LUIZ CARLOS PESSOA . Expansible Network-on-Chip Architecture. Advances in Electrical and Computer Engineering, v. 18, p. 61-68, 2018.

4.
MOREIRA, FRANCIS B.2016MOREIRA, FRANCIS B. ; ALVES, MARCO A.Z. ; DIENER, MATTHIAS ; NAVAUX, PHILIPPE O.A. ; KOREN, ISRAEL . A dynamic block-level execution profiler. Parallel Computing, v. 54, p. 15-28, 2016.

5.
DIENER, MATTHIAS2016DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; NAVAUX, PHILIPPE O. A. ; KOREN, ISRAEL . Affinity-Based Thread and Data Mapping in Shared Memory Systems. ACM COMPUTING SURVEYS, v. 49, p. 1-38, 2016.

6.
CRUZ, E. H. M.2015CRUZ, E. H. M. ; DIENER, M. ; ALVES, M. A. Z. ; PILLA, LAERCIO L. ; NAVAUX, PHILIPPE O.A. . LAPT: A Locality-Aware Page Table for Thread and Data Mapping. Parallel Computing, v. 54, p. 59-71, 2015.

7.
CRUZ, E. H. M.2013CRUZ, E. H. M. ; DIENER, M. ; ALVES, MARCO A. Z. ; NAVAUX, P. O. A. . Dynamic thread mapping of shared memory applications by exploiting cache coherence protocols. Journal of Parallel and Distributed Computing (Print), v. 73, p. 1-14, 2013.

8.
CRUZ, E. H. M.2012CRUZ, E. H. M. ; ALVES, M. A. Z. ; RIBEIRO, C. P. ; CARISSIMI, A. S. ; NAVAUX, P. O. A. ; MEHAUT, J. . Memory-aware Thread and Data Mapping for Hierarchical Multi-core Platforms. International Journal of High Performance Computing and Networking (Print), v. 2, p. 1, 2012.

9.
ALVES, MARCO A. Z.2011 ALVES, MARCO A. Z.; FREITAS, H. C. ; NAVAUX, P. O. A. . HIGH LATENCY AND CONTENTION ON SHARED L2-CACHE FOR MANY-CORE ARCHITECTURES. Parallel Processing Letters, v. 21, p. 85, 2011.

10.
RUTZIG, M. B.2011RUTZIG, M. B. ; BECK FILHO, A. C. S. ; MADRUGA, F. L. ; ALVES, M. A. Z. ; FREITAS, H. C. ; MAILLARD, N. ; NAVAUX, P. O. A. ; CARRO, L. . Boosting Parallel Applications Performance on Applying DIM Technique in a Multiprocessing Environment. International Journal of Reconfigurable Computing (Print), v. 2011, p. 1-13, 2011.

Capítulos de livros publicados
1.
OLIVEIRA, GERALDO F. ; SANTOS, PAULO C. ; ALVES, MARCO A. Z. ; CARRO, LUIGI . NIM: An HMC-Based Machine for Neuron Computation. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2017, v. , p. 28-35.

2.
SANTOS, PAULO C. ; ALVES, MARCO A. Z. ; CARRO, LUIGI . HMC and DDR Performance Trade-offs. IFIP Advances in Information and Communication Technology. 1ed.: Springer International Publishing, 2017, v. , p. 159-171.

3.
SERPA, M. S. ; BEZ, J. L. ; CRUZ, EDUARDO H. M. ; DIENER, M. ; ALVES, M. A. Z. ; NAVAUX, PHILIPPE O. A. . Intel Modern Code: Programação Vetorial e Paralela em Arquiteturas Intel Xeon e Xeon Phi. In: Edson Luiz Padoin; Márcia Cristina Cera; Andrea Schwertner Charão. (Org.). Escola Regional de Alto Desempenho do Estado do Rio Grande do Sul. 1ed.Porto Alegre: Sociedade Brasileira de Computação - SBC, 2017, v. 1, p. 63-80.

4.
Alves, Marco A Z; FREITAS, H. C. ; NAVAUX, P. O. A. . Ensino de arquiteturas de processadores many-core e memórias cache utilizando o simulador Simics. In: Carlos Augusto Paiva da Silva Martins, Philippe Olivier Alexandre Navaux, Rodolfo Jardim de Azevedo, Sérgio Takeo Kofujii. (Org.). Arquitetura de Computadores: educação, ensino e aprendizado. 1ed.Porto Alegre: Sociedade Brasileira de Computação - SBC, 2012, v. 1, p. 78-110.

5.
FREITAS, H. C. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . NoC e NUCA: Conceitos e Tendências para Arquiteturas Many-Core. In: Ricardo Vargas Dorneles; Benhur Stein; Carlos Hölbig; Philippe Olivier Alexandre Navaux. (Org.). ERAD 2009 - 9ª Escola Regional de Alto Desempenho Multi-Core. Porto Alegre - RS: Biblioteca do Instituto de Informática da UFRGS, 2009, v. 9, p. 5-37.

Trabalhos completos publicados em anais de congressos
1.
BONA, L. C. E. ; ELIAS, A. ; ZIVIANI, A. P. ; CORTES, T. ; NOU, R. ; ALVES, MARCO A. Z. . Freezing Time: A New Approach for Emulating Fast Storage Devices Using VM. In: IEEE International Symposium on the Modeling, Analysis, and Simulation of Computer and Telecommunication Systems, 2018, Milwaukee, Wisconsin, USA. 26th IEEE International Symposium on the Modeling, Analysis, and Simulation of Computer and Telecommunication Systems, 2018.

2.
TOME, D. G. ; KEPE, T. R. ; ALVES, MARCO A. Z. ; ALMEIDA, E. C. . Near-Data Filters: Taking Another Brick from the Memory Wall. In: Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, 2018, Rio De Janeiro. Ninth International Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, 2018.

3.
SANTOS, PAULO C. ; OLIVEIRA, GERALDO F. ; LIMA, JOAO P. ; ALVES, MARCO A. Z. ; CARRO, LUIGI ; BECK, ANTONIO C. S. . Processing in 3D memories to speed up operations on complex data structures. In: 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018, Dresden. 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018. p. 897.

4.
TOME, DIEGO G. ; SANTOS, PAULO C. ; CARRO, LUIGI ; ALMEIDA, EDUARDO C. ; ALVES, MARCO A. Z. . HIPE: HMC instruction predication extension applied on database processing. In: 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018, Dresden. 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018. p. 261.

5.
DE LIMA, JOÃO PAULO C. ; SANTOS, PAULO CESAR ; ALVES, MARCO A. Z. ; BECK, ANTONIO C. S. ; CARRO, LUIGI . Design space exploration for PIM architectures in 3D-stacked memories. In: the 15th ACM International Conference, 2018, Ischia. Proceedings of the 15th ACM International Conference on Computing Frontiers - CF '18. New York: ACM Press, 2018. p. 113.

6.
SOKULSKI, R. M. ; CARRENO, E. D. ; ALVES, MARCO A. Z. . Introducing drowsy technique to cache line usage predictors. In: Simpósio de Sistemas Computacionais de Alto Desempenho, 2018, São Paulo. XIX Simpósio de Sistemas Computacionais de Alto Desempenho, 2018.

7.
SOKULSKI, R. M. ; CARRENO, E. D. ; ALVES, MARCO A. Z. . Evaluating dead-line predictors efficiency with drowsy technique. In: Brazilian Symposium on Computing Systems Engineering, 2018, Salvador, BH. VIII Brazilian Symposium on Computing Systems Engineering, 2018.

8.
SANTOS, P. C. ; LIMA, J. P. C. ; MOURA, R. F. ; AHMED, H. ; ALVES, MARCO A. Z. ; BECK FILHO, A. C. S. ; CARRO, L. . Exploring IoT Platform with Technologically Agnostic Processing-in-Memory Framework. In: INTelligent Embedded Systems Architectures and Applications, 2018, Turin, Italia. INTESA Workshop 2018 - INTelligent Embedded Systems Architectures and Applications, 2018.

9.
SANTOS, PAULO C. ; OLIVEIRA, GERALDO F. ; TOME, DIEGO G. ; ALVES, MARCO A. Z. ; ALMEIDA, EDUARDO C. ; CARRO, LUIGI . Operand size reconfiguration for big data processing in memory. In: 2017 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017, Lausanne. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017, 2017. p. 710.

10.
OLIVEIRA JUNIOR, G. F. ; SANTOS, P. C. ; ALVES, M. A. Z. ; CARRO, L. . NIM: an HMC-based Machine for Neuron Computation. In: International Symposium on Applied Reconfigurable Computing, 2017, Delft, The Netherlands. International Symposium on Applied Reconfigurable Computing, 2017.

11.
DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; BORIN, EDSON ; NAVAUX, PHILIPPE O. A. . Optimizing memory affinity with a hybrid compiler/OS approach. In: the Computing Frontiers Conference, 2017, Siena. Proceedings of the Computing Frontiers Conference on ZZZ - CF'17, 2017. p. 221.

12.
OLIVEIRA, GERALDO F. ; SANTOS, PAULO C. ; ALVES, MARCO A. Z. ; CARRO, LUIGI . A generic processing in memory cycle accurate simulator under hybrid memory cube architecture. In: 2017 International Conference on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS), 2017, Pythagorion. 2017 International Conference on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS), 2017. p. 54.

13.
PIRES, IVAN LUIZ PEDROSO ; ALVES, MARCO ANTONIO ZANATA ; ALBINI, LUIZ CARLOS PESSOA . Trace-Driven Extension for Noxim Simulator. In: 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, Curitiba. 2017 VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017. p. 102.

14.
CORDEIRO, A. S. ; ALVES, M. A. Z. . Geração de traços de simulação para instruções de processamento em memória. In: VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, 2017, Curitiba, PR, Brazil, Brazil. VII Brazilian Symposium on Computing Systems Engineering (SBESC), 2017, 2017.

15.
CORDEIRO, A. S. ; KEPE, T. R. ; TOME, D. G. ; ALMEIDA, E. C. ; ALVES, M. A. Z. . Intrinsics-HMC: An Automatic Trace Generator for Simulations of Processing-In-Memory Instructions. In: XVIII Simpósio em Sistemas Computacionais de Alto Desempenho - WSCAD, 2017, Campinas, SP - Brazil. XVIII Simpósio em Sistemas Computacionais de Alto Desempenho - WSCAD, 2017.

16.
A. Z. ALVES, MARCO; DIENER, MATTHIAS ; C. SANTOS, PAULO ; CARRO, LUIGI . Large Vector Extensions Inside the HMC. In: Proceedings of the 2016 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2016. Proceedings of the 2016 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2016. p. 1249-1254.

17.
SANTOS, PAULO C. ; ALVES, MARCO A. Z. ; DIENER, MATTHIAS ; CARRO, LUIGI ; NAVAUX, PHILIPPE O. A. . Exploring Cache Size and Core Count Tradeoffs in Systems with Reduced Memory Access Latency. In: 2016 24th Euromicro International Conference on Parallel, Distributed, and NetworkBased Processing (PDP), 2016, Heraklion. 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), 2016. p. 388-392.

18.
DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; NAVAUX, PHILIPPE O. A. . Communication in Shared Memory: Concepts, Definitions, and Efficient Detection. In: 2016 24th Euromicro International Conference on Parallel, Distributed, and NetworkBased Processing (PDP), 2016, Heraklion. 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), 2016. p. 151.

19.
ALVES, MARCO A. Z.; SANTOS, PAULO C. ; DIENER, MATTHIAS ; CARRO, LUIGI . Reconfigurable Vector Extensions inside the DRAM. In: 2015 10th International Symposium on Reconfigurable Communicationcentric SystemsonChip (ReCoSoC), 2015, Bremen. 2015 10th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC). p. 1.

20.
ALVES, MARCO A.Z.; VILLAVIEJA, C. ; DIENER, M. ; MOREIRA, F. B. ; NAVAUX, P. O. A. . SiNUCA: A Validated Microarchitecture Simulator. In: INTERNATIONAL CONFERENCE ON HIGH PERFORMANCE COMPUTING AND COMMUNICATIONS, 2015, New York. 17TH IEEE INTERNATIONAL CONFERENCE ON HIGH PERFORMANCE COMPUTING AND COMMUNICATIONS, 2015.

21.
ALVES, MARCO A. Z.; SANTOS, PAULO C. ; MOREIRA, FRANCIS B. ; DIENER, MATTHIAS ; CARRO, LUIGI . Saving memory movements through vector processing in the DRAM. In: 2015 International Conference on Compilers, Architecture and Synthesis for Embedded Systems (CASES), 2015, Amsterdam. 2015 International Conference on Compilers, Architecture and Synthesis for Embedded Systems (CASES), 2015. p. 117-126.

22.
DIENER, M. ; CRUZ, E. H. M. ; ALVES, MARCO A.Z. ; ALHAKEEM, M. ; NAVAUX, P. O. A. ; HEIß, H. . Locality and Balance for Communication-Aware Thread Mapping in Multicore Systems. In: European Conference on Parallel Processing, 2015, Vienna. European Conference on Parallel Processing, 2015.

23.
ALVES, MARCO A. Z.; SANTOS, PAULO C. ; DIENER, MATTHIAS ; CARRO, LUIGI . Opportunities and Challenges of Performing Vector Operations inside the DRAM. In: the 2015 International Symposium, 2015, Washington DC. Proceedings of the 2015 International Symposium on Memory Systems - MEMSYS '15, 2015. p. 22.

24.
SANTOS, PAULO C. ; ALVES, M. A. Z. ; CARRO, LUIGI . HMC and DDR performance trade-offs. In: International Embedded Systems Symposium, 2015, Foz do Iguaçu. International Embedded Systems Symposium, 2015.

25.
CRUZ, EDUARDO H.M. ; DIENER, MATTHIAS ; ALVES, MARCO A.Z. ; PILLA, LAERCIO L. ; NAVAUX, PHILIPPE O.A. . Optimizing Memory Locality Using a Locality-Aware Page Table. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 198.

26.
MOREIRA, F. B. ; ALVES, M. A. Z. ; DIENER, M. ; NAVAUX, P. O. A. ; KOREN, I. . Profiling and Reducing Micro-Architecture Bottlenecks at the Hardware Level. In: International Symposium on Computer Architecture and High Performance Computing, 2014, Paris, França. 26th International Symposium on Computer Architecture and High Performance Computing, 2014.

27.
SOUZA, M. A. ; ALVES, M. A. Z. ; FREITAS, H. C. ; NAVAUX, P. O. A. . Avaliação do Consumo Energético em Arquiteturas Multi-Core com Memória Cache Compartilhada. In: Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2014, Brasilia. XIII Workshop em Desempenho de Sistemas Computacionais e de Comunicação, 2014. p. 1812-1824.

28.
MOREIRA, F. B. ; ALVES, MARCO ANTONIO ZANATA ; DIENER, M. ; NAVAUX, P. O. A. . Influência das Características de Processadores e Aplicações no Nível de Blocos Básicos. In: Simpósio em Sistemas Computacionais (WSCAD-SSC), 2013, Ipojuca. XIV Simpósio em Sistemas Computacionais (WSCAD-SSC), 2013. p. 84-91.

29.
Alves, Marco A Z; VILLAVIEJA, C. ; DIENER, M. ; NAVAUX, P. O. A. . Energy Efficient Last Level Caches via Last Read/Write Prediction. In: International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2013, Ipojuca. 25th International Symposium on Computer Architecture and High Performance Computing. Los Alamitos, California: IEEE, 2013. p. 73-80.

30.
ALVES, MARCO A.Z.; KHUBAIB, NULL ; EBRAHIMI, EIMAN ; NARASIMAN, VEYNU T. ; VILLAVIEJA, CARLOS ; NAVAUX, PHILIPPE O.A. ; PATT, YALE N. . Energy Savings via Dead Sub-Block Prediction. In: 2012 24th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2012, New York. 2012 IEEE 24th International Symposium on Computer Architecture and High Performance Computing. p. 51.

31.
CRUZ, E. H. M. ; ZANATA ALVES, MARCO ANTONIO ; CARISSIMI, A. S. ; NAVAUX, P. O. A. ; RIBEIRO, C. P. ; MEHAUT, JEAN-FRANCOIS . Using Memory Access Traces to Map Threads and Data on Hierarchical Multi-core Platforms. In: Distributed Processing, Workshops and Phd Forum (IPDPSW), 2011, Anchorage. 2011 IEEE International Symposium on Parallel and Distributed Processing Workshops and Phd Forum. v. 1.

32.
MOREIRA, F. B. ; CRUZ, E. H. M. ; ALVES, MARCO ANTONIO ZANATA ; NAVAUX, P. O. A. . Scratchpad Memories for Parallel Applications in Multi-core Architectures, 2011.

33.
COTA DE FREITAS, HENRIQUE ; SCHNORR, LUCAS MELLO ; ALVES, MARCO ANTONIO ZANATA ; NAVAUX, PHILIPPE OLIVIER ALEXANDRE . Impact of Parallel Workloads on NoC Architecture Design. In: 2010 18th Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2010, Pisa. 2010 18th Euromicro Conference on Parallel, Distributed and Network-based Processing, 2010. p. 551-555.

34.
DIENER, M. ; MADRUGA, F. L. ; RODRIGUES, E. R. ; ALVES, M. A. Z. ; SCHNEIDER, J. ; NAVAUX, P. O. A. ; HEIß, H. . Evaluating Thread Placement Based on Memory Access Patterns for Shared Cache Multi-core Processors. In: International Symposium on Advanced on High Performance Computing and Networking, 2010, Melbourne, Australia. International Conference on High Performance Computing and Communications. Los Alamitos: IEEE Computer Society, 2010. p. 491-496.

35.
RUTZIG, MATEUS B ; MADRUGA, FELIPE ; ALVES, MARCO A ; COTA, HENRIQUE ; BECK, ANTONIO C S ; MAILLARD, NICOLAS ; NAVAUX, PHILIPPE ; CARRO, LUIGI . TLP and ILP exploitation through a reconfigurable multiprocessor system. In: Distributed Processing, Workshops and Phd Forum (IPDPSW 2010), 2010, Atlanta. 2010 IEEE International Symposium on Parallel & Distributed Processing, Workshops and Phd Forum (IPDPSW), 2010. p. 1-8.

36.
MOR, S. D. K. ; ALVES, M. A. Z. ; LIMA, J. V. F. ; MAILLARD, N. ; NAVAUX, P. O. A. . Eficiência Energética em Computação de Alto Desempenho: Uma Abordagem em Arquitetura e Programação para Green Computing. In: Seminário Integrado de Software e Hardware, 2010, Belo Horizonte. XXXVII Seminário Integrado de Software e Hardware. Porto Alegre: SBC, 2010.

37.
ALVES, M. A. Z.; NAVAUX, P. O. A. . Intermediary Cache Memory Level for Data Exchange and Interactions of Parallel Scientific Applications. In: Latin-American Conference on High Performance Computing, 2010, Gramado. Conferencia Latino Americana de Computación de Alto Rendimiento. Porto Alegre: Evangraf, 2010. p. 107-116.

38.
ALVES, M. A. Z.; CERA, M. C. ; LIMA, J. V. F. ; MAILLARD, N. ; NAVAUX, P. O. A. . Enhancing Energy Efficiency using Efficient Parallel Programming Techniques. In: Latin-American Conference on High Performance Computing, 2010, Gramado. Conferencia Latino Americana de Computación de Alto Rendimiento. Porto Alegre: Evangraf, 2010. p. 117-124.

39.
CRUZ, E. H. M. ; ALVES, MARCO A.Z. ; NAVAUX, P. O. A. . Process Mapping Based on Memory Access Traces, 2010. p. 72-79.

40.
ALVES, M. A. Z.; FREITAS, H. C. ; NAVAUX, P. O. A. . Investigation of Shared L2 Cache on Many-Core Processors. In: Workshop on Many-Cores, 2009, Delft. ARCS 09 -Workshop Proceedings. Berlim: VDE Verlag, 2009. p. 21-30.

41.
FREITAS, H. C. ; MADRUGA, F. L. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Design of Interleaved Multithreading for Network Processors on Chip. In: IEEE International Symposium on Systems and Circuits, 2009, Taipei. IEEE International Symposium on Circuits and Systems (ISCAS). Los Alamitos: IEEE Computer Society, 2009. p. 2213-2216.

42.
FREITAS, H. C. ; ALVES, M. A. Z. ; SCHNORR, L. M. ; NAVAUX, P. O. A. . Performance Evaluation of NoC Architectures for Parallel Workloads. In: ACM/IEEE International Symposium on Networks-on-Chip, 2009, San Diego. ACM/IEEE International Symposium on Networks-on-Chip. Washington, DC: IEEE Computer Society, 2009. p. 87-87.

43.
FREITAS, H. C. ; ALVES, M. A. Z. ; MAILLARD, N. ; NAVAUX, P. O. A. . Ensino de Arquiteturas de Processadores Multi-Core Através de um Sistema de Simulação Completo e da Experiência de um Projeto de Pesquisa. In: Workshop sobre Educação em Arquitetura de Computadores, 2008, Campo Grande. Workshop sobre Educação em Arquitetura de Computadores, 2008. p. 1-8.

44.
ALVES, M. A. Z.; FREITAS, H. C. ; WAGNER, F. R. ; NAVAUX, P. O. A. . Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos. In: Workshop em Sistemas Computacionais de Alto Desempenho, 2007, Gramado - RS. VIII Workshop em Sistemas Computacionais de Alto Desempenho, 2007.

45.
ALVES, M. A. Z.; DOESCHER, E. . APPROXIMATIONS OF THE POISSON EQUATION USING NUMERICAL METHODS: PERFORMANCE AND RESULTS. In: XXIX Congresso Nacional de Matemática Aplicada Computacional, 2006, Campinas - SP. XXIX CNMAC - Congresso Nacional de Matemática Aplicada e Computacional, 2006.

Resumos expandidos publicados em anais de congressos
1.
CARDOZO, L. T. ; DIENER, M. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Characterization of Cache Line False Sharing. In: Workshop de Processamento Paralelo e Distribuído, 2012, Porto Alegre, RS. X Workshop de Processamento Paralelo e Distribuído. Porto Alegre: Evangraf, 2012. v. 1. p. 73-76.

2.
MOREIRA, F. B. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Simulating Scratchpad Memories for General Purpose Processors. In: Workshop de Processamento Paralelo e Distribuído, 2010, Porto Alegre. VIII Workshop de Processamento Paralelo e Distribuído. Porto Alegre: Evangraf, 2010. p. 45-48.

3.
WEBER, H. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Evaluating Process Scheduling on Linux Operating System. In: Workshop de Processamento Paralelo e Distribuído, 2010, Porto Alegre. VIII Workshop de Processamento Paralelo e Distribuído. Porto Alegre: Evangraf, 2010. p. 18-20.

4.
ALVES, M. A. Z.; SOUTO, R. P. ; NAVAUX, P. O. A. . Avaliação de Escalabilidade do Modelo Atmosférico Global em Arquiteturas Multi-Core. In: Escola Regional de Alto Desempenho, 2009, Caxias do Sul. 9ª Escola Regional de Alto Desempenho. Porto Alegre: Biblioteca do Instituto de Informática da UFRGS, 2009. p. 107-108.

5.
ALVES, M. A. Z.; FREITAS, H. C. ; NAVAUX, P. O. A. . Proposta de Avaliação de Memória Cache em Processadores Multi-Core. In: Escola Regional de Alto Desempenho, 2008, Santa Cruz do Sul - RS. 8 Escola Regional de Alto Desempenho, 2008. p. 143-144.

6.
FREITAS, H. C. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Utilização de uma Metodologia de Projeto para Arquiteturas de Processadores Multi-Core. In: Escola Regional de Alto Desempenho, 2008, Santa Cruz do Sul - RS. 8 Escola Regional de Alto Desempenho, 2008. p. 171-172.

7.
ALVES, M. A. Z.; NAVAUX, P. O. A. . Investigation Through Set Associativity on Shared L2 Cache Memory in a Multi-Core Chip Architecture. In: Workshop de Processamento Paralelo e Distribuído, 2008, Porto Alegre. VI Workshop de Processamento Paralelo e Distribuído, 2008.

8.
ALVES, M. A. Z.; NAVAUX, P. O. A. ; KASTENSMIDT, F. L. . Avaliação de um Chip Multiprocessado com Redes em Chip Implementado em FPGA. In: Workshop de Processamento Paralelo e Distribuído, 2007, Porto Alegre - RS. WSPPD - V Workshop de Processamento Paralelo e Distribuído. Porto Alegre, RS: Evangraf, 2007. p. 75-78.

9.
ALVES, M. A. Z.; DOESCHER, E. . ESTUDO E COMPARAÇÃO DE MÉTODOS NUMÉRICOS PARA APROXIMAÇÃO DE EQUAÇÕES DIFERENCIAIS ORDINÁRIAS. In: XVII Congresso de Iniciação Científica da UNESP, 2005, Presidente Prudente - SP. XVII Congresso de Iniciação Científica da UNESP, 2005.

10.
ALVES, M. A. Z.; MAGNA JUNIOR, J. P. ; SCHLUNZEN JUNIOR, K. ; SHIMABUKURO, M. H. . DESENVOLVENDO POTENCIALIDADES CORPORATIVAS: CAMINHANDO PARA UMA EMPRESA HOLÍSTICA. In: ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste - Universidade do Oeste Paulista, 2004, Presidente Prudente - SP. ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste, 2004.

11.
ALVES, M. A. Z.; MAGNA JUNIOR, J. P. ; SCHLUNZEN JUNIOR, K. ; SHIMABUKURO, M. H. . WORKFLOW - A GESTÃO DO FLUXO DE TRABALHO EM UMA EMPRESA DO RAMO ALIMENTÍCIO. In: ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste - Universidade do Oeste Paulista, 2004, Presidente Prudente - SP. ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste, 2004.

12.
ALVES, M. A. Z.; MAGNA JUNIOR, J. P. ; SCHLUNZEN JUNIOR, K. ; SHIMABUKURO, M. H. . UMA PROPOSTA DE MAPEAMENTO, MODELAGEM E SIMULAÇÃO DE PROCESSOS EM UMA EMPRESA DO RAMO ALIMENTÍCIO. In: XVI Congresso de Iniciação Científica da UNESP, 2004, Presidente Prudente - SP. XVI Congresso de Iniciação Científica da UNESP, 2004.

13.
SHIMABUKURO, M. H. ; SCHLUNZEN JUNIOR, K. ; MAGNA JUNIOR, J. P. ; ALVES, M. A. Z. ; FUJITA, O. M. ; TORREJON, R. A. O. . Suporte Computacional de Aprendizagem Organizacional e de Gestão de Conhecimento. In: IV Fórum de Ciências da FCT - Grupos de Pesquisa: Diagnóstico e Perspectivas, 2003, Presidente Prudente - SP. Anais do IV Fórum de Ciências da FCT, 2003.

Resumos publicados em anais de congressos
1.
CARVALHO, O. M. ; ROLOFF, E. ; ALVES, MARCO ANTONIO ZANATA ; NAVAUX, P. O. A. . Análise e caracterização das novas ferramentas para computação distribuída na nuvem. In: Workshop de Iniciação Científica (WSCAD-WIC), 2013, Ipojuca. XIV Simpósio em Sistemas Computacionais, 2013. p. 214-217.


Produção técnica
Programas de computador sem registro
1.
ALVES, M. A. Z.. SiNUCA - Simulator of NonUniform Cache Architectures. 2015.

2.
ALVES, M. A. Z.; SCHLUNZEN JUNIOR, K. ; SHIMABUKURO, M. H. . WORKFLOW - Sistema de Fluxo de Processos de Produção. 2004.


Demais tipos de produção técnica
1.
ALVES, M. A. Z.; CRUZ, E. H. M. . Intel Modern Code Programming Módulo Básico I. 2017. (Curso de curta duração ministrado/Extensão).

2.
CRUZ, E. H. M. ; ALVES, M. A. Z. . Intel Modern Code Programming Módulo Básico II. 2017. (Curso de curta duração ministrado/Extensão).

3.
ALVES, M. A. Z.; DIENER, M. ; CRUZ, E. H. M. . Parallel Programming and Optimization for Intel Architecture. 2016. (Curso de curta duração ministrado/Extensão).

4.
ALVES, M. A. Z.; DIENER, M. . Parallel Programming and Optimization for Intel Architecture. 2016. (Curso de curta duração ministrado/Extensão).

5.
ALVES, M. A. Z.; DIENER, M. ; CRUZ, E. H. M. ; NAVAUX, PHILIPPE O. A. . Parallel Programming and Optimization for Intel Architecture. 2016. (Curso de curta duração ministrado/Extensão).

6.
FREITAS, H. C. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . NoC e NUCA: Conceitos e Tendências para Arquiteturas Many-Core. 2009. (Curso de curta duração ministrado/Outra).

7.
ALVES, M. A. Z.. Latex - Formatação de textos técnicos. 2005. (Curso de curta duração ministrado/Extensão).



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
MAZIERO, C. A.; MEIRA, J. A.; KUNZLE, L. A.; ALVES, M. A. Z.; ALMEIDA, E. C.. Participação em banca de Simone Dominico. Provisionamento de Recursos Computacionais baseado em Redes de Petri para Bancos de Dados Orientados a Leitura. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná.

2.
ALVES, M. A. Z.; WEINGAERTNER, D.; KOSTLER, H.. Participação em banca de PAULO ROBERTO DE CARVALHO JUNIOR. GPU Communication Performance Engineering for the Lattice Boltzmann Method. 2016. Dissertação (Mestrado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná.

3.
PANETTA, J.; SCHNORR, L. M.; ALVES, M. A. Z.; NAVAUX, PHILIPPE O.A.. Participação em banca de Emmanuell Diaz Carreño. Migration and Evaluation of a Numerical Weather Prediction Application in a Cloud Computing Infrastructure. 2015. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul.

Teses de doutorado
1.
MAZIERO, C. A.; CALSAVARA, A.; SCHULZE, B. R.; BRITO, A. M.; ALVES, M. A. Z.. Participação em banca de ALESSANDRO KRAEMER. Uma proposta de área de convergência nuvem-HPC para a redução do número de violações de tempo de resposta em centrais de dados. 2017. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná.

2.
ALMEIDA, E. C.; ALVES, M. A. Z.; PORTO, F. A. M.; LUGO, G. A. G.; BONA, L. C. E.. Participação em banca de Pedro Eugenio Rocha Pedreira. On Indexing Highly Dynamic Multidimensional Datasets for Interactive Analytics. 2016. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná.

Trabalhos de conclusão de curso de graduação
1.
ALVES, M. A. Z.; NAZAR, G. L.. Participação em banca de Marcelo Brandalero.A reconfigurable array for superscalar processors. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.

2.
ALVES, MARCO A. Z.; SCHNORR, L. M.. Participação em banca de Cássio Chaves Mello.Impacto da Hierarquia de Memória no Desempenho e Consumo Energético de Aplicações Paralelas em Sistemas Embarcados e de Propósitos Gerais. 2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) - Universidade Federal do Rio Grande do Sul.



Participação em bancas de comissões julgadoras
Outras participações
1.
Alves, M. A.; NAZAR, G. L.; RECH, P.. XXVII Salão de Iniciação Científica UFRGS. 2015. Universidade Federal do Rio Grande do Sul.

2.
NAZAR, G. L.; KASTENSMIDT, F. L.; Alves, Marco A Z. XXVI Salão de Iniciação Científica UFRGS. 2014. Universidade Federal do Rio Grande do Sul.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
ERAD - Escola Regional de Alto Desempenho.Proposta de Avaliação de Memória Cache em Processadores Multi-Core. 2008. (Outra).

2.
IEEE Circuits and Systems Workshop. 2008. (Encontro).

3.
VI Workshop de Processamento Paralelo e Distribuído.Investigation Through Set Associativity on Shared L2 Cache Memory in a Multi-Core Chip Architecture. 2008. (Encontro).

4.
Workshop sobre Educação em Arquitetura de Computadores.Ensino de Arquiteturas de Processadores Multi-Core Através de um Sistema de Simulação Completo e da Experiência de um Projeto de Pesquisa. 2008. (Outra).

5.
19th International Symposium on Computer Architecture and High Performance Computing. 2007. (Simpósio).

6.
FISL 8.0 - Fórum Internacional de Software Livre. 2007. (Outra).

7.
VIII Workshop em Sistemas Computacionais de Alto Desempenho.Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos. 2007. (Encontro).

8.
VIII Workshop sobre Software Livre. 2007. (Encontro).

9.
XXIX Congresso Nacional de Matemática Aplicada Computacional. APPROXIMATIONS OF THE POISSON EQUATION USING NUMERICAL METHODS: PERFORMANCE AND RESULTS. 2006. (Congresso).

10.
Semana da Computação da FCT/UNESP. 2005. (Outra).

11.
XVII Congresso de Iniciação Científica da UNESP. ESTUDO E COMPARAÇÃO DE MÉTODOS NUMÉRICOS PARA APROXIMAÇÃO DE EQUAÇÕES DIFERENCIAIS ORDINÁRIAS. 2005. (Congresso).

12.
XXV Congresso da Sociedade Brasileira de Computação. 2005. (Congresso).

13.
ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste - Universidade do Oeste Paulista.DESENVOLVENDO POTENCIALIDADES CORPORATIVAS: CAMINHANDO PARA UMA EMPRESA HOLÍSTICA. 2004. (Encontro).

14.
ENEPE - Encontro de Ensino, Pesquisa e Extensão da Unoeste - Universidade do Oeste Paulista."WORKFLOW" - A GESTÃO DO FLUXO DE TRABALHO EM UMA EMPRESA DO RAMO ALIMENTÍCIO. 2004. (Encontro).

15.
Semana dos Cursos de Matemática, Estatística e Computação da FCT/UNESP. 2004. (Outra).

16.
XVI Congresso de Iniciação Cientifica da UNESP. XVI Congresso de Iniciação Cientifica - UNESP 2004. 2004. (Congresso).

17.
I Semana da Física da FCT/UNESP. 2003. (Outra).

18.
IV Fórum de Ciências da FCT - Grupos de Pesquisa: Diagnóstico e Perspectivas.Suporte Computacional de Aprendizagem Organizacional e de Gestão de Conhecimento. 2003. (Outra).

19.
ERMAC 2002 - Encontro Regional de Matemática Aplicada e Computacional. 2002. (Encontro).

20.
Semana da Computação da FCT/UNESP. 2002. (Outra).

21.
Semana da Matemática da FCT/UNESP. 2002. (Outra).


Organização de eventos, congressos, exposições e feiras
1.
ALVES, M. A. Z.. Workshop de Processamento Paralelo e Distribuído. 2010. (Congresso).

2.
NAVAUX, P. O. A. ; MAILLARD, N. ; ALVES, M. A. Z. ; KASSICK, R. V. ; CERA, M. C. . Conferencia Latino Americana de Computación de Alto Rendimiento. 2010. (Congresso).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Aline Santana Cordeiro. On-line translator for In-Memory Instructions. Início: 2018. Dissertação (Mestrado profissional em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná. (Orientador).

2.
Flaviene Scheidt de Cristo. Uso de Bloom filters para seleções em memória. Início: 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Coorientador).

3.
RICARDO KÖHLER. Geração de Código Automática para Processamento em Memórias. Início: 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

Tese de doutorado
1.
Emmanuell Diaz Carreño. Automatic Communication Optimization of Parallel Applications in Public Clouds. Início: 2018. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná. (Orientador).

2.
Simone Dominico. An Elastic Multi-Core Allocation Mechanism for Database Systems. Início: 2016. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Coorientador).

3.
Paulo Cesar Santos da Silva Junior. Processamento em Memória. Início: 2015. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Coorientador).

4.
Tiago Rodrigo Kepe. Escalonador de Banco de Dados para Processamento em Memória. Início: 2015. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná. (Coorientador).

5.
Ivan Luiz Pedroso Pires. Segurança de Redes em Chip Expansíveis. Início: 2014. Tese (Doutorado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Coorientador).

Iniciação científica
1.
Rodrigo Sokulski. Preditores de uso de linha de cache. Início: 2017. Iniciação científica (Graduando em Ciência da Computação) - Universidade Federal do Paraná. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Diego Gomes Tomé. Select Scan of Databases on Processing in Memory. 2017. Dissertação (Mestrado em Programa de Pós-Graduação em Informática) - Universidade Federal do Paraná, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Marco Antonio Zanata Alves.

Trabalho de conclusão de curso de graduação
1.
Aline Santana Cordeiro. Intrinsics-HMC: Geração automática de traços de simulação para arquiteturas de processamento em memória. 2017. Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação) - Universidade Federal do Paraná. Orientador: Marco Antonio Zanata Alves.



Educação e Popularização de C & T



Livros e capítulos
1.
Alves, Marco A Z; FREITAS, H. C. ; NAVAUX, P. O. A. . Ensino de arquiteturas de processadores many-core e memórias cache utilizando o simulador Simics. In: Carlos Augusto Paiva da Silva Martins, Philippe Olivier Alexandre Navaux, Rodolfo Jardim de Azevedo, Sérgio Takeo Kofujii. (Org.). Arquitetura de Computadores: educação, ensino e aprendizado. 1ed.Porto Alegre: Sociedade Brasileira de Computação - SBC, 2012, v. 1, p. 78-110.




Página gerada pelo Sistema Currículo Lattes em 16/01/2019 às 13:14:09