Júlio Salek Aude

  • Endereço para acessar este CV: http://lattes.cnpq.br/1241661323013355
  • Última atualização do currículo em 27/04/2000

Possui graduação em Engenharia Eletrônica pela Universidade Federal do Rio de Janeiro(1974), mestrado em Engenharia de Sistemas e Computação pela Universidade Federal do Rio de Janeiro(1978) e doutorado em Computer Science pela University of Manchester(1986). Atualmente é Professor Adjunto IV da Universidade Federal do Rio de Janeiro, Analista de Sistemas da Universidade Federal do Rio de Janeiro, Sem enquadramento da Financiadora de Estudos e Projetos e Pesquisador 2A do Conselho Nacional de Desenvolvimento Científico e Tecnológico. Tem experiência na área de Ciência da Computação, com ênfase em Sistemas de Computação. Atuando principalmente nos seguintes temas:Banco de Dados de Regras de Projeto, Linguagem de Descrição de Regras de Projeto, Adaptabilidade a Diferentes Tecnologias, CAD para Sistemas Digitais. (Texto gerado automaticamente pela aplicação CVLattes)


Identificação
Nome
Júlio Salek Aude
Nome em citações bibliográficas
AUDE, J. S.

Endereço
Endereço Profissional
Universidade Federal do Rio de Janeiro, Núcleo de Computação Eletrônica, Área de Ensino e Pesquisa.
Av. Brigadeiro Trompowski, s/n - Bloco C - CCMN
Ilha do Fundão
20001970 - Rio de Janeiro, RJ - Brasil - Caixa-postal: 2324
Telefone: (21) 5983162
Fax: (21) 5983156
URL da Homepage: http://www.nce.ufrj.br


Formação acadêmica/titulação
1982 - 1986
Doutorado em Computer Science.
University of Manchester, MANCHESTER, Inglaterra.
Título: Design Rule Representation within a Hardware Design System, Ano de obtenção: 1986.
Orientador: Hilary J Kahn.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior.
Palavras-chave: Banco de Dados de Regras de Projeto; Linguagem de Descrição de Regras de Projeto; Adaptabilidade a Diferentes Tecnologias; CAD para Sistemas Digitais.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Projeto Assistido Por Computador Para Sistemas Digitais.
Setores de atividade: Industria Eletro-Eletrônica; Informática.
1975 - 1978
Mestrado em Engenharia de Sistemas e Computação.
Universidade Federal do Rio de Janeiro, UFRJ, Brasil.
Título: Projeto de um Sistema de E/S para uma UCP de Porte Médio,Ano de Obtenção: 1978.
Orientador: Jayme Luiz Szwarcfiter.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior.
Palavras-chave: Gerência de Memória; Barramentos; Registradores de Entrada e Saída; Arquitetura de Entrada e Saída do PDP-11; Lógica TTL; Protocolos de Acesso à Memória e a Registradores d.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação.
Setores de atividade: Informática; Industria Eletro-Eletrônica.
1970 - 1974
Graduação em Engenharia Eletrônica.
Universidade Federal do Rio de Janeiro, UFRJ, Brasil.




Atuação Profissional

Instituto Militar de Engenharia, IME, Brasil.
Vínculo institucional

1996 - 1998
Vínculo: Colaborador, Enquadramento Funcional: Sem Enquadramento

Atividades

3/1996 - 5/1998
Ensino, Sistemas e Computação, Nível: Pós-Graduação
Disciplinas ministradas
Organização de Computadores

Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Vínculo institucional

1994 - Atual
Vínculo: Bolsista, Enquadramento Funcional: Pesquisador 2A, Carga horária: 0

Atividades

8/1994 - Atual
Pesquisa e desenvolvimento .

Linhas de pesquisa
Arquitetura de Computadores
Concepção de Circuitos Integrados
CAD para Sistemas Digitais
Sistemas Operacionais
Microarquiteturas RISC de Alto Desempenho
Algoritmos Paralelos
Ambientes de Programação Paralela
8/1994 - Atual
Serviços técnicos especializados .

Serviço realizado
Análise de Projetos e Solicitações de Bolsas.

Sociedade Brasileira de Microeletrônica, SBMICRO, Brasil.
Vínculo institucional

1990 - 1994
Vínculo: Outro, Enquadramento Funcional: Sem enquadramento, Carga horária: 0

Atividades

7/1991 - 6/1994
Serviços técnicos especializados .

Serviço realizado
Editor da Revista Brasileira de Microeletrônica.
7/1990 - 6/1992
Direção e administração, .

Cargo ou função
Vice-Presidente.

Financiadora de Estudos e Projetos, FINEP, Brasil.
Vínculo institucional

1988 - Atual
Vínculo: Consultor Ad-Hoc, Enquadramento Funcional: Sem enquadramento, Carga horária: 0

Atividades

3/1988 - Atual
Serviços técnicos especializados , Departamento de Informática, .

Serviço realizado
Consultoria para Análise de Projetos.

Universidade Federal do Rio de Janeiro, UFRJ, Brasil.
Vínculo institucional

1981 - Atual
Vínculo: Servidor público ou celetista, Enquadramento Funcional: Professor Adjunto IV, Carga horária: 20

Vínculo institucional

1975 - Atual
Vínculo: Servidor público ou celetista, Enquadramento Funcional: Analista de Sistemas, Carga horária: 40

Atividades

3/1997 - Atual
Ensino, Informática, Nível: Pós-Graduação
Disciplinas ministradas
Microarquiteturas de Alto Desempenho
Arquiteturas de Sistemas de Processamento Paralelo
Síntese Lógica de Sistemas Digitais
7/1995 - Atual
Direção e administração, Instituto de Matemática, Departamento de Ciência da Computação.

Cargo ou função
Coordenador de Pós-Graduação em Informática.
3/1981 - Atual
Ensino,

Disciplinas ministradas
Computação I
Periféricos e Interfaces
Circuitos Lógicos
Projeto Assistido por Computador
Arquitetura de Computadores II
3/1975 - Atual
Pesquisa e desenvolvimento , Núcleo de Computação Eletrônica, Área de Ensino e Pesquisa.

Linhas de pesquisa
Arquitetura de Computadores
Ambientes de Programação Paralela
CAD para Sistemas Digitais
Projeto de Circuitos Digitais Integrados
Sistemas Operacionais
Algoritmos Paralelos
Microarquiteturas RISC de Alto Desempenho
7/1996 - 9/1998
Direção e administração, Núcleo de Computação Eletrônica, Área de Ensino e Pesquisa.

Cargo ou função
Diretor da Área de Ensino e Pesquisa.
1/1992 - 5/1994
Direção e administração, Núcleo de Computação Eletrônica, Direção Geral.

Cargo ou função
Coordenador Geral do NCE/UFRJ.
7/1989 - 9/1990
Direção e administração, Núcleo de Computação Eletrônica, Área de Desenvolvimento.

Cargo ou função
Diretor Adjunto de Tecnologia e Ensino.
7/1987 - 6/1989
Direção e administração, Núcleo de Computação Eletrônica, Área de Desenvolvimento.

Cargo ou função
Diretor da Área de Desenvolvimento.
3/1976 - 12/1988
Ensino,

Disciplinas ministradas
Organização de Computadores I
Organização de Computadores II
8/1987 - 10/1987
Ensino, Engenharia de Sistemas e Computação, Nível: Pós-Graduação
Disciplinas ministradas
CAD para Sistemas Digitais
7/1981 - 9/1982
Direção e administração, Núcleo de Computação Eletrônica, Área de Desenvolvimento.

Cargo ou função
Diretor da Divisão de Desenvolvimento.
1/1977 - 12/1977
Direção e administração, Escola de Engenharia, Departamento de Eletrônica.

Cargo ou função
Coordenador de Curso.


Linhas de pesquisa
1.
Arquitetura de Computadores
2.
Ambientes de Programação Paralela
3.
CAD para Sistemas Digitais
4.
Projeto de Circuitos Digitais Integrados
5.
Sistemas Operacionais
6.
Algoritmos Paralelos
7.
Microarquiteturas RISC de Alto Desempenho
8.
Arquitetura de Computadores
9.
Concepção de Circuitos Integrados
10.
CAD para Sistemas Digitais
11.
Sistemas Operacionais
12.
Microarquiteturas RISC de Alto Desempenho
13.
Algoritmos Paralelos
14.
Ambientes de Programação Paralela


Áreas de atuação
1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Projeto Assistido Por Computador Para Sistemas Digitais.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware.
4.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.


Idiomas
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Francês
Compreende Razoavelmente, Fala Pouco, Lê Razoavelmente, Escreve Pouco.
Espanhol
Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Pouco.


Prêmios e títulos
1999
Professor Homenageado da Turma de Bacharéis em Informática, Universidade Federal do Rio de Janeiro.
1998
Amigo do IME, Instituto Militar de Engenharia.
1997
Professor Homenageado da Turma de Bacharéis em Informática, Universidade Federal do Rio de Janeiro.
1995
Orientador do Trabalho Vencedor do Concurso de Trabalhos de Iniciação Científica, Sociedade Brasileira de Computação.
1989
Professor Homenageado da Turma de Bacharéis em Informática, Universidade Federal do Rio de Janeiro.
1988
Orientador do Trabalho Classificado em 2o. Lugar no Concurso de Trabalhos de Iniciação Científica, Sociedade Brasileira de Computação.
1988
Patrono da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1987
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1980
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1979
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1978
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1977
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.
1976
Paraninfo da Turma de Engenharia Eletrônica, Universidade Federal do Rio de Janeiro.


Produções

Produção bibliográfica
Capítulos de livros publicados
1.
AUDE, J. S.. Processamento Paralelo de Alto Desempenho. In: Sociedade Brasileira de Computação. (Org.). II Escola Regional de Informática da Região Minas Gerais/Centro Oeste. Belo Horizonte: Sociedade Brasileira de Computação Região Minas Gerais/Centro Oeste, 1998, v. 1, p. 71-96.

Trabalhos completos publicados em anais de congressos
1.
SANTOS, C. M. P. ; AUDE, J. S. . PM-PVM: A Portable Multithreaded PVM. In: 2nd IPPS/SPDP International Conference, 1999, San Juan. Proceedings of the 2nd IPPS/SPDP International Conference. Los Alamitos, California: IEEE Computer Society, ACM SIGARCH, 1999. v. 1. p. 191-195.

2.
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: A Multithreaded SPARC Architecture for the Multiplus Multiprocessor. In: 11th Symposium on Computer Architecture and High Performance Computing, 1999, Natal. Proceedings of the 11th Symposim on Computer Architecture and High Performance Computing. Porto Alegre: SBC, 1999. v. 1. p. 35-42.

3.
CABRAL, L. A. F. ; AUDE, J. S. ; MACULAN FILHO, N. . FPGA Routing: A Brief Survey and a Parallel Strategy. In: XXXI Simpósio Brasileiro de Pesquisa Operacional, 1999, Juiz de Fora. Anais do XXXI Simpósio Brasileiro de Pesquisa Operacional. Rio de Janeiro: SBPO, 1999. v. 1. p. 1624-1633.

4.
AUDE, J. S.; YOUNG, M. T. ; BRONSTEIN, G. . A High-Performance Switching Element for a Multistage Interconnection Network. In: XI Brazilian Symposium on Integrated Circuit Design, 1998, Búzios. Proceedings of the XI Brazilian Symposium on Integrated Circuit Design. Los Alamitos, California: IEEE Computer Society - SBC, 1998. v. 1. p. 154-157.

5.
BARROS, M. O. ; AUDE, J. S. . Alchemist: A Visual Environment for the Development of Shared Memory Parallel Applications. In: 2nd IASTED International Conference on Parallel and Distributed Computing and Networks, 1998, Brisbane. Proceedings of the 2nd IASTED International Conference on Parallel and Distributed Computing and Networks. Anaheim, California: IASTED, 1998. v. 1.

6.
KNOPMAN, J. ; AUDE, J. S. . Parallel Simulated Annealing: An Adaptive Approach. In: International Parallel Processing Symposium'97, 1997, Genebra. Proceedings of the International Parallel Processing Symposium'97. Los Alamitos, California: IEEE Computer Society, 1997. v. 1. p. 522-526.

7.
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: A Multi-Threaded PVM for Shared Memory Architectures. In: 9th IASTED International Conference on Parallel and Distributed Computing and Systems, 1997, Washington D.C.. Proceedings of the 9th IASTED International Conference on Parallel and Distributed Computing and Systems. Anaheim, California: IASTED, 1997. v. 1. p. 17-23.

8.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. . NCESPARC+: A Cost-Effective Implementation of a Multithreaded SPARC Architecture. In: X Brazilian Symposium on Integrated Circuit Design, 1997, Gramado. Proceedings of the X Brazilian Symposium on Integrated Circuit Design. Porto Alegre: SBC, 1997. v. 1. p. 165-174.

9.
BARROS, M. O. ; AUDE, J. S. . Implementação do Padrão Pthreads sobre o Sistema Operacional Mulplix. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 107-122.

10.
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: An Implementation of PVM for Multithreaded and Shared Mermory Environments. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 123-138.

11.
BARROS, M. O. ; AUDE, J. S. . Parallel Alchemist: A Visual Environment for Parallel Software Development with Shared Memory Programming Models. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 397-412.

12.
PINTO, S. B. ; BRONSTEIN, G. ; AUDE, J. S. . Projeto de Máquinas de Estado Finito Usando o Sistema Alliance. In: II Workshop IBERCHIP, 1996, São Paulo. Anais do II Workshop IBERCHIP, 1996. v. 1. p. 389-397.

13.
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . The Multiplus/Mulplix Parallel Processing Environment. In: International Symposium on Parallel Architectures, Algorithms and Networks'96, 1996, Pequim. Proceedings of the International Symposium on Parallel Architectures, Algorithms and Networks'96. Los Alamitos, California: IEEE Computer Society, 1996. v. 1. p. 50-56.

14.
SERDEIRA, H. ; AUDE, J. S. . FPPR: Alocador e Roteador de Macroblocos para o Sistema Alliance. In: IX Simpósio Brasileiro de Concepção de Circuitos Integrados, 1996, Recife. Anais do IX Simpósio Brasileiro de Concepção de Circuitos Integrados. Porto Alegre: SBC, 1996. v. 1. p. 165-174.

15.
BARROS, M. O. ; AUDE, J. S. . Implementação de Bibliotecas Multi-Thread no Sistema Operacional Mulplix. In: VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996, Recife. Anais do VIIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996. v. 1.

16.
KNOPMAN, J. ; AUDE, J. S. . Paralelização de Algoritmos Genéticos Aplicados ao Problema de Placement em Clusters de Estações de Trabalho. In: VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996, Recife. Anais do VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Porto Alegre: SBC, 1996. v. 1.

17.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. ; GOMES, A. M. . A Comparative Analysis of two Approaches to the Implementation of the NCESPARC Data Path. In: XI Congresso da Sociedade Brasileira de Microeletrônica, 1996, Águas de Lindóia. Anais do XI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1996. v. 1. p. 99-108.

18.
AUDE, J. S.. Design of the NCESPARC Control Unit Using the Alliance System. In: X Congresso da Sociedade Brasileira de Microeletrônica, 1995, Canela. Anais do X Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1995. v. 1. p. 318-328.

19.
JOÃO JUNIOR, M. ; AUDE, J. S. . Compactação Local de Código para uma Arquitetura SPARC VLIW. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de COmputadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1995. v. 1. p. 539-552.

20.
AUDE, J. S.; MESLIN, A. M. ; CRUZ, A. A. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; COTA, I. N. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; PINTO, S. B. ; OLIVEIRA, S. C. . Implementation of the Multiplus/Mulplix Parallel Processing Environment. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1995. v. 1. p. 621-635.

21.
KNOPMAN, J. ; AUDE, J. S. . Placement por Simulated Annealing para um Cluster de Estações de Trabalho. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC. v. 1. p. 213-228.

22.
SANTOS, C. M. P. ; LOPES FILHO, E. P. ; AUDE, J. S. . Silence: Uma Ferramenta para Síntese de Lógica Multinível. In: IX Congresso da Sociedade Brasileira de Microeletrônica, 1994, Rio de Janeiro. Anais do IX Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1994. v. 1. p. 477-498.

23.
AUDE, J. S.. Multiplus/Mulplix: An Integrated Environment for the Development of Parallel Applications. In: IEEE/USP International Workshop on High Performance Computing, 1994, São Paulo. Proceedings of the IEEE/USP Workshop on High Performance Computing. São Paulo: IEEE Seção Sul/Brasil - LSI/USP, 1994. v. 1. p. 245-256.

24.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: A Cost-Effective Hardware Maze Router. In: 19th EUROMICRO Conference, 1993, Barcelona. Microprocessing and Microprogramming - Proceedings EUROMICRO 93. Amsterdam: North-Holland, 1993. v. 38. p. 149-161.

25.
AZEVEDO, R. P. ; AZEVEDO, G. P. ; SILVEIRA, J. T. C. ; AUDE, J. S. . Primitivas para Programação Paralela no Multiplus. In: V Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1993, Florianópolis. Anais do V Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1993. v. 2. p. 761-775.

26.
AUDE, E. P. L. ; AUDE, J. S. ; MARTINS, M. F. ; SERDEIRA, H. ; LOPES, E. P. . Integrated Self-Tuning Control Accelerator and Computer Vision System for Robot Arms. In: SPIE Conference on Applications of Artificial Intelligence 1993: Machine Vision and Robotics, 1993, Orlando. Proceedings of the SPIE Conference on Applications of Artificial Intelligence 1993: Machine Vision and Robotics. Bellingham, Washington: SPIE - The International Society for Optical Engineering. v. 1964. p. 258-264.

27.
MESLIN, A. M. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. . A Comparative Analysis of Cache Memory Architectures for the Multiplus Multiprocessor. In: 18th EUROMICRO Conference, 1992, Paris. Microprocessing and Microprogramming: Proceedings EUROMICRO 92. Amsterdam: North Holland, 1992. v. 1.

28.
AUDE, E. P. L. ; AUDE, J. S. . Acelerador em Hardware para um Controlador Self-Tuning Multivariável de um Braço Mecânico. In: Congresso Nacional de Automação Industrial, 1992, São Paulo. Anais do Congresso Nacional de Automação Industrial'92. São Paulo: SUCESU, 1992. v. 1. p. 415-424.

29.
OLIVEIRA, S. C. ; AUDE, J. S. . Uma Avaliação do Impacto de Operações de E/S no Desempenho do Multiprocessador Multiplus. In: IV Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1992, São Paulo. Anais do IV Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1992. v. 1. p. 379-394.

30.
AUDE, J. S.. Uma Proposta de Implementação do Algoritmo de Lee no Multiprocessador Multiplus. In: VI Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Anais do VI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1991. v. 1. p. 555-568.

31.
SILVA, G. P. ; AUDE, J. S. . Avaliação de Alternativas de Implementação para um Microprocessador SPARC. In: VI Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Anais do VI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1991. v. 1. p. 312-324.

32.
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: A Modular High-Performance Multiprocessor. In: 17th EUROMICRO Symposium on Microprocessing and Microprogramming, 1991, Viena. Microprocessing and Microprogramming: Proceedings of the EUROMICRO 91. Amsterdam: North Holland, 1991. v. 32. p. 45-52.

33.
AUDE, E. P. L. ; AUDE, J. S. . A Hardware Accelerator for a Robot Arm Multivariable Self-Tuning Control. In: IFAC Workshop on Algorithms and Architectures for Real-Time Control, 1991, Bangor. Proceedings of the IFAC Workshop on Algorithms and Architecture for Real-Time Control. Oxford: Pergamon Press, 1991. v. 1. p. 73-80.

34.
MESLIN, A. M. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. . Simulações de Arquiteturas de Memória Cache para o Multiprocessador Multiplus. In: XI Congresso da Sociedade Brasileira de Computação, 1991, Santos. Anais do XI Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1991. v. 1.

35.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Um Sistema de Geração de Layout com Acelerador de Roteamento. In: XXIII Congresso Nacional de Informática, 1990, Rio de Janeiro. Anais do XXIII Congresso Nacional de Informática. São Paulo: SUCESU, 1990.

36.
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; SILVA, G. P. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; BARBOSA, M. A. S. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: Um Multiprocessador de Alto Desempenho. In: X Congresso da Sociedade Brasileira de Computação, 1990, Vitória. Anais do X Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1990. v. 1. p. 93-105.

37.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Implementação do Algoritmo de Lee em Hardware. In: V Congresso da Sociedade Brasileira de Microeletrônica, 1990, Campinas. Anais do V Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1990. v. 1. p. 142-153.

38.
AZEVEDO, R. P. ; AZEVEDO, G. P. ; AUDE, J. S. . Mulplix: Um Sistema Operacional tipo Unix para o Multiprocessador Multiplus. In: III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1990, Rio de Janeiro. Anais do III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1990. v. 1. p. 122-137.

39.
OLIVEIRA, S. C. ; AUDE, J. S. . O Subsistema de Memória de Massa do Multiprocessador Multiplus. In: III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1990, Rio de Janeiro. Anais do III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1990. v. 1. p. 298-313.

40.
FIGUEIRA, N. R. ; BARBOSA, M. A. S. ; AUDE, J. S. . Implementação de um Microprocessador RISC com Arquitetura SPARC. In: V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990, Ouro Preto. Anais do V Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro: SBC, 1990. v. 1.

41.
MARTINS, M. F. ; AUDE, J. S. . Desempenho do Algoritmo de Lee em Problemas de Roteamento de Canal. In: IV Simpósio Brasileiro de Concepção de Circuitos Integrados, 1989, Rio de Janeiro. Anais do IV Simpósio Brasileiro de Concepção de CIrcuitos Integrados. Rio de Janeiro: SBC, 1989. v. 1. p. 189-200.

42.
AUDE, J. S.; KAHN, H. J. . Representation and Use of Design Rules within a Technology Adaptable CAD System. In: 26th ACM/IEEE Design Automation Conference, 1989, Las Vegas. Proceedings of the 26th ACM/IEEEDesign Automation Conference. Los Alamitos, California: ACM SIGDA, IEEE Computer Society, 1989. v. 1. p. 478-484.

43.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Sistema de Geração Automática de Layout com Acelerador de Roteamento. In: VIII Congresso da Sociedade Brasileira de Computação, 1988, Rio de Janeiro. Anais do VIII Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1988. v. 1. p. 245-261.

44.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Acelerador Modular de Roteamento. In: Anais do II Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1988, Águas de Lindóia. Anais do II Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1988. v. 1. p. 3B4.1-3B4.8.

45.
AUDE, J. S.. Ferramentas de Auxílio ao Projeto de Circuitos Integrados. In: III Congresso da Sociedade Brasileira de Microeletrônica, 1988, São Paulo. Anais do III Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1988. v. 1.

46.
AUDE, J. S.. Representação e Organização de Regras de Projeto em um Sistema de CAD Adaptável a Diferentes Tecnologias. In: VII Congresso da Sociedade Brasileira de Computação, 1987, Salvador. Anais do VII Congresso da Sociedade Brasileira de Computação, 1987. v. 1. p. 387-397.

47.
AUDE, J. S.. Um Procedimento para Criação de Sistemas de CAD Adaptáveis a Diferentes Tecnologias. In: II Congresso da Sociedade Brasileira de Microeletrônica, 1987, São Paulo. Anais do II Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1987. v. 1.

48.
AUDE, J. S.; KAHN, H. J. . A Design Rule Data Base to Support Technology-Adaptable Applications. In: 23rd ACM/IEEE Design Automation Conference, 1986, Las Vegas. Proceedings of the 23rd ACM/IEEE Design Automation Conference. Los Alamitos, California: ACM SIGDA, IEEE Computer Society, 1986. v. 1. p. 510-516.

49.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; OLIVEIRA, E. B. M. ; AUDE, J. S. ; MARTINS, M. F. ; FALLER, N. ; PINTO, S. B. . Projeto de uma UCP de Médio Porte: Avaliação e Desempenho. In: XVI Congresso Nacional de Informática, 1983, São Paulo. Anais do XVI Congresso Nacional de Informática. São Paulo: SUCESU, 1983. v. 1.

50.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. ; MARTINS, M. F. . Projeto de uma UCP de Médio Porte. In: V Seminário Integrado de Software e Hardware da SBC, 1978, Rio de Janeiro. Anais do V Seminário Integrado de Software e Hardware. Rio de Janeiro: Sociedade Brasileira de Computação, 1978. v. 1.

Resumos publicados em anais de congressos
1.
SANTOS, C. M. P. ; AUDE, J. S. . Avaliação de Desempenho de Implementações Portáteis de PVM para Plataformas de Multiprocessamento Simétrico com Suporte a Multithreading. In: X Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1998, Búzios. Anais do X Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1998. v. 1. p. 129-133.

2.
BARROS, M. O. ; AUDE, J. S. . Alquimista: Uma Ferramenta para Desenvolvimento Visual de Software Paralelo para Modelos de Programação Baseados em Memória Compartilhada. In: IX Simpósio Brasileiro de Engenharia de Software, 1997, Fortaleza. Anais do IX Simpósio Brasileiro de Engenharia de Software. v. 1. p. 495-499.

3.
LOPES, E. P. ; AUDE, J. S. . Avaliação de Desemepnho de um Procedimento de Extração de Atributos Texturais Baseado em Análise de Fourier. In: V Simpósio Brasileiro de Computação Gráfica e Processamento de Imagens, 1992, Águas de Lindóia. Anis do V Simpósio Brasileiro de Computação Gráfica e Processamento de Imagens. Rio de Janeiro: SBC, 1992. v. 1. p. 29-34.

4.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; OLIVEIRA, E. B. M. ; AUDE, J. S. ; MARTINS, M. F. ; PINTO, S. B. . Metodologia de Teste para Verificação de Compatibilidade de Software de uma UCP de Médio Porte Projetada no NCE/UFRJ com os Computadores da Linha PDP-11. In: II Congresso da Sociedade Brasileira de Computação, 1982, Ouro Preto. Anais do II Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1982. v. 1.

Resumos publicados em anais de congressos (artigos)
1.
SILVA, G. P.1992SILVA, G. P. ; AUDE, J. S. . Evaluation of a SPARC Architecture with Harvard Bus and Branch Target Cache. Microprocessing And Microprogramming, Holanda, v. 34, p. 157-160, 1992.

Apresentações de Trabalho
1.
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: A Multi-Threaded SPARC Architecture for the Multiplus Multiprocessor. 1999. (Apresentação de Trabalho/Simpósio).

2.
SANTOS, C. M. P. ; AUDE, J. S. . PM-PVM: A Portable Multithreaded PVM. 1999. (Apresentação de Trabalho/Conferência ou palestra).

3.
AUDE, J. S.. Projeto MULTIPLUS: Processamento Paralelo de Alto Desempenho. 1999. (Apresentação de Trabalho/Seminário).

4.
AUDE, J. S.; YOUNG, M. T. ; BRONSTEIN, G. . A High-Performance Switching Element for a Multistage Interconnection Network. 1998. (Apresentação de Trabalho/Simpósio).

5.
AUDE, J. S.. Research Activities on IC Design and CAD at NCE/UFRJ. 1998. (Apresentação de Trabalho/Seminário).

6.
AUDE, J. S.. Research Activities on Parallel Processing at NCE/UFRJ. 1998. (Apresentação de Trabalho/Seminário).

7.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. . NCESPARC+: A Cost-Effective Implementation of a Multithreaded SPARC Architecture. 1997. (Apresentação de Trabalho/Simpósio).

8.
KNOPMAN, J. ; AUDE, J. S. . Parallel Simulated Annealing: An Adaptive Approach. 1997. (Apresentação de Trabalho/Simpósio).

9.
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: A Multi-Threaded PVM for SharedMemory Architectures. 1997. (Apresentação de Trabalho/Conferência ou palestra).

10.
AUDE, J. S.. O Projeto MULTIPLUS/MULPLIX. 1997. (Apresentação de Trabalho/Seminário).

11.
AUDE, J. S.. Arquiteturas Paralelas e o Sistema IBM-SP2. 1997. (Apresentação de Trabalho/Seminário).

12.
AUDE, J. S.. The Multiplus Project and Parallel Algorithms with the use of PVM and M-PVM. 1997. (Apresentação de Trabalho/Seminário).

13.
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . The Multiplus/Mulplix Parallel Processing Environment. 1996. (Apresentação de Trabalho/Simpósio).

14.
AUDE, J. S.. Research Activities o CAD and VLSI Design within the Multiplus Project. 1996. (Apresentação de Trabalho/Seminário).

15.
AUDE, J. S.. The MULTIPLUS/MUPLIX Parallel Processing Environment. 1996. (Apresentação de Trabalho/Seminário).

16.
AUDE, J. S.. Design of the NCESPARC Control Unit using the Alliance System. 1995. (Apresentação de Trabalho/Congresso).

17.
AUDE, J. S.; MESLIN, A. M. ; CRUZ, A. A. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; COTA, I. N. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; PINTO, S. B. ; OLIVEIRA, S. C. . Implementation of the Multiplus/Mulplix Parallel Processing Environment . 1995. (Apresentação de Trabalho/Congresso).

18.
AUDE, J. S.. Atividades de Pesquisa do NCE/UFRJ. 1994. (Apresentação de Trabalho/Seminário).

19.
AUDE, J. S.. The Multiplus Research Project. 1994. (Apresentação de Trabalho/Seminário).

20.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: A Cost-Effective and Flexible Hardware Maze Router. 1993. (Apresentação de Trabalho/Simpósio).

21.
AUDE, J. S.. Reasearch Activities at NCE/UFRJ in the Area of VLSI Design. 1992. (Apresentação de Trabalho/Seminário).

22.
AUDE, J. S.. Uma Proposta de Implementação do Algoritmo de Lee no Multiprocessador Multiplus. 1991. (Apresentação de Trabalho/Congresso).

23.
AUDE, J. S.. Multiplus: A Modular High-Performance Multiprocessor. 1991. (Apresentação de Trabalho/Conferência ou palestra).

24.
AUDE, J. S.. O Multiprocessador MULTIPLUS. 1991. (Apresentação de Trabalho/Seminário).

25.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Um Sistema de Geração de Layout com Acelerador de Roteamento. 1990. (Apresentação de Trabalho/Congresso).

26.
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; SILVA, G. P. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; BARBOSA, M. A. S. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: Um Multiprocessador de Alto Desempenho. 1990. (Apresentação de Trabalho/Congresso).

27.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Implementação do Algoritmo de Lee em Hardware. 1990. (Apresentação de Trabalho/Congresso).

28.
AUDE, J. S.. ARCO: A Layout Generation System Using a Hardware Router. 1990. (Apresentação de Trabalho/Seminário).

29.
AUDE, J. S.. Parallel Processing and the MULTIPLUS Project. 1990. (Apresentação de Trabalho/Seminário).

30.
AUDE, J. S.. Representation and Use of Design Rules within a Technology Adaptable CAD System. 1989. (Apresentação de Trabalho/Conferência ou palestra).

31.
AUDE, J. S.. Ferramentas de Auxílio ao Projeto de Circuitos Integrados. 1988. (Apresentação de Trabalho/Congresso).

32.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Sistema de Geração Automática de Layout com Acelerador de Roteamento. 1988. (Apresentação de Trabalho/Congresso).

33.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Acelerador Modular de Roteamento. 1988. (Apresentação de Trabalho/Simpósio).

34.
AUDE, J. S.. Technology Adaptable CAD Systems. 1988. (Apresentação de Trabalho/Seminário).

35.
AUDE, J. S.. Representação e Organização de Regras de Projeto em um Sistema de CAD Adaptável a Diferentes Tecnologias. 1987. (Apresentação de Trabalho/Congresso).

36.
AUDE, J. S.. Metodologia de Teste para Verificação de Compatibilidade em Software entre uma UCP de Médio Porte Projetada no NCE/UFRJ e os Computadortes da Lina PDP-11. 1982. (Apresentação de Trabalho/Comunicação).

37.
AUDE, J. S.. Projeto de uma UCP de Médio Porte. 1978. (Apresentação de Trabalho/Seminário).


Produção técnica
Produtos tecnológicos
1.
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . Multiprocessador MULTIPLUS. 1997.

2.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Sistema Integrado de Roteamento de Placas de Circuito Impresso com Acelerador em Hardware. 1993.

3.
AUDE, J. S.; PACHECO JUNIOR, A. C. ; CRUZ, A. J. O. ; OLIVEIRA, E. B. M. ; MARTINS, M. F. . Computador de Porte Médio Compatível em Software com os Computadores da Linha PDP-11 Produzidos pela DEC. 1982.


Demais tipos de produção técnica
1.
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: An Implementation of a SPARC Architecture with Hardware Support to Multithreading for the Multiplus Multiprocessor. 1999. (Relatório de pesquisa).

2.
AUDE, J. S.. Arquitetura de Sistemas de Processamento Paralelo. 1998. .

3.
AUDE, J. S.. Processamento Paralelo de Alto Desempenho - II Escola Regional de Informática da Região Minas Gerais/Centro Oeste. 1998. .

4.
AUDE, J. S.. The Multiplus/Mulplix Project: Current Status and Perspectives. 1996. (Relatório de pesquisa).

5.
AUDE, J. S.. Arquiteturas Paralelas de Alto Desempenho. 1994. .

6.
AUDE, J. S.. Arquitetura de Computadores e Processamento Paralelo. 1993. (Curso de curta duração ministrado/Extensão).

7.
FAÇANHA, H. S. ; AUDE, J. S. . Microeletrônica e Processamento Paralelo. 1993. (Curso de curta duração ministrado/Extensão).

8.
AUDE, J. S.. CAD e Processamento Paralelo. 1991. .

9.
AUDE, E. P. L. ; AUDE, J. S. . Protocolos Empregados em Sistemas de Controle de Processo por Computador, Interfaces e Instrumentação. 1981. .

10.
AUDE, J. S.. Arquitetura de Computadores. 1981. (Curso de curta duração ministrado/Extensão).

11.
AUDE, J. S.; MARTINS, M. F. . Organização de Computadores. 1976. (Desenvolvimento de material didático ou instrucional - Apostila).



Eventos

Organização de eventos, congressos, exposições e feiras
1.
AUDE, J. S.. Membro da Comissão de Programa do 12th Symposium on Compuetr Architecture and High Performance Computing. 2000. (Congresso).

2.
AUDE, J. S.. Membro da Comissão de Programa do Reconfigurable Computing Workshop. 2000. (Congresso).

3.
AUDE, J. S.. Membro da Comissão de Programa do 11th Symposium on Computer Architecture and High Performance Computing. 1999. (Congresso).

4.
AUDE, J. S.. Membro da Comissão de Programa do XII Brazilian Symposium on Integrated Circuit Design. 1999. (Congresso).

5.
AUDE, J. S.. Membro da Comissão de Programa do X Simpósio Brasileiro de Arquitetura de Computadores. 1998. (Congresso).

6.
AUDE, J. S.. Membro da Comissão de Programa do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. 1997. (Congresso).

7.
AUDE, J. S.. Membro da Comissão de Programa do VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. 1996. (Congresso).

8.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. ; GOMES, A. M. . Membro da Comissão de Programa do XI Congresso da Sociedade Brasileira de Microeletrônica. 1996. (Congresso).

9.
AUDE, J. S.. Membro da Comissão de Programa do X Congresso da Sociedade Brasileira de Microeletrônica. 1995. (Congresso).

10.
AUDE, J. S.. Membro da Comissão de Programa do VII Simpósio Brasileiro de Arquiteura de Computadores - Processamento de Alto Desempenho. 1995. (Congresso).

11.
AUDE, J. S.. Chairman do IX Congresso da Sociedade Brasileira de Microeletrônica. 1994. (Congresso).

12.
AUDE, J. S.. Membro da Comissão de Programa do VI Simpósio Brasileiro de Aqruitetura de Computadores - Processamento de Alto Desempenho. 1994. (Congresso).

13.
AUDE, J. S.. Co-chairman do V Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. 1993. (Congresso).

14.
AUDE, J. S.. Membro da Comissão de Programa do VIII Congresso da Sociedade Brasileira de Microeletrônica. 1993. (Congresso).

15.
AUDE, J. S.. Chairman do VII Simpósio Brasileiro de Concepção de Circuitos Integrados. 1992. (Congresso).

16.
AUDE, J. S.. Membro da Comissão de Programa do VII Congresso da Sociedade Brasileira de Microeletrônica. 1992. (Congresso).

17.
AUDE, J. S.. Membro da Comissão de Programa do IV Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. 1992. (Congresso).

18.
AUDE, J. S.. Membro da Comissão de Programa da II Brazilian Microelectronics School. 1992. (Outro).

19.
AUDE, J. S.. Membro da Comissão de Programa do VI Congresso da Sociedade Brasileira de Microeletrônica. 1991. (Congresso).

20.
AUDE, J. S.. Membro da Comissão de Programa do V Congresso da Sociedade Brasileira de Microeletrônica. 1990. (Congresso).

21.
AUDE, J. S.. Membro da Comissão de Programa do V Simpósio Brasileiro de Concepção de Circuitos Integrados. 1990. (Congresso).

22.
AUDE, J. S.. Membro da Comissão Organizadora e da Comissão de Programa do III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. 1990. (Congresso).

23.
AUDE, J. S.. Membro da Comissão de Programa da I Brazilian Microelectronics School. 1990. (Outro).

24.
AUDE, J. S.. Chairman do IV Simpósio Brasileiro de Concepção de Circuitos Integrados. 1989. (Congresso).

25.
AUDE, J. S.. Membro da Comissão de Programa do IV Congresso da Sociedade Brasileira de Microeletrônica. 1989. (Congresso).

26.
AUDE, J. S.. Coordenação Geral do XVIII SECOMU - VII Congresso da SBC. 1988. (Congresso).

27.
AUDE, J. S.. Organização Geral da I Exposição de Tecnologia. 1982. (Exposição).



Orientações

Orientações e supervisões concluídas
Dissertação de mestrado
1.
Maurício Vicente Ribeiro Junior. Paralelização de Métodos Diretos para Solução de Sistemas Lineraes Esparsos. 2000. 0 f. Dissertação (Mestrado em Informática) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

2.
Claúdio Miguel de Paiva Santos. MPVM: Uma Implementação de PVM para Ambientes Baseados em Threads e Memória Compartilhada. 1998. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

3.
Mario João Junior. Compactação de Código para Arquiteturas VLIW. 1996. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

4.
Guillermo Valda Quisbert. Gerador de Módulos para Arquiteturas RISC. 1994. 0 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio de Janeiro, . Coorientador: Júlio Salek Aude.

5.
Renato José Gonçalves Nazareth. Elemento de Chaveamento para Redes de Interconexão Multiestágio de Máquinas Multimicroprocessadas. 1994. 0 f. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio de Janeiro, . Orientador: Júlio Salek Aude.

6.
Rafael Peixoto de Azevedo. Mulplix: Um Sistema Operacional tipo Unix para Programação Paralela. 1993. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

7.
Sidney de Castro Oliveira. Uma Proposta de Arquitetura de E/S para o Multiprocessador Multiplus. 1992. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

8.
Emerson Prado Lopes. Aplicação de Técnicas no Domínio da Freqúência ao Problema de Análise Textural de Imagens. 1992. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

9.
Eudes Prado Lopes Filho. Síntese de Lógica Combinacional Multinível. 1992. 0 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio de Janeiro, . Coorientador: Júlio Salek Aude.

10.
Gabriel Pereira da Silva. Estudo e Avaliação de Arquitetura RISC para Uso em Sistemas Multiprocessadores. 1991. 0 f. Dissertação (Mestrado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.

Tese de doutorado
1.
Jonas Knopman. Algoritmos Genéticos e de Simulated Annealing: Aplicação ao Problema de Placement e Técnicas de Paralelização. 1996. 0 f. Tese (Doutorado em Engenharia de Sistemas e Computação) - Universidade Federal do Rio de Janeiro, . Orientador: Júlio Salek Aude.




Página gerada pelo Sistema Currículo Lattes em 15/12/2018 às 12:22:08

Baixar CurrículoImprimir Currículo