Produção bibliográfica
Capítulos de livros publicados
AUDE, J. S.. Processamento Paralelo de Alto Desempenho. In: Sociedade Brasileira de Computação. (Org.). II Escola Regional de Informática da Região Minas Gerais/Centro Oeste. Belo Horizonte: Sociedade Brasileira de Computação Região Minas Gerais/Centro Oeste, 1998, v. 1, p. 71-96.
Trabalhos completos publicados em anais de congressos

SANTOS, C. M. P. ;
AUDE, J. S. . PM-PVM: A Portable Multithreaded PVM. In: 2nd IPPS/SPDP International Conference, 1999, San Juan. Proceedings of the 2nd IPPS/SPDP International Conference. Los Alamitos, California: IEEE Computer Society, ACM SIGARCH, 1999. v. 1. p. 191-195.
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: A Multithreaded SPARC Architecture for the Multiplus Multiprocessor. In: 11th Symposium on Computer Architecture and High Performance Computing, 1999, Natal. Proceedings of the 11th Symposim on Computer Architecture and High Performance Computing. Porto Alegre: SBC, 1999. v. 1. p. 35-42.
CABRAL, L. A. F. ; AUDE, J. S. ; MACULAN FILHO, N. . FPGA Routing: A Brief Survey and a Parallel Strategy. In: XXXI Simpósio Brasileiro de Pesquisa Operacional, 1999, Juiz de Fora. Anais do XXXI Simpósio Brasileiro de Pesquisa Operacional. Rio de Janeiro: SBPO, 1999. v. 1. p. 1624-1633.
AUDE, J. S.; YOUNG, M. T. ; BRONSTEIN, G. . A High-Performance Switching Element for a Multistage Interconnection Network. In: XI Brazilian Symposium on Integrated Circuit Design, 1998, Búzios. Proceedings of the XI Brazilian Symposium on Integrated Circuit Design. Los Alamitos, California: IEEE Computer Society - SBC, 1998. v. 1. p. 154-157.
BARROS, M. O. ; AUDE, J. S. . Alchemist: A Visual Environment for the Development of Shared Memory Parallel Applications. In: 2nd IASTED International Conference on Parallel and Distributed Computing and Networks, 1998, Brisbane. Proceedings of the 2nd IASTED International Conference on Parallel and Distributed Computing and Networks. Anaheim, California: IASTED, 1998. v. 1.
KNOPMAN, J. ; AUDE, J. S. . Parallel Simulated Annealing: An Adaptive Approach. In: International Parallel Processing Symposium'97, 1997, Genebra. Proceedings of the International Parallel Processing Symposium'97. Los Alamitos, California: IEEE Computer Society, 1997. v. 1. p. 522-526.
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: A Multi-Threaded PVM for Shared Memory Architectures. In: 9th IASTED International Conference on Parallel and Distributed Computing and Systems, 1997, Washington D.C.. Proceedings of the 9th IASTED International Conference on Parallel and Distributed Computing and Systems. Anaheim, California: IASTED, 1997. v. 1. p. 17-23.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. . NCESPARC+: A Cost-Effective Implementation of a Multithreaded SPARC Architecture. In: X Brazilian Symposium on Integrated Circuit Design, 1997, Gramado. Proceedings of the X Brazilian Symposium on Integrated Circuit Design. Porto Alegre: SBC, 1997. v. 1. p. 165-174.
BARROS, M. O. ; AUDE, J. S. . Implementação do Padrão Pthreads sobre o Sistema Operacional Mulplix. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 107-122.
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: An Implementation of PVM for Multithreaded and Shared Mermory Environments. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 123-138.
BARROS, M. O. ; AUDE, J. S. . Parallel Alchemist: A Visual Environment for Parallel Software Development with Shared Memory Programming Models. In: IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997, Campos do Jordão. Anais do IX Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1997. v. 1. p. 397-412.
PINTO, S. B. ; BRONSTEIN, G. ; AUDE, J. S. . Projeto de Máquinas de Estado Finito Usando o Sistema Alliance. In: II Workshop IBERCHIP, 1996, São Paulo. Anais do II Workshop IBERCHIP, 1996. v. 1. p. 389-397.
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . The Multiplus/Mulplix Parallel Processing Environment. In: International Symposium on Parallel Architectures, Algorithms and Networks'96, 1996, Pequim. Proceedings of the International Symposium on Parallel Architectures, Algorithms and Networks'96. Los Alamitos, California: IEEE Computer Society, 1996. v. 1. p. 50-56.
SERDEIRA, H. ; AUDE, J. S. . FPPR: Alocador e Roteador de Macroblocos para o Sistema Alliance. In: IX Simpósio Brasileiro de Concepção de Circuitos Integrados, 1996, Recife. Anais do IX Simpósio Brasileiro de Concepção de Circuitos Integrados. Porto Alegre: SBC, 1996. v. 1. p. 165-174.
BARROS, M. O. ; AUDE, J. S. . Implementação de Bibliotecas Multi-Thread no Sistema Operacional Mulplix. In: VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996, Recife. Anais do VIIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996. v. 1.
KNOPMAN, J. ; AUDE, J. S. . Paralelização de Algoritmos Genéticos Aplicados ao Problema de Placement em Clusters de Estações de Trabalho. In: VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1996, Recife. Anais do VIII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Porto Alegre: SBC, 1996. v. 1.
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. ; GOMES, A. M. . A Comparative Analysis of two Approaches to the Implementation of the NCESPARC Data Path. In: XI Congresso da Sociedade Brasileira de Microeletrônica, 1996, Águas de Lindóia. Anais do XI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1996. v. 1. p. 99-108.
AUDE, J. S.. Design of the NCESPARC Control Unit Using the Alliance System. In: X Congresso da Sociedade Brasileira de Microeletrônica, 1995, Canela. Anais do X Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1995. v. 1. p. 318-328.
JOÃO JUNIOR, M. ; AUDE, J. S. . Compactação Local de Código para uma Arquitetura SPARC VLIW. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de COmputadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1995. v. 1. p. 539-552.
AUDE, J. S.; MESLIN, A. M. ; CRUZ, A. A. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; COTA, I. N. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; PINTO, S. B. ; OLIVEIRA, S. C. . Implementation of the Multiplus/Mulplix Parallel Processing Environment. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1995. v. 1. p. 621-635.
KNOPMAN, J. ; AUDE, J. S. . Placement por Simulated Annealing para um Cluster de Estações de Trabalho. In: VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1995, Canela. Anais do VII Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC. v. 1. p. 213-228.
SANTOS, C. M. P. ; LOPES FILHO, E. P. ; AUDE, J. S. . Silence: Uma Ferramenta para Síntese de Lógica Multinível. In: IX Congresso da Sociedade Brasileira de Microeletrônica, 1994, Rio de Janeiro. Anais do IX Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1994. v. 1. p. 477-498.
AUDE, J. S.. Multiplus/Mulplix: An Integrated Environment for the Development of Parallel Applications. In: IEEE/USP International Workshop on High Performance Computing, 1994, São Paulo. Proceedings of the IEEE/USP Workshop on High Performance Computing. São Paulo: IEEE Seção Sul/Brasil - LSI/USP, 1994. v. 1. p. 245-256.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: A Cost-Effective Hardware Maze Router. In: 19th EUROMICRO Conference, 1993, Barcelona. Microprocessing and Microprogramming - Proceedings EUROMICRO 93. Amsterdam: North-Holland, 1993. v. 38. p. 149-161.
AZEVEDO, R. P. ; AZEVEDO, G. P. ; SILVEIRA, J. T. C. ; AUDE, J. S. . Primitivas para Programação Paralela no Multiplus. In: V Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1993, Florianópolis. Anais do V Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1993. v. 2. p. 761-775.
AUDE, E. P. L. ; AUDE, J. S. ; MARTINS, M. F. ; SERDEIRA, H. ; LOPES, E. P. . Integrated Self-Tuning Control Accelerator and Computer Vision System for Robot Arms. In: SPIE Conference on Applications of Artificial Intelligence 1993: Machine Vision and Robotics, 1993, Orlando. Proceedings of the SPIE Conference on Applications of Artificial Intelligence 1993: Machine Vision and Robotics. Bellingham, Washington: SPIE - The International Society for Optical Engineering. v. 1964. p. 258-264.
MESLIN, A. M. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. . A Comparative Analysis of Cache Memory Architectures for the Multiplus Multiprocessor. In: 18th EUROMICRO Conference, 1992, Paris. Microprocessing and Microprogramming: Proceedings EUROMICRO 92. Amsterdam: North Holland, 1992. v. 1.
AUDE, E. P. L. ; AUDE, J. S. . Acelerador em Hardware para um Controlador Self-Tuning Multivariável de um Braço Mecânico. In: Congresso Nacional de Automação Industrial, 1992, São Paulo. Anais do Congresso Nacional de Automação Industrial'92. São Paulo: SUCESU, 1992. v. 1. p. 415-424.
OLIVEIRA, S. C. ; AUDE, J. S. . Uma Avaliação do Impacto de Operações de E/S no Desempenho do Multiprocessador Multiplus. In: IV Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1992, São Paulo. Anais do IV Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho. Rio de Janeiro: SBC, 1992. v. 1. p. 379-394.
AUDE, J. S.. Uma Proposta de Implementação do Algoritmo de Lee no Multiprocessador Multiplus. In: VI Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Anais do VI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1991. v. 1. p. 555-568.
SILVA, G. P. ; AUDE, J. S. . Avaliação de Alternativas de Implementação para um Microprocessador SPARC. In: VI Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Anais do VI Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1991. v. 1. p. 312-324.
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: A Modular High-Performance Multiprocessor. In: 17th EUROMICRO Symposium on Microprocessing and Microprogramming, 1991, Viena. Microprocessing and Microprogramming: Proceedings of the EUROMICRO 91. Amsterdam: North Holland, 1991. v. 32. p. 45-52.
AUDE, E. P. L. ; AUDE, J. S. . A Hardware Accelerator for a Robot Arm Multivariable Self-Tuning Control. In: IFAC Workshop on Algorithms and Architectures for Real-Time Control, 1991, Bangor. Proceedings of the IFAC Workshop on Algorithms and Architecture for Real-Time Control. Oxford: Pergamon Press, 1991. v. 1. p. 73-80.
MESLIN, A. M. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. . Simulações de Arquiteturas de Memória Cache para o Multiprocessador Multiplus. In: XI Congresso da Sociedade Brasileira de Computação, 1991, Santos. Anais do XI Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1991. v. 1.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Um Sistema de Geração de Layout com Acelerador de Roteamento. In: XXIII Congresso Nacional de Informática, 1990, Rio de Janeiro. Anais do XXIII Congresso Nacional de Informática. São Paulo: SUCESU, 1990.
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; SILVA, G. P. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; BARBOSA, M. A. S. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: Um Multiprocessador de Alto Desempenho. In: X Congresso da Sociedade Brasileira de Computação, 1990, Vitória. Anais do X Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1990. v. 1. p. 93-105.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Implementação do Algoritmo de Lee em Hardware. In: V Congresso da Sociedade Brasileira de Microeletrônica, 1990, Campinas. Anais do V Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1990. v. 1. p. 142-153.
AZEVEDO, R. P. ; AZEVEDO, G. P. ; AUDE, J. S. . Mulplix: Um Sistema Operacional tipo Unix para o Multiprocessador Multiplus. In: III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1990, Rio de Janeiro. Anais do III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1990. v. 1. p. 122-137.
OLIVEIRA, S. C. ; AUDE, J. S. . O Subsistema de Memória de Massa do Multiprocessador Multiplus. In: III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1990, Rio de Janeiro. Anais do III Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1990. v. 1. p. 298-313.
FIGUEIRA, N. R. ; BARBOSA, M. A. S. ; AUDE, J. S. . Implementação de um Microprocessador RISC com Arquitetura SPARC. In: V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990, Ouro Preto. Anais do V Simpósio Brasileiro de Concepção de Circuitos Integrados. Rio de Janeiro: SBC, 1990. v. 1.
MARTINS, M. F. ; AUDE, J. S. . Desempenho do Algoritmo de Lee em Problemas de Roteamento de Canal. In: IV Simpósio Brasileiro de Concepção de Circuitos Integrados, 1989, Rio de Janeiro. Anais do IV Simpósio Brasileiro de Concepção de CIrcuitos Integrados. Rio de Janeiro: SBC, 1989. v. 1. p. 189-200.
AUDE, J. S.; KAHN, H. J. . Representation and Use of Design Rules within a Technology Adaptable CAD System. In: 26th ACM/IEEE Design Automation Conference, 1989, Las Vegas. Proceedings of the 26th ACM/IEEEDesign Automation Conference. Los Alamitos, California: ACM SIGDA, IEEE Computer Society, 1989. v. 1. p. 478-484.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Sistema de Geração Automática de Layout com Acelerador de Roteamento. In: VIII Congresso da Sociedade Brasileira de Computação, 1988, Rio de Janeiro. Anais do VIII Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1988. v. 1. p. 245-261.
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Acelerador Modular de Roteamento. In: Anais do II Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo, 1988, Águas de Lindóia. Anais do II Simpósio Brasileiro de Arquitetura de Computadores - Processamento Paralelo. Rio de Janeiro: SBC, 1988. v. 1. p. 3B4.1-3B4.8.
AUDE, J. S.. Ferramentas de Auxílio ao Projeto de Circuitos Integrados. In: III Congresso da Sociedade Brasileira de Microeletrônica, 1988, São Paulo. Anais do III Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1988. v. 1.
AUDE, J. S.. Representação e Organização de Regras de Projeto em um Sistema de CAD Adaptável a Diferentes Tecnologias. In: VII Congresso da Sociedade Brasileira de Computação, 1987, Salvador. Anais do VII Congresso da Sociedade Brasileira de Computação, 1987. v. 1. p. 387-397.
AUDE, J. S.. Um Procedimento para Criação de Sistemas de CAD Adaptáveis a Diferentes Tecnologias. In: II Congresso da Sociedade Brasileira de Microeletrônica, 1987, São Paulo. Anais do II Congresso da Sociedade Brasileira de Microeletrônica. São Paulo: SBMICRO, 1987. v. 1.
AUDE, J. S.; KAHN, H. J. . A Design Rule Data Base to Support Technology-Adaptable Applications. In: 23rd ACM/IEEE Design Automation Conference, 1986, Las Vegas. Proceedings of the 23rd ACM/IEEE Design Automation Conference. Los Alamitos, California: ACM SIGDA, IEEE Computer Society, 1986. v. 1. p. 510-516.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; OLIVEIRA, E. B. M. ; AUDE, J. S. ; MARTINS, M. F. ; FALLER, N. ; PINTO, S. B. . Projeto de uma UCP de Médio Porte: Avaliação e Desempenho. In: XVI Congresso Nacional de Informática, 1983, São Paulo. Anais do XVI Congresso Nacional de Informática. São Paulo: SUCESU, 1983. v. 1.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; AUDE, J. S. ; MARTINS, M. F. . Projeto de uma UCP de Médio Porte. In: V Seminário Integrado de Software e Hardware da SBC, 1978, Rio de Janeiro. Anais do V Seminário Integrado de Software e Hardware. Rio de Janeiro: Sociedade Brasileira de Computação, 1978. v. 1.
Resumos publicados em anais de congressos
SANTOS, C. M. P. ; AUDE, J. S. . Avaliação de Desempenho de Implementações Portáteis de PVM para Plataformas de Multiprocessamento Simétrico com Suporte a Multithreading. In: X Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1998, Búzios. Anais do X Simpósio Brasileiro de Arquitetura de Computadores - Processamento de Alto Desempenho, 1998. v. 1. p. 129-133.
BARROS, M. O. ; AUDE, J. S. . Alquimista: Uma Ferramenta para Desenvolvimento Visual de Software Paralelo para Modelos de Programação Baseados em Memória Compartilhada. In: IX Simpósio Brasileiro de Engenharia de Software, 1997, Fortaleza. Anais do IX Simpósio Brasileiro de Engenharia de Software. v. 1. p. 495-499.
LOPES, E. P. ; AUDE, J. S. . Avaliação de Desemepnho de um Procedimento de Extração de Atributos Texturais Baseado em Análise de Fourier. In: V Simpósio Brasileiro de Computação Gráfica e Processamento de Imagens, 1992, Águas de Lindóia. Anis do V Simpósio Brasileiro de Computação Gráfica e Processamento de Imagens. Rio de Janeiro: SBC, 1992. v. 1. p. 29-34.
CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; OLIVEIRA, E. B. M. ; AUDE, J. S. ; MARTINS, M. F. ; PINTO, S. B. . Metodologia de Teste para Verificação de Compatibilidade de Software de uma UCP de Médio Porte Projetada no NCE/UFRJ com os Computadores da Linha PDP-11. In: II Congresso da Sociedade Brasileira de Computação, 1982, Ouro Preto. Anais do II Congresso da Sociedade Brasileira de Computação. Rio de Janeiro: SBC, 1982. v. 1.
Resumos publicados em anais de congressos (artigos)
SILVA, G. P.1992SILVA, G. P. ;
AUDE, J. S. . Evaluation of a SPARC Architecture with Harvard Bus and Branch Target Cache. Microprocessing And Microprogramming, Holanda, v. 34, p. 157-160, 1992.
Apresentações de Trabalho
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: A Multi-Threaded SPARC Architecture for the Multiplus Multiprocessor. 1999. (Apresentação de Trabalho/Simpósio).
SANTOS, C. M. P. ; AUDE, J. S. . PM-PVM: A Portable Multithreaded PVM. 1999. (Apresentação de Trabalho/Conferência ou palestra).
AUDE, J. S.. Projeto MULTIPLUS: Processamento Paralelo de Alto Desempenho. 1999. (Apresentação de Trabalho/Seminário).
AUDE, J. S.; YOUNG, M. T. ; BRONSTEIN, G. . A High-Performance Switching Element for a Multistage Interconnection Network. 1998. (Apresentação de Trabalho/Simpósio).
AUDE, J. S.. Research Activities on IC Design and CAD at NCE/UFRJ. 1998. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Research Activities on Parallel Processing at NCE/UFRJ. 1998. (Apresentação de Trabalho/Seminário).
AUDE, J. S.; BARBOSA, M. A. S. ; YOUNG, M. T. . NCESPARC+: A Cost-Effective Implementation of a Multithreaded SPARC Architecture. 1997. (Apresentação de Trabalho/Simpósio).
KNOPMAN, J. ; AUDE, J. S. . Parallel Simulated Annealing: An Adaptive Approach. 1997. (Apresentação de Trabalho/Simpósio).
SANTOS, C. M. P. ; AUDE, J. S. . M-PVM: A Multi-Threaded PVM for SharedMemory Architectures. 1997. (Apresentação de Trabalho/Conferência ou palestra).
AUDE, J. S.. O Projeto MULTIPLUS/MULPLIX. 1997. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Arquiteturas Paralelas e o Sistema IBM-SP2. 1997. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. The Multiplus Project and Parallel Algorithms with the use of PVM and M-PVM. 1997. (Apresentação de Trabalho/Seminário).
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . The Multiplus/Mulplix Parallel Processing Environment. 1996. (Apresentação de Trabalho/Simpósio).
AUDE, J. S.. Research Activities o CAD and VLSI Design within the Multiplus Project. 1996. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. The MULTIPLUS/MUPLIX Parallel Processing Environment. 1996. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Design of the NCESPARC Control Unit using the Alliance System. 1995. (Apresentação de Trabalho/Congresso).
AUDE, J. S.; MESLIN, A. M. ; CRUZ, A. A. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; COTA, I. N. ; CORDEIRO, L. F. M. ; BARROS, M. O. ; JOÃO JUNIOR, M. ; PINTO, S. B. ; OLIVEIRA, S. C. . Implementation of the Multiplus/Mulplix Parallel Processing Environment . 1995. (Apresentação de Trabalho/Congresso).
AUDE, J. S.. Atividades de Pesquisa do NCE/UFRJ. 1994. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. The Multiplus Research Project. 1994. (Apresentação de Trabalho/Seminário).
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: A Cost-Effective and Flexible Hardware Maze Router. 1993. (Apresentação de Trabalho/Simpósio).
AUDE, J. S.. Reasearch Activities at NCE/UFRJ in the Area of VLSI Design. 1992. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Uma Proposta de Implementação do Algoritmo de Lee no Multiprocessador Multiplus. 1991. (Apresentação de Trabalho/Congresso).
AUDE, J. S.. Multiplus: A Modular High-Performance Multiprocessor. 1991. (Apresentação de Trabalho/Conferência ou palestra).
AUDE, J. S.. O Multiprocessador MULTIPLUS. 1991. (Apresentação de Trabalho/Seminário).
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Um Sistema de Geração de Layout com Acelerador de Roteamento. 1990. (Apresentação de Trabalho/Congresso).
AUDE, J. S.; CRUZ, A. J. O. ; PACHECO JUNIOR, A. C. ; MESLIN, A. M. ; SILVA, G. P. ; BRONSTEIN, G. ; AZEVEDO, G. P. ; BARBOSA, M. A. S. ; FIGUEIRA, N. R. ; AZEVEDO, R. P. ; OLIVEIRA, S. C. . Multiplus: Um Multiprocessador de Alto Desempenho. 1990. (Apresentação de Trabalho/Congresso).
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Implementação do Algoritmo de Lee em Hardware. 1990. (Apresentação de Trabalho/Congresso).
AUDE, J. S.. ARCO: A Layout Generation System Using a Hardware Router. 1990. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Parallel Processing and the MULTIPLUS Project. 1990. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Representation and Use of Design Rules within a Technology Adaptable CAD System. 1989. (Apresentação de Trabalho/Conferência ou palestra).
AUDE, J. S.. Ferramentas de Auxílio ao Projeto de Circuitos Integrados. 1988. (Apresentação de Trabalho/Congresso).
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Sistema de Geração Automática de Layout com Acelerador de Roteamento. 1988. (Apresentação de Trabalho/Congresso).
AUDE, J. S.; OLIVEIRA, E. B. M. ; AUDE, E. P. L. ; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . Acelerador Modular de Roteamento. 1988. (Apresentação de Trabalho/Simpósio).
AUDE, J. S.. Technology Adaptable CAD Systems. 1988. (Apresentação de Trabalho/Seminário).
AUDE, J. S.. Representação e Organização de Regras de Projeto em um Sistema de CAD Adaptável a Diferentes Tecnologias. 1987. (Apresentação de Trabalho/Congresso).
AUDE, J. S.. Metodologia de Teste para Verificação de Compatibilidade em Software entre uma UCP de Médio Porte Projetada no NCE/UFRJ e os Computadortes da Lina PDP-11. 1982. (Apresentação de Trabalho/Comunicação).
AUDE, J. S.. Projeto de uma UCP de Médio Porte. 1978. (Apresentação de Trabalho/Seminário).
Produção técnica
AUDE, J. S.; MESLIN, A. M. ; SANTOS, C. M. P. ; BRONSTEIN, G. ; JOÃO JUNIOR, M. ; OLIVEIRA, S. C. . Multiprocessador MULTIPLUS. 1997.
AUDE, J. S.; LOPES FILHO, E. P. ; MARTINS, M. F. ; PINTO, S. B. . ARCO: Sistema Integrado de Roteamento de Placas de Circuito Impresso com Acelerador em Hardware. 1993.
AUDE, J. S.; PACHECO JUNIOR, A. C. ; CRUZ, A. J. O. ; OLIVEIRA, E. B. M. ; MARTINS, M. F. . Computador de Porte Médio Compatível em Software com os Computadores da Linha PDP-11 Produzidos pela DEC. 1982.
Demais tipos de produção técnica
AUDE, J. S.; MARTINS, F. R. S. ; BARBOSA, M. A. S. ; JOÃO JUNIOR, M. ; YOUNG, M. T. ; PINTO, S. B. . NCESPARC+: An Implementation of a SPARC Architecture with Hardware Support to Multithreading for the Multiplus Multiprocessor. 1999. (Relatório de pesquisa).
AUDE, J. S.. Arquitetura de Sistemas de Processamento Paralelo. 1998. .
AUDE, J. S.. Processamento Paralelo de Alto Desempenho - II Escola Regional de Informática da Região Minas Gerais/Centro Oeste. 1998. .
AUDE, J. S.. The Multiplus/Mulplix Project: Current Status and Perspectives. 1996. (Relatório de pesquisa).
AUDE, J. S.. Arquiteturas Paralelas de Alto Desempenho. 1994. .
AUDE, J. S.. Arquitetura de Computadores e Processamento Paralelo. 1993. (Curso de curta duração ministrado/Extensão).
FAÇANHA, H. S. ; AUDE, J. S. . Microeletrônica e Processamento Paralelo. 1993. (Curso de curta duração ministrado/Extensão).
AUDE, E. P. L. ; AUDE, J. S. . Protocolos Empregados em Sistemas de Controle de Processo por Computador, Interfaces e Instrumentação. 1981. .
AUDE, J. S.. Arquitetura de Computadores. 1981. (Curso de curta duração ministrado/Extensão).
AUDE, J. S.; MARTINS, M. F. . Organização de Computadores.
1976. (Desenvolvimento de material didático ou instrucional - Apostila).