Guido Costa Souza de Araújo

Bolsista de Produtividade em Pesquisa do CNPq - Nível 1B

  • Endereço para acessar este CV: http://lattes.cnpq.br/8683914780987242
  • Última atualização do currículo em 26/11/2018


Prof. Guido Araújo recebeu o título de PhD em Engenharia Elétrica pela Universidade de Princeton (EUA) em 1997. Com uma atuação de mais de 30 anos na área de sistemas de computação, trabalhou na Fujitsu Laboratories of America em 1996 e foi consultor das empresas americanas Conexant Semiconductor Systems e Mindspeed Technologies (Califórnia, EUA) entre 1997-2001. Atualmente é Professor Titular do Instituto de Computação da UNICAMP. Os seus interesses de pesquisa estão concentrados em programação paralela, otimização de código e computação em nuvem que foram/são desenvolvidos em parceria com empresas como Intel, Microsoft, LGE, Samsung e IBM e centros de pesquisa nos EUA, Canadá, França e Espanha. Prof. Guido recebeu prêmios de melhor artigo científico na ACM/IEEE DAC (1996), SCOPES (2003), IEEE SBAC-PAD (2004), IP/SOC (2006), Test of Time SBCCI Award (2014) e IEEE SBAC-PAD (2017). Seus alunos foram premiados nos Concursos de Teses e Dissertações da Sociedade Brasileira de Computação de 2003 e 2006 e receberam o Prêmio CAPES de Teses de 2006. Ele recebeu ainda da UNICAMP o Prêmio Zeferino Vaz de Reconhecimento Acadêmico (2002) por suas contribuições à pesquisa e ao ensino de Ciência da Computação e os Prêmios Inventores da UNICAMP de 2016 e 2017. Foi Chefe do Departamento de Sistemas de Computação do IC-UNICAMP (2005-2008), membro do Conselho do Programa CI-Brasil do MCTIC (2006-2007), membro do Conselho Técnico Científico do Instituto Samsung SIDI (2005-2010) e coordenador brasileiro do projeto CNPq/NSF DASP, uma colaboração entre MIT, Princeton University e UNICAMP. Possui 5 patentes depositadas pela UNICAMP, sendo duas licenciadas, uma delas pela Samsung (2016). É Pesquisador 1B do CNPq e Presidente do Conselho Técnico-Científico do Instituto de Pesquisas Eldorado. (Texto informado pelo autor)


Identificação


Nome
Guido Costa Souza de Araújo
Nome em citações bibliográficas
ARAÚJO G.;ARAUJO, GUIDO;ARAÚJO, GUIDO

Endereço


Endereço Profissional
Universidade Estadual de Campinas, Instituto de Computação, Departamento de Sistemas de Computação.
Avenida Albert Einstein, 1251
Cidade Universitária
13083852 - Campinas, SP - Brasil
Telefone: (019) 35215880
Fax: (019) 35215847
URL da Homepage: http://www.ic.unicamp.br/~guido


Formação acadêmica/titulação


1992 - 1997
Doutorado em Electrical Engineering.
Princeton University, PRINCETON, Estados Unidos.
Título: Code Generation Algorithms for Digital Signal Processors, Ano de obtenção: 1997.
Orientador: Sharad Malik.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Compiladores.
Grande área: Ciências Exatas e da Terra
Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Software Básico.
Setores de atividade: Educação Superior.
1992 - 1993
Mestrado em Electrical Engineering.
Princeton University, PRINCETON, Estados Unidos.
Título: Master in Science and Engineering,Ano de Obtenção: 1994.
Orientador: Sharad Malik.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Otimização de Código.
Grande área: Ciências Exatas e da Terra
Setores de atividade: Educação Superior.
1986 - 1988
Mestrado em Engenharia Elétrica.
Universidade Estadual de Campinas, UNICAMP, Brasil.
Título: Simulação Bidimensional de MOSFETs em Equilíbrio Térmico,Ano de Obtenção: 1988.
Orientador: Bernard Waldman.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
Palavras-chave: Simulação de dispositivos.
Grande área: Engenharias
Setores de atividade: Educação Superior.
1980 - 1984
Graduação em Engenharia Elétrica.
Universidade Federal de Pernambuco, UFPE, Brasil.


Livre-docência


2002
Livre-docência.
Universidade Estadual de Campinas, UNICAMP, Brasil.
Título: , Ano de obtenção: 2002.


Atuação Profissional



Samsung Instituto de Desenvolvimento para a Informática da Amazônia, SAMSUNG, Brasil.
Vínculo institucional

2012 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho Técnico-Científico


Ministério da Ciência, Tecnologia, Inovações e Comunicações, MCTI, Brasil.
Vínculo institucional

2006 - 2009
Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho do CI-Brasil

Vínculo institucional

2006 - 2006
Vínculo: Colaborador, Enquadramento Funcional: Coordenador do Centro de Treinamento 2 MCT, Carga horária: 20


Instituto de Pesquisas Eldorado - Brasília, ELDORADO, Brasil.
Vínculo institucional

2005 - Atual
Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho Técnico-Científico


Financiadora de Estudos e Projetos, FINEP, Brasil.
Vínculo institucional

2005 - Atual
Vínculo: Consultor, Enquadramento Funcional: Consultor Ad-Hoc


IMA Informática dos Municípios S/A, IMA, Brasil.
Vínculo institucional

1999 - 2000
Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho de Administração


Universidade Estadual de Campinas, UNICAMP, Brasil.
Vínculo institucional

1988 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor Associado, Carga horária: 40, Regime: Dedicação exclusiva.

Atividades

12/1999 - Atual
Direção e administração, Instituto de Computação, Departamento de Sistemas de Computação.

Cargo ou função
Coordenador do Laboratório de Sistemas de Computação.
05/1997 - Atual
Ensino, Ciência da Computação, Nível: Pós-Graduação

Disciplinas ministradas
Arquitetura de Computadores I (MO401)
Implementação de Linguagens I (MO403)
Implementação de Linguagens II (MO615)
Tópicos em Linguagens de Programação I (MO802)
08/1988 - Atual
Ensino, Ciência da Computação, Nível: Graduação

Disciplinas ministradas
Circuitos Lógicos (MC602)
Introdução a Processamento de Dados (MC111)
Laboratório de Circuitos Lógicos (MC603)
Laboratório de Projeto de Sistemas Computacionais (MC723)
Princípios de Projeto VLSI (MC922)
Projeto de Sistemas Computacionais (MC722)
Projeto de Sistemas VLSI (MC922)
Tópicos Especiais em Linguagens de Programação (MC900)
01/1988 - Atual
Pesquisa e desenvolvimento , Instituto de Computação, Departamento de Sistemas de Computação.

11/2011 - 06/2013
Direção e administração, Instituto de Computação, .

Cargo ou função
Coordenador do Programa Ciência sem Fronteiras (CsF) na Unicamp.
08/2004 - 07/2008
Direção e administração, Instituto de Computação, .

Cargo ou função
Presidente da Comissão Diretora de Informática.
8/2004 - 7/2008
Direção e administração, Instituto de Computação, Departamento de Sistemas de Computação.

Cargo ou função
Chefe de Departamento.
3/2004 - 10/2004
Conselhos, Comissões e Consultoria, Instituto de Computação, .

Cargo ou função
Membro (Exatas/Tecnológicas) do Conselho do Fundo de Apoio à Pesquisa da UNICAMP.
01/2001 - 01/2003
Direção e administração, Instituto de Computação, .

Cargo ou função
Membro da Banca de Sistemas de Programação para o Exame Geral de Doutorado.
07/1999 - 07/2000
Direção e administração, Instituto de Computação, .

Cargo ou função
Presidente da Comissão Diretora de Informática.
03/1998 - 03/2000
Direção e administração, Instituto de Computação, .

Cargo ou função
Presidente da Banca de Sistemas de Computação para o Exame Geral de Doutorado.
04/1998 - 07/1999
Direção e administração, Instituto de Computação, .

Cargo ou função
Membro da Comissão Diretora de Informática.

DigiRede Nordeste S/A, DIGIREDE, Brasil.
Vínculo institucional

1985 - 1987
Vínculo: Empresa Privada, Enquadramento Funcional: Engenheiro Junior II, Carga horária: 40, Regime: Dedicação exclusiva.



Linhas de pesquisa


1.
Projeto de Sistemas VLSI
2.
Arquitetura de Computadores
3.
Compiladores


Projetos de pesquisa


2015 - 2017
A Multicore Task Scheduler Platform (MTSP)

Projeto certificado pela empresa LG Electronics do Brasil em 28/05/2015.
Descrição: Paralelização de trechos de programa que possuem dependências carregadas por laços ("loop-carried dependencies") é um problema complexo para o qual não existem boas soluções. Técnicas de paralelização baseadas em tarefas geradas dinamicamente a partir de um grafo de dependências vem sendo sugeridas como uma abordagem promissora para este problema, de maneira análoga ao que é feito pelo Algoritmo de Tomasulo durante a execução de instruções em processadores super-escalares. No entanto, o custo computacional de se manter dependências de tarefas é alto, e novos algoritmos e arquiteturas precisam ser estudados que minimizem este overhead. O objetivo final deste projeto é desenvolver algoritmos/arquiteturas de escalonamento de tarefas em uma plataforma experimental denominada Multicore Task Scheduler Platform (MTSP)..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Doutorado: (1) .
Integrantes: Guido Costa Souza de Araújo - Coordenador / Divino César Soares Lucas - Integrante / Lucas Henrique Morais - Integrante.Financiador(es): LG Electronics do Brasil - Auxílio financeiro.
2015 - Atual
OpenMP para GPGPU: Transformação e Otimização

Projeto certificado pela empresa SAMSUNG ELETRONICA DA AMAZONIA LTDA em 13/07/2015.
Descrição: Um dos desafios mais importantes para os desenvolvedores de software modernos é a concepção de aplicações que tirem proveito do poder e benefícios de desempenho de arquiteturas heterogêneas. Estes sistemas contêm tipicamente um número de unidades de processamento, com diferentes características, que vão desde CPUs com múltiplos núcleos, GPUs altamente especializadas e aceleradores de hardware. Os telefones celulares, por exemplo, têm geralmente uma CPU para a execução das aplicações do usuário e sistema operacional, mas eles também contêm processadores especializados (por exemplo GPUs e DSPs) para melhorar o desempenho de tarefas de computação intensiva, como processamentos de áudio e vídeo. Este projeto visa o desenvolvimento de um framework de paralelização para sistemas heterogêneos baseados em GPU que irá permitir a síntese de código portátil padrão em representação intermediaria (SPIR) a partir de construções OpenMP..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) .
Integrantes: Guido Costa Souza de Araújo - Coordenador / Marcio Pereira Machado - Integrante / Luís Mattos - Integrante / Rafael Cardoso Fernandes Sousa - Integrante.Financiador(es): Samsung Instituto de Desenvolvimento para a Informática da Amazônia - Auxílio financeiro.
2012 - 2014
Paralelização de Laços para Regiões Quentes de Programa usando Software Pipeline Desacoplado e sua Aplicação a Problemas de Reconhecimento Robusto de Face

Projeto certificado pela empresa SAMSUNG ELETRONICA DA AMAZONIA LTDA em 13/03/2013.
Descrição: Este projeto tem por objetivo desenvolver atividades colaborativas entre os profissionais do setor de Pesquisa e Desenvolvimento (R&D) da Samsung Eletrônica da Amazônia e o Instituto de Computação da Universidade Estadual de Campinas visando a realização de Projeto de Pesquisa nas áreas de Paralelização de Regiões Quentes e sua Aplicação em Problemas de Reconhecimento Automática de Faces..
Situação: Concluído; Natureza: Pesquisa.
2012 - 2013
Algoritmos e Suporte em Hardware para Projeto de Máquinas Virtuais Eficientes
Descrição: Este projeto visa investigar algoritmos e técnicas em hardware para auxiliar a implementação de máquinas virtuais eficientes. Máquinas virtuais são programas de computador que emulam uma interface para execução de outros programas, compilados para a interface sendo emulada. Esta tecnologia está presente em diversos sistemas computacionais e é utilizada desde o suporte à linguagens de programação de alto nível, como na máquina virtual Java, até a implementação de pro- cessadores com projeto integrado de hardware e software, como é o caso do processador Efficeon da Transmeta. A maioria das máquinas virtuais existentes na literatura utiliza técnicas de emulação si- milares, como interpretação e tradução dinâmica de binários. De fato, as duas técnicas são muitas vezes utilizadas de forma colaborativa, em uma mesma máquina virtual, para acelerar o processo de emulação e tornar a máquina virtual eficiente. Dada a importância do processo de emulação nas máquinas virtuais, o objetivo deste projeto de pesquisa é a investigação de algoritmos e técnicas em hardware para acelerar o processo de emulação em máquinas vir- tuais. O projeto será focado na investigação de técnicas para detecção e predição de código ?quente?..
Situação: Concluído; Natureza: Pesquisa.
2011 - 2013
Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis - MRM
Descrição: Projeto Casadinho/Procad CNPq 552699/2011-0..
Situação: Concluído; Natureza: Pesquisa.
2011 - 2012
Análise, Modelagem e Otimização de Potência e Desempenho em Data-centers
Descrição: O crescimento vertiginoso da Internet tem possibilitado o surgimento de um novo paradigma em Computação denominado Cloud Computing (Computação nas Nuvens). Neste paradigma, a computação é realizada remotamente em centros da dados (data-centers), que disponibilizam, de maneira transparente ao usuário, desde serviços básicos de acesso a repositórios e conteúdos, à servidores de ciclos capazes de realizar computação científica sofisticada, ou data-mining em volumes gigantescos de dados. A viabilidade deste modelo está baseada em dois aspectos fundamentais: disponibilidade de banda de acesso, e eficiência computacional e energética dos data-centers. Este projeto tem por objetivo estudar problemas de modelagem e otimização de desempenho e pot?encia em data-centers. Ele está dividido em três grandes sub-projetos: (a) análise e modelamento de performance e consumo de potência das arquiteturas utilizadas; (b) gerenciamento de potência dentro dos requisitos de desempenho; (c) estudo de técnicas de detecção e extração de paralelismo das arquiteturas multicore usadas nos centros. Estes sub-projetos estão relacionados da seguinte forma. Inicialmente iremos criar modelos de potência e desempenho para as arquiteturas e estudaremos qual o impacto das aplicações nestes modelos. Em paralelo, serão pesquisados mecanismos de gerenciamento de potência que permitam distribuir a computação de maneira eficiente, melhorando assim o desempenho do centro por Watt de potência consumida. Por último, estudaremos algoritmos que permitam aumentar o desempenho destes centros a partir da detecção e distribuição de paralelismo em suas arquiteturas multicore..
Situação: Concluído; Natureza: Pesquisa.
2008 - 2010
Desenvolvimento de Técnicas de Hardware e Software para Otimização de Desempenho em Arquiteturas Modernas de Processadores
Descrição: Este projeto teve como foco principal o estudo de novas técnicas de projeto, verificação e otimização de desempenho em arquiteturas dedicadas e processadores multi-core. Foram estudados aspectos relacionados à: (a) introspecção de plataformas SoC; (b) simulação e avaliação de potência consumida; (c) técnicas de redução da potência consumida; (d) captura de traços de execução freqüentes; (e) compilação dinâmica de código; e (f) otimização de programas..
Situação: Concluído; Natureza: Pesquisa.
2006 - 2009
Automação do Projeto de Sistemas Dedicados Usando uma Linguagem de Descrição de Arquiteturas - UNICAMP e UFSC
Descrição: O foco principal desse projeto é ampliar a Linguagem ArchC juntamente com seu conjunto de ferramentas..
Situação: Concluído; Natureza: Pesquisa.
2006 - 2009
Algoritmos para Geração de Código e Simulação de Arquiteturas Multicore e MPSoC
Descrição: Com o aumento da integração dos circuitos VLSI o problema de densidade de potência em arquiteturas superescalares cresceu consideravelmente. Como alternativa, a indústria está́ considerando uma solução baseada na combinação de arquiteturas multicore, onde um número elevado de processaores escalares extremamente otimizados, funcionando em uma frequência mais baixa, seriam conectados a uma hierarquia de memoória baseada em transações, utilizando um modelo de progrmação inspirado em threads. Por outro lado, na área de sistemas embarcados está se estabelecendo um consenso que os sistemas embarcados do futuro serão formados por plataformas heterogêneas, denominadas MPSoCs. O objetivo central deste projeto é estudar os principais problemas de pesquisa relacionados a estas novas macro arquiteturas..
Situação: Concluído; Natureza: Pesquisa.
2006 - 2008
Projetos Baseados em Plataformas: Estabelecendo um Ambiente Comum para Pesquisa e Desenvolvimento de Novas Metodologias de Projeto - UFPE, UNICAMP e UFCG
Descrição: Desenvolvimento de metodologias para projetos baseados em plataformas..
Situação: Concluído; Natureza: Pesquisa.
2005 - 2007
Microcode Compression - UNICAMP e Intel Corporation (California, EUA)
Situação: Concluído; Natureza: Pesquisa.
2005 - 2007
Projeto Intel-UNICAMP: Parceria Tecnológica e Intercâmbio.
Situação: Concluído; Natureza: Pesquisa.
2004 - 2008
Xingo: Um Compilador Otimizante para Arquiteturas Dedicadas e Reconfiguráveis
Situação: Concluído; Natureza: Pesquisa.
2004 - 2004
Otimização de Código de Pre-load em Arquiteturas XScale -- UNICAMP e Intel Corporation (California, EUA)
Situação: Concluído; Natureza: Pesquisa.
2003 - 2010
Brazil-IP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual
Descrição: O processo de modernização brasileiro nos últimos anos tem custado ao País um preço extremamente alto. O impacto disto pode ser sentido no crescimento vertiginoso do déficit na balança comercial brasileira. O segundo ítem que mais contribui para este déficit (US$ 1.8 Bi em 2001) é a importação de componentes eletrônicos para a indústria. O MCT vem realizando um esforço considerável para atrair a atenção de grandes fabricantes mundiais de componentes na tentativa de motivá-los a instalar centros de manufatura e projeto no País. Do lado da manufatura, este esforço tem como foco principal a atração de indústrias mundiais de componentes eletrônicos. Com relação às atividades de projeto de componentes, a SEPIN/MCT, através do Plano Nacional de Microeletrônica (Design House), estabeleceu uma política de indução de atividades de projeto em componentes microeletrônicos, que procura estimular simultaneamente atividades acadêmicas, profissionais e industriais neste setor. Em consonância com a proposta do PNM, um grupo de universidades (listados abaixo) se organizou em torno do projeto The Brazil-IP Network (http://www.ic.unicamp.br/~srigo/wsld/BrazilIP.html ). Este projeto tem por objetivo estruturar as atividades das instituições de microeletrônica do País em torno de uma rede colaborativa e distribuída capaz de desenvolver projeto de componentes semicondutores, conhecidos como Intellectual Property (ou IPs). A missão da Brazil IP Network pode ser dividida em duas partes. A curto prazo ela pretende aumentar a capacidade do País de organizar atividades de projeto, expondo instituições de P&D a práticas internacionais de projeto (VSI/SRS) e avaliação. A longo prazo, o objetivo é agilizar a formação de massa crítica em projeto capaz de alavancar startups (Design Houses) no País. Neste sentido, ela complementa as linhas de ação do PNM..
Situação: Concluído; Natureza: Pesquisa.
2003 - 2005
Looking for New Instructions and Optimizations in Embedded Systems - UNICAMP e Microsoft Corporation (Washington, EUA)
Situação: Concluído; Natureza: Pesquisa.
2002 - 2007
ChameLeon - Especialização de Processadores para Arquiteturas Reconfiguráveis - CT-INFO/CNPq
Situação: Concluído; Natureza: Pesquisa.
2002 - 2004
Inner-Loop Synthesis Using Processor-FPGA Architectures - UNICAMP e Mindspeed Technologies (California, EUA)
Situação: Concluído; Natureza: Pesquisa.
2000 - 2004
Um Compilador Otimizante para Arquiteturas Dedicadas - FAPESP
Situação: Concluído; Natureza: Pesquisa.
2000 - 2001
Compiling Techniques for VLIW-DSP Architectures - UNICAMP e Conexant Semiconductor (California, EUA)
Situação: Concluído; Natureza: Pesquisa.
1999 - 2001
ProTeM-CC NSF/CNPq Collaborative Research Project on Design Environments for Application Specific Processors - UNICAMP, MIT e Princeton
Situação: Concluído; Natureza: Pesquisa.


Projetos de desenvolvimento


2002 - 2008
BrazilIP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IPs) - CT-Info/CNPq: USP, UNICAMP, UFPE, UNB, UFMG, UFRGS, UFCG e PUCRS
Situação: Concluído; Natureza: Desenvolvimento.


Revisor de projeto de fomento


2000 - 2007
Agência de fomento: Financiadora de Estudos e Projetos
1997 - Atual
Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico
1997 - Atual
Agência de fomento: Fundação de Amparo à Pesquisa do Estado de São Paulo
1997 - Atual
Agência de fomento: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Linguagens de Programação.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Software Básico.


Idiomas


Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Espanhol
Compreende Bem, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente.


Prêmios e títulos


2017
Prêmio Inventores da UNICAMP (Licenciamento Kryptus), UNICAMP.
2017
Best Paper Award, SBAC-PAD.
2016
Prêmio Inventores da UNICAMP (Licenciamento Samsung), UNICAMP.
2014
Test of Time Award, SBCCI.
2014
Best paper candidate, TRANSACT'14.
2012
Paper Award (2o. Lugar), WSCAD-SCC.
2008
Prêmio Excelência Didática, Instituto de Computação, UNICAMP.
2007
Professor Titular, UNICAMP.
2006
Intel Multicore Curriculum Award, Intel Corporation (EUA).
2006
Prêmio CTD (1o. Lugar Doutorado), Sociedade Brasileira de Computação.
2006
Best IP Design Award, IP/SOC.
2006
Prêmio Capes de Teses (1o lugar), CAPES.
2004
Julio Salek Aude Award, SBAC-PAD 2004.
2003
Best Paper Award, SCOPES'03.
2003
Microsoft Research Award, Microsoft Corporation (EUA).
2003
Prêmio CTD (2o. lugar Mestrado), Sociedade Brasileira de Computação.
2002
Prêmio Zeferino Vaz - Excelência em Pesquisa e Ensino, UNICAMP.
2002
Professor Livre Docente, UNICAMP.
2002
Paraninfo da Turma, Engenharia de Computação.
2001
Conexant Research Award, Conexant Semiconductor Systems Inc, California (EUA).
2001
Mindspeed Research Award, Mindspeed Technologies, California (EUA).
1996
ACM/IEEE Best Paper Award, 33rd ACM/IEEE Design Automation Conference.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
SALAMANCA, JUAN2018SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Using Hardware-Transactional-Memory Support to Implement Thread-Level Speculation. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, v. 29, p. 466-480, 2018.

2.
YVIQUEL, H.2018 YVIQUEL, H. ; CRUZ, L. ; ARAÚJO G. . Cluster Programming using the OpenMP Accelerator Model. ACM Transactions on Architecture and Code Optimization, v. 15, p. 1-23, 2018.

3.
SURITA, RODRIGO C.2018SURITA, RODRIGO C. ; CÔRTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . CRPUF: A modeling-resistant delay PUF based on cylindrical reconvergence. MICROPROCESSORS AND MICROSYSTEMS, p. 185-195, 2018.

4.
MENDONÇA, GLEISON2017MENDONÇA, GLEISON ; GUIMARÃES, BRENO ; ALVES, PÉRICLES ; PEREIRA, MÁRCIO ; ARAÚJO, GUIDO ; PEREIRA, FERNANDO MAGNO QUINTÃO . DawnCC. ACM Transactions on Architecture and Code Optimization, v. 14, p. 1-25, 2017.

5.
PEREIRA, MARCIO MACHADO2015PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; NELSON AMARAL, J. ; ARAUJO, GUIDO . Study of Hardware Transactional Memory Characteristics and Serialization Policies on Haswell. PARALLEL COMPUTING, p. 46-58, 2015.

6.
BALDASSIN, Alexandro2015BALDASSIN, Alexandro ; BORIN, EDSON ; ARAÚJO G. . Performance implications of dynamic memory allocators on transactional memory systems. SIGPLAN Notices (Cessou em 1991. Cont. ISSN 1523-2867 ACM SIGPLAN Notices), v. 50, p. 87-96, 2015.

7.
NICÁCIO, DANIEL2013NICÁCIO, DANIEL ; BALDASSIN, ALEXANDRO ; ARAÚJO, GUIDO . Transaction Scheduling Using Dynamic Conflict Avoidance. International Journal of Parallel Programming, v. 41, p. 89-110, 2013.

8.
Loureiro, André2013Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO . Extending decoupled software pipeline to parallelize Java programs. Software, Practice & Experience (Print), v. 43, p. 525-541, 2013.

9.
Albertini, Bruno2012Albertini, Bruno ; Rigo, Sandro ; ARAÚJO G. . Computational reflection and its application to platform verification. Design Automation for Embedded Systems, v. 16, p. 1-17, 2012.

10.
BERGAMASCHI, REINALDO A.2012BERGAMASCHI, REINALDO A. ; PIGA, LEONARDO ; Rigo, Sandro ; AZEVEDO, Rodolfo ; ARAÚJO, GUIDO . Data center power and performance optimization through global selection of P-states and utilization rates. Sustainable Computing: Informatics and Systems, v. 2, p. 198-208, 2012.

11.
Borin, Edson2012Borin, Edson ; ARAUJO, GUIDO ; BRETERNITZ, MAURICIO ; Wu, Youfeng . Microcode Compression Using Structured-Constrained Clustering. International Journal of Parallel Programming, v. August, p. 1573-7640, 2012.

12.
KLEIN, Felipe2009KLEIN, Felipe ; LEAO, R. ; ARAÚJO G. ; SANTOS, L. ; AZEVEDO, Rodolfo . A Multi-model Engine for High-level Power Estimation Accuracy Optimization. IEEE Transactions on Very Large Scale Integration Systems, v. 17, p. 660-673, 2009.

13.
BALDASSIN, A.2009BALDASSIN, A. ; KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. . Characterizing the Energy Consumption of Software Transactional Memory. IEEE Computer Architecture Letters, v. 8, p. 56-59, 2009.

14.
SANTOS, R.2008SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Instruction Scheduling Based on Subgraph Isomorphism for a High Performance Computer Processor. Journal of Universal Computer Science, v. 14, p. 3465-3480, 2008.

15.
JULIATO, M.2007JULIATO, M. ; ARAÚJO G. ; LOPEZ, J. ; DAHAB, R. . A Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. Journal of VLSI Signal Processing, v. 47, p. 59-76, 2007.

16.
ARAÚJO G.2006ARAÚJO G.; BARROS, E. ; MELCHER, E. ; AZEVEDO, R. J. ; SILVA, K. ; PRADO, B. ; LIMA, M. . A SystemC-only Design Methodology and the CINE-IP Multimedia Platform. Design Automation for Embedded Systems, v. 10, p. 181-202, 2006.

17.
OTTONI, D.2006OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; LEUPERS, R. . Offset Assignment Using Simultaneous Variable Coalescing. ACM Transactions on Embedded Computing Systems, v. 5, p. 864-883, 2006.

18.
MOREANO, N.2005MOREANO, N. ; BORIN, E. ; SOUZA, C. C. ; ARAÚJO G. . Efficient Datapath Merging for Partially Reconfigurable Architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 24, n.7, p. 969-980, 2005.

19.
AZEVEDO, R. J.2005AZEVEDO, R. J. ; RIGO, S. ; BARTHOLOMEU, M. ; ARAÚJO G. ; C. Araujo ; BARROS, E. . The ArchC Architecture Description Language and Tools. International Journal of Parallel Programming, v. 33, n.5, p. 453-484, 2005.

20.
SOUZA, C. C.2005SOUZA, C. C. ; LIMA, A. ; MOREANO, N. B. ; ARAÚJO G. . The Datapath Merging Problem in Reconfigurable Systems: Complexity, Dual Bounds and Heuristic Evaluation. ACM Journal of Experimental Algorithmics, v. 10, n.2, p. 1-16, 2005.

21.
C. Araujo2005C. Araujo ; GOMES, M. ; BARROS, E. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Platform designer: An approach for modeling multiprocessor platforms based on SystemC. Design Automation for Embedded Systems, v. 10, p. 253-283, 2005.

22.
Borin, Edson2005Borin, Edson ; Wang, Cheng ; Wu, Youfeng ; ARAÚJO G. . Dynamic binary control-flow errors detection. ACM SIGARCH Computer Architecture News, v. 33, p. 15, 2005.

23.
MOREANO, N.2005MOREANO, N. ; BORIN, E. ; SOUZA, Cid Carvalho de ; ARAÚJO G. . Efficient datapath merging for partially reconfigurable architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 24, p. 969-980, 2005.

24.
HUANG, Z.2004HUANG, Z. ; MALIK, S. ; MOREANO, N. ; ARAÚJO G. . The Design Dynamically Reconfigurable Datapath Coprocessor. ACM Transactions on Embedded Computing Systems, v. 3, p. 361-384, 2004.

25.
OTTONI, G.2003OTTONI, G. ; ARAÚJO G. . Address Register Allocation for Arrays in Loops of Embedded Processors. Microelectronics Journal, France, v. 34, n.11, p. 1009-1018, 2003.

26.
ARAÚJO G.2002ARAÚJO G.; OTTONI, G. ; CINTRA, M. . Global Array Reference Allocation. ACM Transactions on Design Automation of Electronic Systems, http://www.lsc.ic.unicamp.br, v. 7, n.2, p. 336-357, 2002.

27.
RAJAGAPOLAN, S.2001RAJAGAPOLAN, S. ; RAJAN, S. P. ; MALIK, S. ; RIGO, S. ; ARAÚJO G. ; TAKAYAMA, K. . A Retargetable VLIW Compiler Framework for DSPs with Instruction-Level Paralleslism. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, EUA, v. 20, n.11, p. 1319-1328, 2001.

28.
ARAÚJO G.2000ARAÚJO G.; CENTODUCATTE, P. C. ; AZEVEDO, R. J. ; PANNAIN, R. . Expression Tree Based Algorithms for Code Compression on Embedded RISC Architectures. IEEE Transactions on Very Large Scale Integration Systems, EUA, v. 8, n.5, p. 530-533, 2000.

29.
ARAÚJO G.1998ARAÚJO G.; MALIK, S. . Code Generation for Fixed-Point DSPs. ACM Transactions on Design Automation of Electronic Systems, EUA, v. 3, n.2, p. 136-161, 1998.

Capítulos de livros publicados
1.
Louza, Felipe A. ; Gog, Simon ; Zanotto, Leandro ; ARAUJO, GUIDO ; Telles, Guilherme P. . Parallel Computation for the All-Pairs Suffix-Prefix Problem. Lecture Notes in Computer Science. 1ed.: Springer International Publishing, 2016, v. 9954, p. 122-132.

2.
RIGO, S. ; SANTOS, L. C. V. ; AZEVEDO, R. J. ; ARAÚJO G. . Open Source Languages. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design: An Open-Source Approach. 1ed.: , 2011, v. , p. 11-24.

3.
ALBERTINI, B. ; Rigo, Sandro ; ARAÚJO G. . Debugging SystemC Platform Models. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Debugging SystemC Platform Models. 1ed.: , 2011, v. , p. 117-128.

4.
KLEIN, Felipe ; AZEVEDO, R. J. ; SANTOS, L. C. V. ; ARAÚJO G. . SystemC-Based Power Evaluation with PowerSC. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). SystemC-Based Power Evaluation with PowerSC. 1ed.: , 2011, v. , p. 129-144.

5.
SANTOS, L. C. V. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Electronic System Level Design. In: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design. 1ed.: , 2011, v. , p. 3-10.

6.
ARAÚJO G.; RIGO, S. ; AZEVEDO, Rodolfo . Processor Design with ArchC. In: Prabhat Mishra; Nikil Dutt. (Org.). Processor Description Languages. Morgan Kaufmann: San Francisco, 2008, v. 1, p. 275-294.

7.
AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G. . Projeto e Desenvolvimento de Sistemas Embarcados Multiprocessados. In: Karin Breitman; Ricardo Anido. (Org.). Atualizações em Informática. Rio de Janeiro: Editora PUC Rio, 2006, v. , p. 331-386.

8.
LIAO, S. Y. ; DEVADAS, S. ; KEUTZER, K. ; TJIANG, S. ; ARAÚJO G. ; WANG, A. ; SUDARSANAM, A. ; MALIK, S. ; ZVOJNOVIC, V. ; MEYR, H. . Code Generation And Optimization Techniques for Embedded Digital Signal Processors. In: Giovanni De Micheli. (Org.). Hardware/Software Co-Design. Amsterdam: Kluwer Academic Publishers, 1995, v. 810, p. -.

9.
ARAÚJO G.; DEVADAS, S. ; KEUTZER, K. ; LIAO, S. Y. ; MALIK, S. ; SUDARSANAM, A. ; TJIANG, S. ; WANG, A. . Challenges In Code Generation For Embedded Processors. In: Perter Marwedel; Gert Goossens. (Org.). Code Generation for Embedded Processors. Amsterdam: Kluwer Academic Publishers, 1994, v. 1, p. 48-64.

Trabalhos completos publicados em anais de congressos
1.
DE CARVALHO, JO?O P. L. ; ARAUJO, GUIDO ; BALDASSIN, ALEXANDRO . Revisiting phased transactional memory. In: the International Conference, 2017, Chicago. Proceedings of the International Conference on Supercomputing - ICS '17. New York: ACM Press, 2017. p. 1.

2.
SALAMANCA, J. ; NELSON AMARAL, J. ; ARAUJO, G. ; ARAÚJO, GUIDO . Evaluation of Thread-Level Speculation in Off-the-Shelf Hardware Transactional Memories. In: 22nd International European Conference on Parallel and Distributed Computing, 2017, Santiago de Compostela. Proc. Euro-Par 2017, 2017.

3.
YVIQUEL, H. ; ARAÚJO, GUIDO . The Cloud as an OpenMP Offloading Device. In: 46th International Conference on Parallel Processing, 2017, Bristol. Proc. ICPP 2017, 2017.

4.
MACHADO, M. P. ; SOUSA, R. C. F. ; ARAÚJO G. . Compiling and Optimizing OpenMP 4.X Programs to OpenCL and SPIR. In: 13th International Workshop on OpenMP, 2017, Stony Brook. Proc. IWOMP 2017, 2017.

5.
SOUSA, RAFAEL CARDOSO FERNANDES ; PEREIRA, MARCIO MACHADO ; PEREIRA, FERNANDO MAGNO QUINTAO ; ARAUJO, GUIDO . Data Coherence Analysis and Optimization for Heterogeneous Computing. In: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing (SBACPAD), 2017, Campinas. 2017 29th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2017. p. 9.

6.
ZEGARRA, MAICOL ; PEREIRA, MARCIO ; MARTORELL, XAVIER ; ARAUJO, GUIDO . Automatic Scan Parallelization in OpenMP. In: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing: Workshops (SBACPADW), 2017, Campinas. 2017 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2017. p. 85.

7.
SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Evaluating and Improving Thread-Level Speculation in Hardware Transactional Memories. In: 2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2016, Chicago. 2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS), 2016. p. 586-595.

8.
SURITA, RODRIGO C. ; CORTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . Cylindrical Reconvergence Physical Unclonable Function. In: 2016 Euromicro Conference on Digital System Design (DSD), 2016, Limassol. 2016 Euromicro Conference on Digital System Design (DSD), 2016. p. 446-453.

9.
MENDONCA, GLEISON SOUZA DINIZ ; GUIMARAES, BRENO CAMPOS FERREIRA ; ALVES, PERICLES RAFAEL OLIVEIRA ; PEREIRA, FERNANDO MAGNO QUINTAO ; PEREIRA, MARCIO MACHADO ; ARAUJO, GUIDO . Automatic Insertion of Copy Annotation in Data-Parallel Programs. In: 2016 28th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2016, Los Angeles. 2016 28th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2016. p. 34-41.

10.
BALDASSIN, ALEXANDRO ; Borin, Edson ; ARAUJO, GUIDO . Performance implications of dynamic memory allocators on transactional memory systems. In: the 20th ACM SIGPLAN Symposium, 2015, San Francisco. Proceedings of the 20th ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming - PPoPP 2015, 2015. p. 87.

11.
HOFFMAN, CAIO ; CORTES, MARIO ; ARANHA, DIEGO F. ; ARAUJO, GUIDO . Computer security by hardware-intrinsic authentication. In: 2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2015, Amsterdam. 2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2015. p. 143-152.

12.
CAPOVILLA, JEFFERSON ; CORTES, MARIO ; ARAUJO, GUIDO . Improving the Statistical Variability of Delay-based Physical Unclonable Functions. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI '15. New York: ACM Press, 2015. p. 1.

13.
LUCAS, DIVINO CESAR S. ; ARAUJO, GUIDO . The Batched DOACROSS loop parallelization algorithm. In: 2015 International Conference on High Performance Computing & Simulation (HPCS), 2015, Amsterdam. 2015 International Conference on High Performance Computing & Simulation (HPCS), 2015. p. 476-483.

14.
GAUDET, MATTHEW ; ARAUJO, GUIDO ; AMARAL, JOSE NELSON . Serialization Management for Best-Effort Hardware Transactional Memory. In: 2015 27th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2015, Florianopolis. 2015 27th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), 2015. p. 138-145.

15.
SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Using Hardware Transactional Memory to Enable Speculative Trace Optimization. In: 2015 International Symposium on Computer Architecture and High Performance Computing Workshop (SBACPADW), 2015, Florianopolis. 2015 International Symposium on Computer Architecture and High Performance Computing Workshop (SBAC-PADW), 2015. p. 1-6.

16.
HOFFMAN, C. ; RAMOS, L. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Wear-out analysis of Error Correction Techniques in Phase-Change Memory. In: Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, 2014, Dresden. Proc. of DATE 2014, 2014. p. 1-4.

17.
MATTOS, L. ; SALAMANCA, J. ; ARAÚJO, GUIDO . Loop- Carried Dependence Verification in OpenMP. In: 10th International Workshop on OpenMP (IWOMP 2014), 2014, Salvador. Lecture Notes in Computer Science, 2014. v. 8766. p. 87-102.

18.
PEREIRA, MARCIO MACHADO ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Measuring Effective Work to Reward Success in Dynamic Transaction Scheduling. In: 2014 43nd International Conference on Parallel Processing (ICPP), 2014, MN. 2014 43rd International Conference on Parallel Processing. p. 141-150.

19.
PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO . Multi-dimensional Evaluation of Haswell's Transactional Memory Performance. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 144-151.

20.
WOTTRICH, RODOLFO ; AZEVEDO, Rodolfo ; ARAUJO, GUIDO . Cloud-based OpenMP Parallelization Using a MapReduce Runtime. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 334-341.

21.
BALDASSIN, A. ; BORIN, E. ; ARAÚJO G. . On the Impact of Dynamic Memory Management on Software Transactional Memory Performance. In: 9th ACM SIGPLAN Workshop on Transactional Computing, 2014, Salt Lake City. Proc. of TRANSACT'14, 2014.

22.
MACHADO, M. P. ; BALDASSIN, A. ; BUZATO, L. E. ; ARAÚJO, GUIDO . Transaction Scheduling using Conflict Avoidance and Contention Intensity. In: IEEE 20th Int. Conference on High Performance Computing, 2013, Hyderabad. Proc. of HiPC 2013, 2013.

23.
Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO . Cache-Based Cross-Iteration Coherence for Speculative Parallelization. In: IEEE 20th Int. Conference on High Performance Computing, 2013, Hyderabad. Proc. of HiPC 2013, 2013.

24.
MOREIRA, J.B. ; LUCAS. D. C. ; ARAÚJO G. ; BORIN, E. ; RIGO, S. . Asynchronous Program Flow Verification Through Binary Instrumentation on QEMU. In: 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2012, Austin. Proc. of the 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2012. p. 1-8.

25.
LUCAS. D. C. ; ARAÚJO G. ; BORIN, E. . Exploring Dynamic Program Behavior with Frames and Phases. In: In: XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012, Petrópolis. Anais do XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012.

26.
Bergamaschi R. ; Piga L. ; RIGO, S. ; ARAÚJO G. . Modeling, Simulation and Optimization of Power and Performance of Data Centers. In: Workshop on Modeling, Benchmarking and Simulation - MoBS 2011, 2011, San Jose. Proc. MoBS 2011, 2011. p. 1-6.

27.
ATTROT, W. ; Nicacio, D. ; RIGO, S. ; ARAÚJO G. . Live Range Hole Allocation in Dynamic Binary Translation. In: Architectural and Microarchitectural Support for Binary Translation (AMAS-BT), 2011, San Jose. Prof. of AMAS-BT 2011, 2011.

28.
Nicacio, D. ; BALDASSIN, A. ; ARAÚJO G. . LUTS: A Lightweight User-Level Transaction Scheduler. In: 11th International Conference on Algorithms and Architectures for Parallel Processing, 2011, Melbourne, Australia. Lecture Notes in Computer Science, 2011. v. 7016. p. 144-157.

29.
BORIN, E. ; ARAÚJO G. ; BRETERNITZ, M. ; WU, Y. . Structure-Constrained Microcode Compression. In: 23rd International Symposium on Computer Architecture and High Performance Computing, 2011, Vitoria. Proc. of SBAC-PAD 2011. Los Alamitos, CA, USA: IEEE Computer Society, 2011. v. 0. p. 104-111.

30.
Souza, M. ; Nicacio, D. ; ARAÚJO G. . ISAMAP: Instruction Mapping Driven by Dynamic Binary Translation. In: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, 2010, Saint-Malo, France. Proc. AMAS-BT'10, 2010. p. 15-20.

31.
PORTO, J. ; ARAÚJO G. ; BORIN, E. ; WU, Y. . Trace Execution Automata in Dynamic Binary Translation. In: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, 2010, Saint-Malo. Proc. AMAS-BT'10, 2010. p. 27-32.

32.
Nicacio, D. ; ARAÚJO G. . Reducing False Aborts in STM Systems. In: International Conference on Algorithms and Architectures for Parallel Processing, 2010, Busan, Korea. Lecture Notes in Computer Science, 2010. v. 6081. p. 499-510.

33.
GALLO, R. ; KAWAKAMI, H. ; DAHAB, R. ; AZEVEDO, R. ; LIMA, S. ; ARAÚJO G. . T-DRE: A Hardware Trusted Computing Base for Direct Recording Electronic Vote Machines. In: 2010 Annual Computer Security Applications Conference, 2010, Austin, EUA. Proc. ACSAC 26, 2010. p. 191-198.

34.
Amaral L. ; HERNANDEZ, J. ; ARAÚJO G. . HW/SW Co-Design of Identity-Based Encryption using a Custom Instruction Set. In: The 2009 International Conference on Field-Programmable Technology (FPT'09), 2009, Sidney. Proc. of FPT 2009, 2009.

35.
CAPPABIANCO, F. ; ARAÚJO G. ; AZEVEDO, Rodolfo ; FALCAO, A. X. . A General Image Processing Archtecture for FPGA. In: V Southern Conference on Programmable Logic, 2009, São Carlos. Proc. of the V SPL 2009, 2009. v. 1. p. 27-32.

36.
KLEIN, Felipe ; BALDASSIN, A. ; ARAÚJO G. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo . On the Energy-Efficiency of Software Transactional Memory. In: SBCCI '09: 22nd Symposium on Integrated Circuits and Systems Design, 2009, Natal. SBCCI '09: Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design. New York: ACM, 2009.

37.
SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . An Instruction Scheduling Algorithm Based on Subgraph Isomorphism. In: Simpósio Brasileiro de Linguagens de Programação, 2008, Fortaleza. Proc. of SBLP - Simpósio Brasileiro de Linguagens de Programação, 2008.

38.
ATTROT, W. ; ARAÚJO G. . Cold Code Analysis. In: Workshop on Architectural and Microarchitectural Support for Binary Translation, 2008, Beijing. AMAS-BT: Proceedings of 1th Workshop on Architectural and Microarchitectural Support for Binary Translation, 2008. v. 1. p. 14-21.

39.
KRONBAUER, F. ; BALDASSIN, A. ; ALBERTINI, B. ; CENTODUCATTE, P. ; RIGO, S. ; ARAÚJO G. . A Flexible Simulation Platform for Rapid Transactional Memory Systems. In: 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, 2007, Porto Alegre. 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, 2007. p. 123-129.

40.
COSTA, R. ; ALBERTINI, B. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . A Methodology and Toolset to Enable SystemC and VHDL Co-simulation. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2007, Porto Alegre. Proc. of the ISVLSI 2007, 2007. p. 351-356.

41.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . On the Limitations of Power Macromodeling Techniques. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. Proc. of the IEEE ISVLSI 2007, 2007. p. 395-400.

42.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . An Efficient Framework for High-Level Power Exploration. In: 50th IEEE International Midwest Symposium on Circuits and Systems, 2007, Montreal. Proc. of the MWSCAS 2007, 2007. p. 1-6.

43.
KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V. . A Multi-Model Power Estimation Engine for Accuracy Optimization. In: International Symposium on Low Power Electronics and Design, 2007, Portland. Proc. of the ISLPED 2007, 2007. p. 280-285.

44.
ALBERTINI, B. ; RIGO, S. ; ARAÚJO G. ; BARROS, E. ; AZEVEDO, W. . A Computational Reflection Mechanism to Support Platform Debugging in SystemC. In: International Conference on Hardware-Software Codesign and System Synthesis, 2007, Salzburg. Proc. of CODES+ISSS 2007, 2007. p. 81-86.

45.
CAPPABIANCO, F. ; ARAÚJO G. ; FALCAO, A. X. . Image Forest Transform Architecture. In: IEEE Intl. Conf. on Field Programmable Technology (ICFPT),, 2007, Kokurakita. Proc. of the IEEE ICFTP 2007, 2007. v. 1. p. 137-144.

46.
SANTOS, R. ; AZEVEDO, R. J. DE ; ARAÚJO G. . Exploiting Dynamic Reconfiguration Techniques: The 2D-VLIW Approach. In: 13th IEEE Reconfigurable Architectures Workshop (RAW'06), 2006, Rhodes Island, Greece. Proc. of RAW´06, 2006.

47.
BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G. . Software-Based Transparent and Comprehensive Control-Flow Error Detection. In: The 4th Annual International Symposium on Code Generation and Optimization, 2006, New York. Proc. of the CGO-4, 2006. p. 13-26.

48.
C. Araujo ; BARROS, E. ; GOMES, M. ; ARAÚJO G. . Ipzip - An IP Distribution Framework. In: IP/SoC, 2006, Grenoble. Proc. of the IP/SoC 2006, 2006.

49.
ROCHA, K. ; Lira, P. ; YUN JU, Y. ; MELCHER, E. ; BARROS, E. ; ARAÚJO G. . Silicon Validated IP Cores Designed by the Brazil-IP Network. In: IP/SoC 2006, 2006, Grenoble. Proc. of the IP/SoC´06, 2006.

50.
SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G. . 2D-VLIW: An Architecture Based on the Geometry of Computation. In: IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), 2006, Steamboat Springs, EUA. Proc. of the ASAP'06, 2006.

51.
BORIN, E. ; BRETERNITZ, M. ; WU, Y. ; ARAÚJO G. . Clustering-Based Microcode Compression. In: International Conferece on Computer Design, 2006, San Jose. Prod. of ICCD 2006, 2006. p. 189-196.

52.
JULIATO, M. ; ARAÚJO G. ; HERNANDEZ, J. ; DAHAD, R. . Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. In: IEEE 2005 Conf. on Field-Programmable Technology (FPT' 05), 2005, Cingapura. Proc. of the IEEE FPT' 05, 2005. p. 5-12.

53.
KLEIN, Felipe ; AZEVEDO, Rodolfo ; ARAÚJO G. . High-Level Switching Activity Prediction Through Sampled Monitored SimulationEnabling High-Level Switching Activity Estimation using SystemC. In: International Symposium on System-on-Chip (SoC' 05), 2005, Tampere. Proc. SoC'05, 2005. p. 161-166.

54.
ARAÚJO G.. Processor Centric Specification and Modelling of MPSoCs using ArchC. In: Forum on Specification and Design Languages (FDL'05), 2005. Proc. FDL'05, 2005.

55.
BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G. . Dynamic Binary Control-Flow Errors Detection. In: Workshop on Binary Instrumentation and Applications (WBIA' 05), 2005, St. Louis. Proc. of the WBIA'05, 2005.

56.
BORIN, E. ; CHENG, W. ; WU, Y. ; ARAÚJO G. . Software-Based Transparent and Comprehensive Control-Flow. In: The 4th Annual International Symposium on Code Generation and Optimization, 2005, New York. Proc. of the CGO'06, 2006.

57.
BILLO, E. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Design of a Decompressor Engine on a SPARC Processor. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. Prod. of the SBCCI´05, 2005.

58.
VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido . Modelling and Simulating Memory Hierarchies in a Plataform-based Design Methodology. In: Design Automation and Test in Europe (DATE'04), 2004, Paris. Proc. of DATE'04, 2004. p. 734-741.

59.
RIGO, S. ; JULIATO, M. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Teaching Computer Architecture Using an Architecture Description Language. In: ACM ISCA Workshop on Computer Architecture Education (WCAE), 2004, Munich. Proc. of WCAE´04, 2004. p. 22-28.

60.
WANDERLEY, E. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Multi-profile Based Code Compression. In: ACM/IEEE Design Automation Conference (DAC'04), 2004, San Diego. Proc. ACM/IEEE DAC'04, 2004. p. 244-249.

61.
CASTRO, P.E.F. ; BORIN, E. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Looking for Instruction Patterns in the Design of Extensible Processors. In: Workshop on Application Specific Processors (WASP'04), 2004, Estocolmo. Proc. of the WASP'04, 2004. p. 12-18.

62.
BORIN, E. ; KLEIN, Felipe ; MOREANO, N. ; AZEVEDO, Rodolfo ; ARAÚJO G. . Fast Instruction Set Customization. In: 2nd Workshop on Embedded Systems for Real-Time Multimedia (ESTIMedia'04), 2004, Estocolmo. Proc. of ESTIMedia'04, 2004. p. 28-34.

63.
ROCHA, K. ; MELCHER, E. ; ARAÚJO G. ; PIMENTA, V. . An Automatic Testbench Generation Tool for a SystemC Functional Verification Methodology. In: 17th Symposium on Integrated Circuits and Systems Design, 2004, Recife. Proc. of the IEEE SBCCI´04. Porto Alegre: SBC, 2004. p. 31-37.

64.
BARTHOLOMEU, M. ; AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G. . Optimizations for Compiled Simulation Using Instruction Type Information. In: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), 2004, Foz do Iguaçu. Proc. of the IEEE SBAC-PAD'04, 2004. p. 66-73.

65.
RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, Rodolfo . Multi-profile Instruction Based Compression. In: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), 2004, Foz do Iguaçu. Proc. of SBAC-PAD'04, 2004. p. 23-29.

66.
LIMA, A. ; SOUZA, C. C. ; MOREANO, N. B. ; ARAÚJO G. . The Datapath Merging Problem in Reconfigurable Systems: Lower Bounds and Heuristic Evaluation. In: III Workshop on Efficient and Experimental Algorithms, 2004, Angra dos Reis. Lecture Notes in Computer Science, 2004. v. 3059. p. 545-558.

67.
RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, R. J. . ArchC: A SystemC-based Architecture Description Language. In: Symposium on Computer Architecture, 2004, Foz do Iguaçu. Proc. IEEE SBAC-PAD´04, 2004. p. 66-73.

68.
WANDERLEY, E. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. ; ARAÚJO G. ; ARAUJO, Guido . Mixed Static/Dynamic Profiling for Dictionary Baed Code Compression. In: The International Symposium on System-on-Chip, 2003, Tampere. Proc. SoC 2003, 2003. p. 159-163.

69.
OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; ARAUJO, Guido ; LEUPERS, R. . Improving Offset Assignment through Simultaneous Variable Coalescing. In: International Workshop on Software and Compilers for Embedded Systems, 2003, Viena. Lecture Notes in Computer Science, 2003. v. 2826. p. 285-297.

70.
VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido . Exploring Memory Hierarchy with ArchC. In: 15th Symposium on Computer Architecture and High-Performance Computing, 2003, São Paulo. Proc. of the IEEE SBAC-PAD´03, 2003. p. 2-9.

71.
MOREANO, N. ; ARAÚJO G. ; HUANG, Z. ; MALIK, S. . Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. In: ACM/IEEE International Symposium on System Synthesis, 2002, Kyoto. Proc. of the IEEE/ACM ISSS'02. New York, NY: ACM, 2002. p. 38-43.

72.
OTTONI, G. ; ARAÚJO G. . Efficient Array Reference Allocation for Loops in Embedded Processors. In: IEEE Workshop on Embedded System Codesign, 2002, San Jose, EUA. Proc. ESCODES'02, 2002. p. 63-68.

73.
OTTONI, G. ; RIGO, S. ; ARAÚJO G. ; RAJAGAPOLAN, S. ; MALIK, S. . Optimal Live Range Merge for Address Register Allocation in Embedded Programs. In: International Conference on Compiler Construction CC2001, 2001, Genova. Springer LNCS 2027, 2001. p. 274-288.

74.
RAJAGAPOLAN, S. ; RAJAN, S. ; MALIK, S. ; ARAÚJO G. ; RIGO, S. . Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed-Point DSP. In: 5th International Workshop on Software and Compilers for Embedded Systems, 2001, St. Goar. Proc. of the SCOPES'01, 2001. p. 285-297.

75.
BUSS, M. ; AZEVEDO, R. J. ; CENTODUCATTE, P.C. ; ARAÚJO G. . Tailoring Pipeline Bypassing and Functional Unilt Mapping to Application in Clustered VLIW Architectures. In: International Conference on Compilers, Architetures and Synthesis for Embedded Systems, 2001, Atlanta, EUA. Proc. CASES 2001. Atlanta: ACM Press, 2001. p. 141-148.

76.
ARAÚJO G.; CINTRA, M. . Array Reference Allocation Using SSA-Form and Live Range Growth. In: ACM Synposium on Languages Compilers and Tools for Embedded Systems, 2000, Vancouver, Canadá. Proc. of the ACM LCTES'00. Los Alamitos, EUA: IEEE Computer Society, 2000. p. 26-33.

77.
COSTA, B. K. ; ARAÚJO G. . Byte-Code Compression Using Abstract Syntax Tree Recovery. In: 4th Symposium on Programming Languages, 2000, Recife. Proc. of the SBLP'00, 2000. p. 15-23.

78.
CENTODUCATTE, P. C. ; PANNAIN, R. ; ARAÚJO G. . Compressed Code Execution on DSP Architectures. In: 12th ACM/IEEE International Symposium on Systems Synthesis, 1999, San Jose, EUA. Proc. of the IEEE ISSS'99. Los Alamitos, EUA: IEEE Computer Society, 1999. p. 56-61.

79.
PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Using Operand Factorization to Compress DSP Programs. In: 11th Symposium on Computer Architecture and High-Performance Computing, 1999, Natal. Proc. of the IEEE SBAC-PAD'99, 1999. p. 223-229.

80.
ARAÚJO G.; CENTODUCATTE, P.C. ; CORTES, M. L. ; PANNAIN, R. . Code Compression Based on Operand Factorization. In: MICRO-31: 31st Annual ACM/IEEE International Symposium on Microarchitecture, 1998, Dallas, EUA. Proc. IEEE MICRO-31. Los Alamitos, EUA: IEEE Computer Society, 1998. p. 194-201.

81.
ARAÚJO G.; SUDARSANAM, A. ; MALIK, S. . Instruction Set Design and Optimizations for Address Computation in DSP Architectures. In: 9th ACM/IEEE International Symposium on Systems Synthesis, 1996, La Jolla, EUA. Proc. IEEE ISSS'96. Los Alamitos, EUA: IEEE Computer Society, 1996. p. 102-107.

82.
ARAÚJO G.; MALIK, S. ; LEE, M. T. . Using Register-Transfer Paths in Code Generation for Heterogeneous Memory-Register Architectures. In: 33rd ACM/IEEE Design Automation Conference, 1996, Las Vegas, EUA. Proc. ACM DAC'96. New York, EUA: ACM, 1996. p. 591-596.

83.
ARAÚJO G.; MALIK, S. . Optimal Code Generation for Embedded Memory Non-Homogeneous Register Architectures. In: 8th ACM/IEEE International Symposium on Systems Synthesis, 1995, Cannes, França. Proc.IEEE ISSS'99. Los Alamitos, EUA: IEEE Computer Society, 1995. p. 36-41.

Artigos aceitos para publicação
1.
CARVALHO, J. P. L. ; ARAÚJO G. ; BALDASSIN, A. . The Case for Phase-Based Transactional Memory. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, 2018.

Outras produções bibliográficas
1.
KLEIN, Felipe ; AZEVEDO, R. J. DE ; ARAÚJO G. . Enabling High-Level Switching Activity Estimation using SystemC,. Campinas, SP: Ic-UNICAMP: IC-05-17, 2005 (Relatório Técnico).

2.
OTTONI, D. ; OTTONI, G. ; LEUPERS, R. ; ARAÚJO G. . Improving Offset Assignment Through Variable Coalescing. Campinas, SP: IC-UNICAMP: IC-03-05, 2003 (Relatório Técnico).

3.
WANDERLEY, E. ; AZEVEDO, R. J. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Code compression to Reduce Cache Accesses. Campinas, SP: IC-UNICAMP: IC-03-23, 2003 (Relatório Técnico).

4.
MOREANO, N. B. ; ARAÚJO G. ; SOUZA, C. C. . CDFG Merging for Reconfigurable Architectures. Campinas, SP: IC-UNICAMP: IC-03-18, 2003 (Relatório Técnico).

5.
RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . The ArchC architecture description language. Campinas, SP: IC-UNICAMP: IC-03-15, 2003 (Relatório Técnico).

6.
BARTHOLOMEU, M. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G. . Emulating Operating System Calls in Retargetable ISA Simulators. Campinas, SP: IC-UNICAMP: IC-03-29, 2003 (Relatório Técnico).

7.
OTTONI, G. DE L. ; ARAÚJO G. . Algorithms for Array Reference Allocation in Loops of Embedded Programs. Campinas, SP: UNICAMP: IC-02-05, 2002 (Relatório Técnico).

8.
FERREIRA, R. A. B. ; ARAÚJO G. . Context-based JIT compilation: The Design & Implementation of a Distributed JVM. Campinas, SP: IC-UNICAMP: IC-01-03, 2001 (Relatório Técnico).

9.
ARAÚJO G.; CENTODUCATTE, P.C. ; AZEVEDO, R. J. ; PANNAIN, R. . Expression Tree-based Algortihms for Code Compression on Embedded RISC Architecture. Campinas, SP: IC-UNICAMP: IC-00-01, 2000 (Relatório Técnico).

10.
FALCAO, A. X. ; LOTUFO, R. ; ARAÚJO G. . The Image Forrest Transformation. Campinas, SP: IC-UNICAMP:, 1999 (Relatório Técnico).

11.
PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G. . Using Operand Factorization to Compress DSP Programs. Campinas, SP: IC-UNICAMP: IC-99-12, 1999 (Relatório Técnico).

12.
ARAÚJO G.; MALIK, S. . Code Generation for Dual-Load-Execute Architectures. Campinas, SP: IC-UNICAMP: IC-97-21, 1999 (Relatório Técnico).

13.
ARAÚJO G.; PANNAIN, R. ; CENTODUCATTE, P. C. ; CORTES, M. L. . Code Compression Based on Operand Factorization. Campinas, SP: IC-UNICAMP: IC-98-25, 1998 (Relatório Técnico).

14.
MALIK, S. ; ARAÚJO G. . Register Allocation for Indirect Addressing in Loops. Campinas, SP: IC-UNICAMP: IC-98-11, 1998 (Relatório Técnico).

15.
ARAÚJO G.. Code Generation Algorithms for Digital Signal Processors. Princeton, EUA: Princeton University Press, 1997 (PhD Thesis).


Produção técnica
Assessoria e consultoria
1.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.

2.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2005.

3.
ARAÚJO G.. Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2005.

4.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.

5.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2004.

6.
ARAÚJO G.. Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2004.

7.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de Minas Gerais. 2004.

8.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2003.

9.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2003.

10.
ARAÚJO G.. Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2003.

11.
ARAÚJO G.. Assessoria: Fundação de Apoio ao Desenvolvimento da Universidade Federal de Pernambuco. 2003.

12.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2002.

13.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2002.

14.
ARAÚJO G.. Assessoria: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2002.

15.
ARAÚJO G.. Consultoria: Inner-loop MAC Code Vectorization for the C40 DSP (Mindspeed Technologies). 2001.

16.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2001.

17.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2001.

18.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 2000.

19.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2000.

20.
ARAÚJO G.. Assessoria: Fundação de Amparo à Pesquisa do Estado de São Paulo. 1999.

21.
ARAÚJO G.. Assessoria: Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1999.

22.
ARAÚJO G.. Consultoria: Address Register Allocation in Program Loops of the C40 DSP (Conexant Semiconductor). 1998.

23.
ARAÚJO G.. Fundação de Amparo à Pesquisa do Estado de São Paulo. 1998.

Programas de computador sem registro
1.
ARAÚJO G.; RIGO, S. ; AZEVEDO, R. J. . The ArchC Architecture Description Language. 2003.

Trabalhos técnicos
1.
ARAÚJO G.. Revisor: Springer-Verlag Design Automation of Electronic Systems. 2006.

2.
ARAÚJO G.. Revisor: ACM Trans. on Embedded Computing Systems. 2005.

3.
ARAÚJO G.. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2005.

4.
ARAÚJO G.. Revisor: IEEE Trans. on VLSI Systems. 2004.

5.
ARAÚJO G.. Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2004.

6.
ARAÚJO G.. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2004.

7.
ARAÚJO G.. Revisor: IEEE/ACM Int. Synposium on System Synthesis. 2003.

8.
ARAÚJO G.. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2003.

9.
ARAÚJO G.. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2002.

10.
ARAÚJO G.. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2002.

11.
ARAÚJO G.. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2001.

12.
ARAÚJO G.. Revisor: IEEE Trans. on VLSI Systems. 2001.

13.
ARAÚJO G.. Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2001.

14.
ARAÚJO G.. Revisor: ACM Trans. on Embedded Computing Systems. 2001.

15.
ARAÚJO G.. Revisor: ACM Design Automation of Electronic Systems. 2001.

16.
ARAÚJO G.. Revisor: Int. Conf. on Compilers, Architecture and Synthesis for Embedded Systems. 2001.

17.
ARAÚJO G.. Revisor: ACM Conference on Languages, Compilers and Tools for Embedded Systems. 2001.

18.
ARAÚJO G.. Revisor: ACM/IEEE Design Automation Conference. 2000.

19.
ARAÚJO G.. Revisor: ACM Trans. on Design Automation of Electronic Systems;. 2000.

20.
ARAÚJO G.. Revisor: IEEE Trans. on VLSI Systems. 2000.

21.
ARAÚJO G.. Revisor: IEEE Trans. of VLSI Systems. 1999.

22.
ARAÚJO G.. Revisor: ACM Trans. on Design Automation of Electronic Systems. 1999.

Demais trabalhos
1.
ARAÚJO G.. The BrazilIP Network. 2002 (Análise Setorial) .

2.
ARAÚJO G.. Modernização da Disciplina de Laboratório de Circuitos Lógicos. 2000 (Modernização de Laboratório (Graduação)) .

3.
ARAÚJO G.. Fundação do Laboratório de Sistemas de Computação. 1999 (Fundação de Laboratório) .

4.
ARAÚJO G.. Modernização do Laboratório de Hardware do IC-UNICAMP. 1998 (Modernização de Laboratório (Graduação)) .

5.
ARAÚJO G.. VLSI Design of a Parallel Bubble Sort Algorithm. 1992 (Projeto de circuito VLSI) .



Patentes e registros



Patente

A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos
1.
 LUCAS, D. C. S. ; ARAUJO, GUIDO . Método para Paralelizar um Laço de Programa com Dependência Loop-Carried. 2014, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020140236698, título: "Método para Paralelizar um Laço de Programa com Dependência Loop-Carried" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 25/09/2014

2.
 ARAUJO, GUIDO; CORTES, M. L. ; HOFFMAN, C. . Arquitetura Segura para Sistemas Embarcados. 2015, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020150168314, título: "Arquitetura Segura para Sistemas Embarcados" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 14/07/2015

3.
 ARAUJO, GUIDO; GALLO FILHO, R. A. ; CABRAL, L. A. F. ; KAWAKAMI, H. . Arquitetura de Computador com Núcleo de Processamento Seguro. 2016, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR10201601497, título: "Arquitetura de Computador com Núcleo de Processamento Seguro" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 24/06/2016



Bancas



Participação em bancas de trabalhos de conclusão
Mestrado
1.
ARAÚJO G.. Participação em banca de Eduardo Henrique Molina da Cruz. Dynamic Detection of the Communication Pattern in Shared Memory Environments for Thread Mapping. 2012. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

2.
ARAÚJO G.. Participação em banca de Thiago Borges Abdnur. Construção e avaliação de uma solução eficiente para comunicação entre processadores SPARCv8. 2012. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

3.
ARAÚJO G.. Participação em banca de Cristianno Martins Vieira. Paralelização Automática de Laços para Arquiteturas Multicore. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

4.
ARAÚJO G.. Participação em banca de Jeferson Ferreira. Validação do Fluxo Excepcional a Partir do Diagrama de Atividades da UML 2.0. 2010. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

5.
ARAÚJO G.. Participação em banca de Valdiney Alves Pimenta. Metodologia Brazil-IP - Apresentação do método e análise de casos de uso e experiências no decorrer dos trabalhos deste consórcio. 2008. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

6.
CARRO, L.; WAGNER, F. R.; ARAÚJO G.. Participação em banca de João Cláudio Doares Otero. Javaarray: Uma Arquitetura Reconfigurável para o Aumento de. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul.

7.
ARAÚJO G.. Participação em banca de Rogério Esteves Salustiano. Aplicação de Técnicas de Fusão no Monitoramento de Ambientes. 2006. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas.

8.
ARAÚJO G.. Participação em banca de Leonardo Taglietti. Geração Automática de Ferramentas de Desenvolvimento de Software Embarcado para ASIPs. 2005. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina.

9.
ARAÚJO G.. Participação em banca de Francisco Blasi Junior. Otimização em Loops no Projeto Xingó. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

10.
ARAÚJO G.. Participação em banca de Karina Rocha Gomes da Silva. Uma Metodologia de Verificação Funcional Visando o Acompanhamento do Processo de Desenvolvimento de Circuitos Digitais Integráveis. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

11.
ARAÚJO G.. Participação em banca de Luciana Leal Ambrósio. Análise da Alocação de Registradores Baseada em Crescimento de Domínios Ativos. 2004. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Federal de Minas Gerais.

12.
ARAÚJO G.. Participação em banca de Randal Juliano Pereira Pinto. Técnicas de otimização para o interpretador da K Virtual Machine. 2003. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

13.
ARAÚJO G.. Participação em banca de Maurício Martins Anício. Um Toolkit para Desenvolvimento de Aplicações TCP/IP Embutidos. 2002. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Federal de Minas Gerais.

14.
ARAÚJO G.. Participação em banca de Danival Taffarel Calegari. Uma Implementação de Criptografia de Curvas Elípticas no Java Card. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

15.
ARAÚJO G.. Participação em banca de Adilson Luiz Bonifácio. Verificação e Síntese de Sistemas Híbridos. 2000. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

16.
ARAÚJO G.. Participação em banca de Cristiano Coelho de Araújo. PARTIF - Uma Metodologia para Geração Automática de Interfaces. 2000. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Pernambuco.

17.
ARAÚJO G.. Participação em banca de Glaucia Faria. Um Banco de Dados Espaço-Temporal para desenvolvimento de Aplicações de Informação Geográfica. 1998. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas.

Teses de doutorado
1.
CARRO, L.; NAVAUX, P.; MAILLARD, B.; ARAÚJO G.. Participação em banca de Henrique Cota de Freitas. Arquitetura de NoC Multi-Cluster Programável em Processadores Multi-core. 2008. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

2.
ARAÚJO G.. Participação em banca de Karina Rocha Gomes da Silva. Uma Metodologia de Verificação Funcional para Circuitos Digitais. 2007. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Campina Grande.

3.
ARAÚJO G.. Participação em banca de Marcio Seiji Oyamada. Software Performance Estimation in MPSoC Design. 2007. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

4.
ARAÚJO G.. Participação em banca de Jean Everson Martina. Projeto de Provedores de Serviços Criptográficos Embarcados. 2005.

5.
ARAÚJO G.; SANTOS, L. C. V.; CARRO, L.; WAGNER, F. R.. Participação em banca de Sandro Neves Soares. T&D-Bench - Explorando o Espaço de Projeto de Processadores em Ensino e em Pesquida. 2005. Tese (Doutorado em Computação) - Universidade Federal do Rio Grande do Sul.

6.
ARAÚJO G.. Participação em banca de Cristiano Coelho de Araújo. Mapeamento de Comunicação em Plataformas Multiprocessadas. 2005. Tese (Doutorado em Ciências da Computação) - Universidade Federal de Pernambuco.

7.
ARAÚJO G.. Participação em banca de Fabíola Fonseca de Oliveira. Otimização de Código em Ambiente de Semântica Formal Executável. 2003. Tese (Doutorado em Departamento de Ciência da Computação) - Universidade Federal de Minas Gerais.

8.
ARAÚJO G.. Participação em banca de Julio Cesar Lópes Hernández. Implementação Eficiente em Software de Criptosistemas de Curvas Elípticas. 2000. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas.



Participação em bancas de comissões julgadoras
Professor titular
1.
ARAÚJO G.. Banca de Professor Titular no DCCE-UNESP. 2011. Universidade Estadual Paulista Júlio de Mesquita Filho.

Concurso público
1.
ARAÚJO G.. Banca Concurso Público para Magistério Superior no INF-UFRGS. 2011. Universidade Federal do Rio Grande do Sul.

2.
ARAÚJO G.. Banca Concurso Público para Magistério Superior no ICT-UNIFESP. 2011. Universidade Federal de São Paulo.

3.
ARAÚJO G.. Banca Concurso Público para Magistério Superior no IME-USP. 2007. Universidade de São Paulo.

4.
ARAÚJO G.. Banca Concurso Público para Magistério Superior na UFABC. 2006. Universidade Federal do ABC.

Livre docência
1.
ARAÚJO G.. Banca de Livre-Docência do Prof. Wang Jiang Chau. 2006. Universidade de São Paulo.

2.
ARAÚJO G.. Banca de Livre-docência do Prof. Fábio Kohn. 2005. Universidade de São Paulo.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
Palestra Convidada Intel Labs.Palestra convidada: Efficient Address Register Allocation, Microprocessor Technology Lab, Intel Corporation, California (EUA). 2004. (Seminário).

2.
Symposium on Integrated Circuit Design. Organização de Painel: The New Challenges in IC Design. 2004. (Congresso).

3.
Symposium on Integrated Circuit Design.Organização de Painel: Microeletrônica - Uma Perspectiva Empresarial. 2004. (Simpósio).

4.
Congresso da Sociedade Brasileira de Computação. Palestra Convidada: As Bodas de Hardware e Software, Congresso da SBC. 2003. (Congresso).

5.
IEEE/ACM Int. Symposium on System Synthesis.Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. 2002. (Simpósio).

6.
Palestra Convidada, Intel Labs.Merging Datapaths for Application Specific Processors. 2002. (Encontro).

7.
5th International Workshop on Software and Compilers for Embedded Systems.Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed Point DSP. 2001. (Simpósio).

8.
International Conference on Compilers, Architetures and Synthesis for Embedded Systems. Tailoring Pipeline Bypassing and Functional Unit Mapping to Application in Clustered VLIW Architectures. 2001. (Congresso).

9.
ACM Symposium on Language Compilers and Tools for Embedded Systems. Array Reference Allocation Using SSA-Form and Live Range Growth. 2000. (Congresso).

10.
CNPq/NSF CNPq/NSF Workshop on Embedded Architectures and Compilers.Organização de evento: CNPq/NSF Workshop on Embedded Architectures and Compilers. 2000. (Seminário).

11.
Palestra Convidada, Conexant Semiconductor Systems.Palestra Convidada: Vectorization Techniques for SIMD DSP Architectures, Conexant Semiconductor Systems. 2000. (Seminário).

12.
Simpósio Brasileiro de Linguagens de Programação. Byte-code Compression Using Abstract Syntax Tree Recovery. 2000. (Congresso).

13.
IEEE/ACM 12th International Symposium on System Synthesis. Compressed Code Execution on DSP Architectures. 1999. (Congresso).

14.
Palestra Convidada, University of California at Irvine.Palestra Convidada: Register Allocation for Indirect Addressing in Loops, University of California at Irvine. 1999. (Seminário).

15.
31st ACM/IEEE Int. Symposium on System Synthesis.Code Compression Based on Operand Factorization. 1998. (Simpósio).

16.
VI SECOMP.Palestra Convidada: Processadores e Compiladores - Ontem, Hoje e Amanhã. 1998. (Encontro).



Orientações



Orientações e supervisões em andamento
Dissertação de mestrado
1.
Leandro Zanotto. High Performance Collision Cross Section (HPCCS): Utilização de técnicas de HPC para aceleração do cálculo da seção de choque transversal. Início: 2018. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP. (Orientador).

2.
Ciro Ceissler. HardCloud: Automatic Offloading of Cluster Accelerators. Início: 2017. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador).

3.
Maicol Gomez Zegarra. Automatic Scan Parallelization in OpenMP. Início: 2016. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

4.
Augusto Fernandes. Secure Code Execution using Hardware Intrinsic Authentication. Início: 2016. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP. (Orientador).

5.
Luís Felipe Mattos. Loop Parallelization using Dependence Probability Analysis. Início: 2016. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP. (Orientador).

6.
MIrella Silva. Detecção de False-Sharing. Início: 2014. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador).

Tese de doutorado
1.
Rafael Cardoso Fernandes Sousa. Data Coherence in Acceleration Devices. Início: 2017. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP. (Orientador).

2.
Divino César Lucas. Paralelização de Laços. Início: 2013. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP. (Orientador).

3.
Caio Hoffman. Arquiteturas para Execução Segura de Código. Início: 2013. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. (Orientador).


Orientações e supervisões concluídas
Dissertação de mestrado
1.
Rafael Cardoso Fernandes Sousa. Data Coherence Analysis and Optimization. 2017. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

2.
Martin Ichilevici de Oliveira. Alocação de Páginas de Memória em Arquiteturas NUMA. 2016. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

3.
Jefferson Rodrigo Capovilla. Improving the Statistical Variability of Delay- based Physical Unclonable Functions. 2016. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

4.
Rodolfo Guilherme Wottrich. Loop Parallelization in the Cloud Using OpenMP and MapReduce. 2014. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

5.
Flávia de Oliveira Santos. MediaBox: Uma Plataforma Baseada em NoCs para Aplicações Multimídia. 2013. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

6.
Divino Cesar Soares Lucas. Modelling the Performance Impact of Hot Code Misprediction in Cross-ISA Virtual Machines. 2013. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

7.
Caio Hoffman. Análise de desgaste de técnicas de correção de erros em Phase-Change Memories. 2013. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

8.
Marcelo Fontes Santana. Autenticação de Circuitos Integrados Usando Physical Unclonable Functions. 2012. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

9.
André Oliveira Loureiro do Baixo. Mecanismo para Execução Especulativa de > Aplicações Paralelizadas por Técnicas DOPIPE Usando Replicação de > Estágios. 2012. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

10.
Yang Yun Ju. Impacto de Técnicas de Projeto na Redução do Consumo de Energia em ASICs. 2011. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

11.
Leonardo Scanferla Amaral. Arquitetura de Algortimos de Criptografia Baseados em Identidade. 2010. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

12.
Maxwell Monteiro Andrade de Souza. ISAMAP: Tradução Binária Dinâmica Orientada a Mapeamento de Instruções. 2008. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

13.
Fabio Augusto Menocci Cappabianco. Plataforma de Hardware para Processamento de Imagens Baseada na Transformada Imagem-Floresta. 2006. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

14.
Marcio Rogério Juliato. Especialização de Arquiteturas para Criptografia em Curvas Elípticas. 2006. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

15.
Marcio Rodrigo de Oliveria. Estudo e Implementação da Otimização de Preload de Dados Usando a arquitetura Xscale. 2005. 0 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

16.
Cristiano Lino Felício. Representações Internas e Geração de Códigos no Compilador Redirecionável Xingó. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, . Coorientador: Guido Costa Souza de Araújo.

17.
Felipe Klein. PowerSC: Uma Extensão de SystemC para a Captura de Atividade de Transição. 2005. 0 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Guido Costa Souza de Araújo.

18.
Richard Maciel Costa. Uma Ferramenta para Auxílo na Co-simulação Usando VHDL e SystemC. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Coorientador: Guido Costa Souza de Araújo.

19.
Bruno de Carvalho Albertini. Um Framework para Simulação de Plataformas SoC. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Guido Costa Souza de Araújo.

20.
Eduardo Afonso Billo. Projeto e Implementação de um Descompressor PDC - Compacket em um Processador SPARC. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Coorientador: Guido Costa Souza de Araújo.

21.
Fransico Blasi Júnior. Otimização de Loops no Projeto Xingó. 2005. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, . Coorientador: Guido Costa Souza de Araújo.

22.
Desirée Leopoldo da Silva Ottoni. Algoritmos para Alocação de Pilha Baseados em União de Variáveis para DSPs. 2004. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

23.
Roberto Alves Gallo Filho. Um Cripto-Processador Reconfigurável Baseado em Algoritmos de Curvas Elípticas e AES. 2004. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

24.
Wesley Attrot. Xingó - Compilação para uma Representação Intermediária Executável. 2004. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

25.
Paulo Castro. Seleção de Padrões de Código para Síntese de Datapaths Especializados. 2004. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Coorientador: Guido Costa Souza de Araújo.

26.
Guilherme de Lima Ottoni. Alocação Global de Registradores de Endereçamento para Referências a Vetores em DSPs. 2002. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

27.
Natália Viana Fargasch. Geração e Vetorização de Instruções de Multiplicação e Acumulação para Processadores DSP SIMD. 2001. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

28.
Marcio de Oliveira Buss. Escalonamento de Instruções em Arquiteturas VLIW Particionadas Explorando Bypassing de Operandos. 2001. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

29.
Rodrigo Augusto Barbato Ferreira. Uma Implementação Distribuída da Máquina Virtual Java Visando o Compartilhamento do Compilador. 2001. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

30.
Bruno Kraychete da Costa. Compressão de Byte-code Usando Recuperação de Sintaxe Abstrata. 2000. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

31.
Marcelo Silva Cintra. Alocação Global de Registradores de Enderecamento Usando Cobertura do Grafo de Indexação e uma Variação da Forma SSA. 2000. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

32.
Sandro Rigo. Experimentos com Codificação e Compactação no Gerenciamento de Memória na Máquina Virtual Java. 2000. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

Tese de doutorado
1.
Divino César Soares Lucas. The Batched DOACROSS Algorithm. 2017. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

2.
Juan Jesus Salamanca Guillen. Thread-Level Speculation on Hardware Transactional Memory Architectures. 2017. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, . Orientador: Guido Costa Souza de Araújo.

3.
Marcio Machado Pereira. Scheduling Techniques for Transactional Memories. 2015. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

4.
Daniel Henricus de Knegt Dutra Nicácio. LUTS: A Light-Weight User-Level Transaction Scheduler. 2012. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

5.
João Paulo Porto. Técnicas e Arquitetura para Captura de Traços e Execução Especulativa. 2011. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.

6.
Wesley Attrot. Otimizações para Acesso à Memória em Tradução Binária Dinâmica. 2008. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

7.
Edson Borin. Técnicas para Compressão de Microcódigo. 2007. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

8.
Nahri Balesdent Moreano. Algortimos para Alocações de Recursos em Arquiteturas Reconfiguráveis. 2005. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Guido Costa Souza de Araújo.

9.
Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. 2005. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Coorientador: Guido Costa Souza de Araújo.

10.
Sandro Rigo. ArchC: Uma Linguagem de Descrição de Arquiteturas. 2004. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

11.
Rodolfo Jardim de Azevedo. Uma Arquitetura para Execução de Código Comprimido em Sistemas Dedicados. 2002. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

12.
Paulo Cesar Centoducatte. Compressão de Programas Usando Árvores de Expressão. 2000. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, . Coorientador: Guido Costa Souza de Araújo.

13.
Ricardo Pannain. Compressão de Código de Programa Usando Fatoração de Operandos. 1999. Tese (Doutorado em Engenharia Elétrica) - Universidade Estadual de Campinas, . Orientador: Guido Costa Souza de Araújo.

Iniciação científica
1.
Rafael Seraphin Sieste. Desenvolvimento de Ferramentas e Analise de Desempenho e Qualidade de Serviço (QoS) em Enlaces Pré-WiMax. 2006. Iniciação Científica. (Graduando em Engenharia da Computação) - Universidade Estadual de Campinas. Orientador: Guido Costa Souza de Araújo.

2.
André Marques Morais de Lima. Compactação de Circuitos em Sistemas Reconfiguráveis. 2002. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

3.
Roberto Alves Gallo Filho. Uma Arquitetura Baseada em Criptografia de Curvas Elípticas. 2001. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

4.
Roberto Alves Gallo Filho. Sistema para o Controle da Integridade de Combustível. 2000. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Guido Costa Souza de Araújo.

5.
Rubergil Violante Junior. Faiska: Simulação e Síntese de Processador Usando VHDL. 1998. Iniciação Científica. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Guido Costa Souza de Araújo.



Inovação



Patente
1.
 ARAUJO, GUIDO; CORTES, M. L. ; HOFFMAN, C. . Arquitetura Segura para Sistemas Embarcados. 2015, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020150168314, título: "Arquitetura Segura para Sistemas Embarcados" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 14/07/2015

2.
 LUCAS, D. C. S. ; ARAUJO, GUIDO . Método para Paralelizar um Laço de Programa com Dependência Loop-Carried. 2014, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR1020140236698, título: "Método para Paralelizar um Laço de Programa com Dependência Loop-Carried" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 25/09/2014

3.
 ARAUJO, GUIDO; GALLO FILHO, R. A. ; CABRAL, L. A. F. ; KAWAKAMI, H. . Arquitetura de Computador com Núcleo de Processamento Seguro. 2016, Brasil.
Patente: Privilégio de Inovação. Número do registro: BR10201601497, título: "Arquitetura de Computador com Núcleo de Processamento Seguro" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial. Depósito: 24/06/2016


Projetos de pesquisa


Outras informações relevantes


Acredtiamos que um dos indicadores da qualidade de nossa pesquisa é o número de prêmios científicos/acadêmicos recebidos no período. Neste sentido podemos listar os seguintes prêmios: Best Paper Award na ACM/IEEE DAC (1996); Best Paper Award na SCOPES (2003); Prêmio Julio Salek Aude Award de melhor artigo na IEEE SBAC-PAD (2004); Prêmio Zeferino Vaz de Excelência, UNICAMP (2004); IP/SOC 2006 Best-IP Award; Pesquisador CNPq Nível 2C (1997-2000), 2A (2001-2004) e 1D (2004-2006). Os alunos que orientamos também foram agraciados com os seguintes prêmios CTD-SBC (2003 e 2006) e Prêmio CAPES de Teses (2006).

Outro medidor do impacto de nossa atividade de pesquisa é o número de projetos de pesquisa apoiados diretamente pelas matrizes (EUA) de grandes empresas nas áreas de Computação e Eletrônica. Dentre estes podemos citar, os seguintes awards: Conexant Semiconductor Research Award (California, 1998); Mindspeed Technologies Research Award (Califórnia, 2001); Microsoft Research Award (Washington, 2004); Intel Multicore Curriculla Award (California, 2006).

Outro aspecto relevante da qualidade do trabalho que realizamos são os convites para revisão de artigos científicos em revistas internacionais. Neste sentido podemos destacar a nossa atuação como revisor das seguintes revistas: ACM Trans. on Embedded Computing Systems; IEEE Trans. on VLSI Systems; ACM Trans. on Design Automation of Electronic Systems; IEEE Trans. on Computer Aided-Design of Electronic Circuits; IEEE Design and Test; ACM Trans. on Programming Languages and Systems; Springer Design Automation of Electronic Systems.

Organizamos também dois projetos, que geraram redes de pesquisa de porte razoável como BrazilIP e ArchC, sendo este útlimo citado na maior revista da industria eletrônica a EETimes. Por outro lado temos desenvolvido projetos com intensa colaboração com os laboratórios de Programming Systems Labs da Intel (Santa Clara, EUA) e da Samsung (Coréia)



Página gerada pelo Sistema Currículo Lattes em 12/12/2018 às 9:45:59