Eduardo Henrique Molina da Cruz

  • Endereço para acessar este CV: http://lattes.cnpq.br/1342155623515902
  • Última atualização do currículo em 12/11/2018


Eduardo Henrique Molina da Cruz se graduou, com láurea acadêmica, em Ciência da Computação (bacharelado), pela Universidade Estadual de Maringá (UEM) em 2009. Recebeu seu mestrado pelo Programa de Pós-Graduação em Computação no Instituto de Informática da Universidade Federal do Rio Grande do Sul (UFRGS) em 2012. Em 2016, recebeu seu doutorado, com louvor, também pelo Programa de Pós-Graduação em Computação no Instituto de Informática da Universidade Federal do Rio Grande do Sul (UFRGS). Seu doutorado resultou em 3 premiações, incluindo o de melhor tese de doutorado pela Sociedade Brasileira da Computação e menção honrosa pelo Prêmio CAPES de Tese. Após o doutorado, foi bolsista de pós-doutorado na Universidade Federal do Rio Grande do Sul (UFRGS). Atua nas áreas de arquitetura de computadores, sistemas operacionais, processamento paralelo e distribuído e sistemas embarcados. Sua pesquisa tem como foco otimizar o acesso à memória em arquiteturas multicore, bem como automação utilizando sistemas embarcados. Atualmente, é professor efetivo no Instituto Federal do Paraná (IFPR). (Texto informado pelo autor)


Identificação


Nome
Eduardo Henrique Molina da Cruz
Nome em citações bibliográficas
CRUZ, E. H. M.;CRUZ, EDUARDO H.M.;CRUZ, EDUARDO H. M.;CRUZ, EDUARDO;DA CRUZ, EDUARDO H. M.;CRUZ, E. H.;H. M. Cruz, Eduardo

Endereço


Endereço Profissional
Instituto Federal do Paraná.
Avenida José Felipe Tequinha, 1400
Jardim das Nações
87703536 - Paranavaí, PR - Brasil
Telefone: (44) 34820110
URL da Homepage: http://inf.ufrgs.br/~ehmcruz


Formação acadêmica/titulação


2012 - 2016
Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Online Thread and Data Mapping Using the Memory Management Unit, Ano de obtenção: 2016.
Orientador: Philippe Olivier Alexandre Navaux.
Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
2010 - 2012
Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Título: Dynamic Detection of the Communication Pattern in Shared Memory Environments for Thread Mapping,Ano de Obtenção: 2012.
Orientador: Philippe Olivier Alexandre Navaux.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.
2006 - 2009
Graduação em Ciência da Computação.
Universidade Estadual de Maringá, UEM, Brasil.
Título: SSA: Simulador de Arquiteturas Superescalares e Paralelas com suporte a Sistema Operacional.
Orientador: Ronaldo Augusto de Lara Gonçalves.


Pós-doutorado


2016 - 2017
Pós-Doutorado.
Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil.


Atuação Profissional



Instituto Federal do Paraná, IFPR, Brasil.
Vínculo institucional

2018 - Atual
Vínculo: Servidor Público, Enquadramento Funcional: Professor EBTT, Regime: Dedicação exclusiva.


Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
Vínculo institucional

2016 - 2017
Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Pós-Doutorado, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2012 - 2016
Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Doutorado, Carga horária: 40, Regime: Dedicação exclusiva.

Vínculo institucional

2010 - 2012
Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Mestrado, Carga horária: 40, Regime: Dedicação exclusiva.


Universidade Estadual de Maringá, UEM, Brasil.
Vínculo institucional

2009 - 2010
Vínculo: Bolsista Iniciação Científica, Enquadramento Funcional: Bolsista, Carga horária: 20, Regime: Dedicação exclusiva.

Vínculo institucional

2008 - 2009
Vínculo: Bolsista Iniciação Científica, Enquadramento Funcional: Bolsista, Carga horária: 20, Regime: Dedicação exclusiva.

Vínculo institucional

2007 - 2008
Vínculo: Bolsista Iniciação Científica, Enquadramento Funcional: Bolsista, Carga horária: 20, Regime: Dedicação exclusiva.



Projetos de pesquisa


2018 - Atual
ODAM - Otimização de Desempenho em Arquiteturas Multicore
Descrição: Este trabalho tem como proposta o desenvolvimento de novas técnicas que possibilitem a otimização de desempenho em arquiteturas multicore. Espera-se abordar principalmente técnicas que foquem em arquiteturas de memória compartilhada, pois o sistema de memória é o que mais sofre com o impacto causado pelo aumento do número de núcleos de processamento. As técnicas a serem desenvolvidas deverão focar em ganho de desempenho e diminuição do consumo de energia. A usabilidade também será um importante fator a ser considerado. Para o desenvolvimento do projeto, o uso de simulação computacional e análise dinâmica de binários será necessário..
Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (0) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) .
Integrantes: Eduardo Henrique Molina da Cruz - Coordenador.
2016 - 2017
Projeto HPC4E - High Performance Computing for Energy
Descrição: Esse projeto visa a otimização de desempenho e consumo de energia em arquiteturas HPC. Minha área de atuação neste projeto era atuar em melhorias no subsistema de memória..
Situação: Concluído; Natureza: Pesquisa.
2013 - 2015
Projeto Universal - EXASCALE COMPUTING ? Desempenho versus Consumo Energético, um Desafio para Arquitetura e Programação Paralela
Descrição: Esse projeto visa a otimização de desempenho e consumo de energia em arquiteturas HPC. Minha área de atuação neste projeto era atuar em melhorias no subsistema de memória..
Situação: Concluído; Natureza: Pesquisa.
2012 - 2014
HPC-GA - High Performance Computing - Geophysics Applications
Descrição: Esse projeto visa a otimização de desempenho em arquiteturas HPC. Minha área de atuação neste projeto era atuar em melhorias no subsistema de memória..
Situação: Concluído; Natureza: Pesquisa.
2009 - 2009
PIBIC - Sistema de Gerenciamento de Dados para Microestação Agrometereológica
Descrição: O projeto tem como objetivo geral a investigação de Sistemas Embarcados aplicados à agricultura. O objetivo específico consiste na especificação de um sistema coletor de dados aplicado em ambiente agrícola. O projeto visa apoiar a agricultura familiar, buscando desenvolver um ambiente de coleta de informações que auxilie na automatização dos processos produtivos desses pequenos agricultores..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (4) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) .
Integrantes: Eduardo Henrique Molina da Cruz - Integrante / Ronaldo Augusto de Lara Gonçalves - Integrante / João Angelo Martini - Coordenador.Financiador(es): Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Auxílio financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2008 - 2009
PIBIC - Especificação de Subsistema de Comunicação para Coletor de Dados Agronômicos
Descrição: O projeto tem como objetivo geral a investigação de Sistemas Embarcados aplicados à agricultura. O objetivo específico consiste na especificação de um sistema coletor de dados aplicado em ambiente agrícola. O projeto visa apoiar a agricultura familiar, buscando desenvolver um ambiente de coleta de informações que auxilie na automatização dos processos produtivos desses pequenos agricultores..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Eduardo Henrique Molina da Cruz - Integrante / Ronaldo Augusto de Lara Gonçalves - Integrante / João Angelo Martini - Coordenador / Elvio João Leonardo - Integrante / Paulo Cesar Gonçalves - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
2007 - 2008
PIBIC - Projeto SOIS: Extensão e Aperfeiçoamento do Módulo Processador
Descrição: Este projeto visa o desenvolvimento de um ambiente simulado composto de quatro componentes básicos: um simulador de processador (SIPROC), um simulador de sistema operacional (SISO), um compilador para o conjunto de instruções siproc (CS) e uma interface gráfica de desenvolvimento e monitoração (VISOIS). O ambiente funcionará de forma integrada, permitindo ao usuário desenvolver, compilar e executar aplicativos para a arquitetura siproc, os quais serão gerenciados pelo sistema operacional SISO. Todo o ambiente funcionará de forma simulada mas os aplicativos executados poderão gerar dados reais. A ferramenta SOIS será voltada principalmente ao ensino de graduação, mas também poderá ser utilizada para avaliar o desempenho de diferentes configurações e algoritmos pertinentes aos quatro componentes. A ferramenta será totalmente parametrizada..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (3) .
Integrantes: Eduardo Henrique Molina da Cruz - Integrante / Juliano Henrique Foleiss - Integrante / Guilherme Puglia Assunção - Integrante / Ronaldo Augusto de Lara Gonçalves - Coordenador / João Angelo Martini - Integrante.Financiador(es): Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Bolsa.
Número de produções C, T & A: 4
2006 - 2007
Controle de Acesso ao Canal em Redes Ad-Hoc Multi-Hop sem Fio
Descrição: Este projeto objetiva o estudo da camada MAC em protocolos de rede sem fio, principalmente o 802.11. Foi desenvolvido um novo módulo de simulação do 802.11 para o simulador de redes NS 2..
Situação: Concluído; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) .
Integrantes: Eduardo Henrique Molina da Cruz - Integrante / Elvio João Leonardo - Coordenador.


Projetos de extensão


2018 - Atual
Programação de sistemas embarcados com as plataformas Raspberry Pi e Arduino
Descrição: Projeto que visa o ensino de programação em ambientes embarcados..
Situação: Em andamento; Natureza: Extensão.
2016 - 2017
INF-Intel Modern Code Partner
Descrição: O objetivo deste projeto era o ensino de programação paralela..
Situação: Concluído; Natureza: Extensão.
2016 - 2016
Projeto Pesquisador Visitante Especial PVE A117-2013 ? Online Adaptability of Multi-cores to Match Varying Applications Demands to Increase Energy Efficiency
Descrição: Esse projeto visa a otimização de desempenho e consumo de energia em arquiteturas HPC. Minha área de atuação neste projeto era atuar em melhorias no subsistema de memória..
Situação: Concluído; Natureza: Extensão.


Áreas de atuação


1.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação.
2.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Simulação Computacional.
3.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação.
4.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Sistemas Operacionais.
5.
Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas Embarcados.


Idiomas


Português
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.
Inglês
Compreende Bem, Fala Bem, Lê Bem, Escreve Bem.


Prêmios e títulos


2017
Melhor tese de doutorado, Sociedade Brasileira de Computação.
2017
Melhor tese de doutorado, International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD).
2017
Menção Honrosa no Prêmio CAPES de Tese, CAPES.
2016
Louvor em Tese de Doutorado, Programa de Pós-Graduação em Computação, Instituto de Informática, UFRGS.
2015
Melhor artigo "An Efficient Algorithm for Communication-Based Task Mapping", Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP).
2012
Melhor dissertação de mestrado, WSCAD-CTD.
2011
Melhor artigo, WSCAD-SSC.
2009
Láurea Acadêmica de Graduação, Universidade Estadual de Maringá.
2008
Menção Honrosa pelo trabalho "SSSim - Simulador Funcional Detalhado de Processador Superescalar Baseado em Ciclos de Execução Real: Uso na Avaliação de Desempenho", WSCAD-CTIC.


Produções



Produção bibliográfica
Artigos completos publicados em periódicos

1.
CRUZ, EDUARDO H. M.2016 CRUZ, EDUARDO H. M.; DIENER, MATTHIAS ; PILLA, LAÉRCIO L. ; NAVAUX, PHILIPPE O. A. . Hardware-Assisted Thread and Data Mapping in Hierarchical Multicore Architectures. ACM Transactions on Architecture and Code Optimization, v. 13, p. 1-28, 2016.

2.
CRUZ, EDUARDO H.M.2016CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; ALVES, MARCO A.Z. ; PILLA, LAÉRCIO L. ; NAVAUX, PHILIPPE O.A. . LAPT: A locality-aware page table for thread and data mapping. Parallel Computing, v. 54, p. 59-71, 2016.

3.
DIENER, MATTHIAS2016DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; NAVAUX, PHILIPPE O. A. ; KOREN, ISRAEL . Affinity-Based Thread and Data Mapping in Shared Memory Systems. ACM COMPUTING SURVEYS, v. 49, p. 1-38, 2016.

4.
DIENER, M.2016DIENER, M. ; CRUZ, E. H. ; NAVAUX, P. O. . Modeling memory access behavior for data mapping. INTERNATIONAL JOURNAL OF HIGH PERFORMANCE COMPUTING APPLICATIONS, v. 1, p. 1, 2016.

5.
DIENER, MATTHIAS2015DIENER, MATTHIAS ; CRUZ, EDUARDO H.M. ; NAVAUX, PHILIPPE O.A. ; BUSSE, ANSELM ; HEIß, HANS-ULRICH . Communication-aware process and thread mapping using online communication detection. Parallel Computing, v. 43, p. 43-63, 2015.

6.
DIENER, MATTHIAS2015DIENER, MATTHIAS ; CRUZ, EDUARDO H.M. ; PILLA, LAÉRCIO L. ; DUPROS, FABRICE ; NAVAUX, PHILIPPE O.A. . Characterizing communication and page usage of parallel applications for thread and data mapping. Performance Evaluation, v. 88-89, p. 18, 2015.

7.
CRUZ, EDUARDO H. M.2015 CRUZ, EDUARDO H. M.; DIENER, MATTHIAS ; NAVAUX, PHILIPPE O. A. . Communication-aware thread mapping using the translation lookaside buffer. Concurrency and Computation, v. 27, p. n/a-n/a, 2015.

8.
DIENER, MATTHIAS2015DIENER, MATTHIAS ; CRUZ, EDUARDO ; ALVES, MARCO ; NAVAUX, PHILIPPE ; BUSSE, ANSELM ; HEISS, HANS-ULRICH . Kernel-Based Thread and Data Mapping for Improved Memory Affinity. IEEE Transactions on Parallel and Distributed Systems (Print), v. 27, p. 1-1, 2015.

9.
CRUZ, EDUARDO H.M.2014 CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; ALVES, MARCO A.Z. ; NAVAUX, PHILIPPE O.A. . Dynamic thread mapping of shared memory applications by exploiting cache coherence protocols. Journal of Parallel and Distributed Computing (Print), v. 74, p. 2215-2228, 2014.

10.
CRUZ, E. H. M.;CRUZ, EDUARDO H.M.;CRUZ, EDUARDO H. M.;CRUZ, EDUARDO;DA CRUZ, EDUARDO H. M.;CRUZ, E. H.;H. M. Cruz, Eduardo2012CRUZ, E. H. M.; ALVES, M. A. Z. ; CARISSIMI, A. ; NAVAUX, P. O. A. ; RIBEIRO, C. P. ; MEHAUT, J. F. . Memory-aware Thread and Data Mapping for Hierarchical Multi-core Platforms. International Journal of Networking and Computing - www.ijnc.org, v. 2, p. 97-116, 2012.

11.
CRUZ, E. H. M.;CRUZ, EDUARDO H.M.;CRUZ, EDUARDO H. M.;CRUZ, EDUARDO;DA CRUZ, EDUARDO H. M.;CRUZ, E. H.;H. M. Cruz, Eduardo2009CRUZ, E. H. M.; LEONARDO, E. J. . New IEEE 802.11 MAC module for NS 2. Semina. Ciências Exatas e Tecnológicas (Online), v. 30, p. 1, 2009.

Livros publicados/organizados ou edições
1.
H. M. Cruz, Eduardo; DIENER, MATTHIAS ; O. A. Navaux, Philippe . SpringerBriefs in Computer Science. 1. ed. Springer International Publishing, 2018.

Capítulos de livros publicados
1.
CRUZ, E. H. M.; KRAUSE, A. M. ; CARRENO, EMMANUELL D. ; SERPA, M. S. ; NAVAUX, P. O. A. ; ALVES, M. A. Z. ; FREITAS, I. J. F. . Intel Modern Code: Programação Paralela e Vetorial AVX para o Processador Intel Xeon Phi Knights Landing. In: Sociedade Brasileira de Computação (SBC), Universidade de Campinas (UNICAMP), Universidade Estadual Paulista (UNESP). (Org.). Minicursos do WSCAD 2017. 1ed.: , 2017, v. 1, p. 20-.

2.
CRUZ, EDUARDO H. M.; DIENER, MATTHIAS ; PILLA, LAÉRCIO L. ; NAVAUX, PHILIPPE O. A. . A Sharing-Aware Memory Management Unit for Online Mapping in Multi-core Architectures. Lecture Notes in Computer Science. 1ed.: , 2016, v. , p. 490-501.

3.
DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; Alhakeem, Mohammad S. ; NAVAUX, PHILIPPE O. A. ; HEIß, HANS-ULRICH . Locality and Balance for Communication-Aware Thread Mapping in Multicore Systems. Lecture Notes in Computer Science. 1ed.: Springer Berlin Heidelberg, 2015, v. , p. 196-208.

Trabalhos completos publicados em anais de congressos
1.
CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; SERPA, MATHEUS S. ; NAVAUX, PHILIPPE OLIVIER ALEXANDRE ; PILLA, LAERCIO ; KOREN, ISRAEL . Improving Communication and Load Balancing with Thread Mapping in Manycore Systems. In: 2018 26th Euromicro International Conference on Parallel, Distributed and Networkbased Processing (PDP), 2018, Cambridge. 2018 26th Euromicro International Conference on Parallel, Distributed and Network-based Processing (PDP), 2018. p. 93.

2.
SERPA, MATHEUS S. ; KRAUSE, ARTHUR M. ; CRUZ, EDUARDO H.M. ; NAVAUX, PHILIPPE OLIVIER ALEXANDRE ; PASIN, MARCELO ; FELBER, PASCAL . Optimizing Machine Learning Algorithms on Multi-Core and Many-Core Architectures Using Thread and Data Mapping. In: 2018 26th Euromicro International Conference on Parallel, Distributed and Networkbased Processing (PDP), 2018, Cambridge. 2018 26th Euromicro International Conference on Parallel, Distributed and Network-based Processing (PDP), 2018. p. 329.

3.
SERPA, MATHEUS S. ; CRUZ, E. H. M. ; NAVAUX, P. O. A. ; PANETTA, JAIRO . Otimizando uma Aplicação de Geofísica com Mapeamento de Threads e Dados. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC), 2018, São Paulo - SP. Anais do WSCAD 2018, 2018.

4.
DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; BORIN, EDSON ; NAVAUX, PHILIPPE O. A. . Optimizing memory affinity with a hybrid compiler/OS approach. In: the Computing Frontiers Conference, 2017, Siena. Proceedings of the Computing Frontiers Conference on ZZZ - CF'17. New York: ACM Press, 2017. p. 221.

5.
SERPA, MATHEUS S. ; CRUZ, EDUARDO H.M. ; DIENER, MATTHIAS ; KRAUSE, ARTHUR M. ; FARRES, ALBERT ; ROSAS, CLAUDIA ; PANETTA, JAIRO ; HANZICH, MAURICIO ; NAVAUX, PHILIPPE O.A. . Strategies to Improve the Performance of a Geophysics Model for Different Manycore Systems. In: 2017 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), 2017, Campinas. 2017 International Symposium on Computer Architecture and High Performance Computing Workshops (SBAC-PADW), 2017. p. 49.

6.
DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; ALVES, MARCO A. Z. ; NAVAUX, PHILIPPE O. A. . Communication in Shared Memory: Concepts, Definitions, and Efficient Detection. In: 2016 24th Euromicro International Conference on Parallel, Distributed, and NetworkBased Processing (PDP), 2016, Heraklion. 2016 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP). p. 151.

7.
CRUZ, EDUARDO H. M.; DIENER, M. ; PILLA, L. L. ; NAVAUX, PHILIPPE O. A. . A Sharing-Aware Memory Management Unit for Online Mapping in Multi-core Architectures. In: International European Conference on Parallel and Distributed Computing (Euro-Par), 2016, Grenoble, França. Euro-Par, 2016.

8.
CARRENO, EMMANUELL D. ; DIENER, MATTHIAS ; CRUZ, EDUARDO H. M. ; NAVAUX, PHILIPPE O. A. . Automatic Communication Optimization of Parallel Applications in Public Clouds. In: 2016 16th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid), 2016, Cartagena. 2016 16th IEEE/ACM International Symposium on Cluster, Cloud and Grid Computing (CCGrid). p. 1.

9.
SILVEIRA, DIEISON S. ; BAMPI, SERGIO ; MORO, GABRIEL B. ; DA CRUZ, EDUARDO H. M. ; NAVAUX, PHILIPPE O. A. ; SCHNORR, LUCAS MELLO . System energy analysis for shared memory multiprocessing applications. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. p. 780.

10.
SERPA, M. S. ; CRUZ, E. H. M. ; MOREIRA, F. B. ; DIENER, M. ; NAVAUX, P. O. . Impacto do Subsistema de Memória em Arquiteturas CPU e GPU. In: Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC), 2016, Aracaju. WSCAD-SSC, 2016.

11.
CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; PILLA, LAERCIO L. ; NAVAUX, PHILIPPE O.A. . An Efficient Algorithm for Communication-Based Task Mapping. In: 2015 23rd Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2015, Turku. 2015 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing. p. 207.

12.
DIENER, MATTHIAS ; CRUZ, EDUARDO H.M. ; NAVAUX, PHILIPPE O.A. . Locality vs. Balance: Exploring Data Mapping Policies on NUMA Systems. In: 2015 23rd Euromicro International Conference on Parallel, Distributed and NetworkBased Processing (PDP), 2015, Turku. 2015 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing. p. 9.

13.
DIENER, M. ; CRUZ, E. H. M. ; ALVES, M. A. Z. ; ALHAKEEM, M. S. ; HEISS, H. . Locality and Balance for Communication-Aware Thread Mapping in Multicore Systems. In: Euro-Par 2015: Parallel Processing, 2015, Vienna. Europar, 2015.

14.
DIENER, MATTHIAS ; CRUZ, EDUARDO H.M. ; NAVAUX, PHILIPPE O.A. ; BUSSE, ANSELM ; HEIß, HANS-ULRICH . kMAF. In: the 23rd international conference, 2014, Edmonton. Proceedings of the 23rd international conference on Parallel architectures and compilation - PACT '14. p. 277.

15.
CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; ALVES, MARCO A.Z. ; PILLA, LAERCIO L. ; NAVAUX, PHILIPPE O.A. . Optimizing Memory Locality Using a Locality-Aware Page Table. In: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), 2014, Jussieu. 2014 IEEE 26th International Symposium on Computer Architecture and High Performance Computing. p. 198.

16.
DIENER, MATTHIAS ; CRUZ, EDUARDO H.M. ; NAVAUX, PHILIPPE O.A. . Communication-Based Mapping Using Shared Pages. In: 2013 IEEE International Symposium on Parallel & Distributed Processing (IPDPS), 2013, Cambridge. 2013 IEEE 27th International Symposium on Parallel and Distributed Processing. p. 700.

17.
CRUZ, EDUARDO H.M.; DIENER, MATTHIAS ; NAVAUX, PHILIPPE O.A. . Using the Translation Lookaside Buffer to Map Threads in Parallel Applications Based on Shared Memory. In: 2012 IEEE International Symposium on Parallel & Distributed Processing (IPDPS), 2012, Shanghai. 2012 IEEE 26th International Parallel and Distributed Processing Symposium. p. 532.

18.
PADOIN, E. L. ; CRUZ, E. H. M. ; BOITO, F. Z. ; KASSICK, R. ; MOREIRA, F. B. ; PILLA, L. L. . Avaliação de um Modelo de Consumo Energético Aplicado ao Mapeamento de Processos. In: X Workshop em Desempenho de Sistemas Computacionais e de Comunicação - WPerformance, 2011, Natal. X Workshop em Desempenho de Sistemas Computacionais e de Comunicação - WPerformance, 2011.

19.
CRUZ, E. H. M.; ALVES, M. A. Z. ; CARISSIMI, A. ; NAVAUX, P. O. A. ; RIBEIRO, C. P. ; MEHAUT, J. F. . Using Memory Access Traces to Map Threads and Data on Hierarchical Multi-core Platforms. In: Workshop on Advances in Parallel and Distributed Computing Models - APDCM, 2011, Anchorage. IEEE IPDPS Workshops and Phd Forum, 2011.

20.
MOREIRA, F. B. ; CRUZ, E. H. M. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Memórias Scratchpad para Aplicações Paralelas em Arquiteturas Multi-Core. In: XII Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC 2011), 2011, Vitória - ES. WSCAD-SSC 2011, 2011.

21.
CRUZ, E. H. M.; GONÇALVES, R. A. L. . Advanced SS: A Superscalar Simulator with Support for Operating System. In: XI Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC 2010), 2010, Petrópolis - RJ. WSCAD-SSC 2010, 2010.

22.
CRUZ, E. H. M.; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Process Mapping Based on Memory Access Traces. In: XI Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC 2010), 2010, Petrópolis - RJ. WSCAD-SSC 2010, 2010.

23.
FOLEISS, J. H. ; ASSUNÇÃO, G. P. ; CRUZ, E. H. M. ; GONÇALVES, R. A. L. ; FELTRIM, V. D. . SCC: Um Compilador C como Ferramenta de Ensino de Compiladores. In: Workshop sobre Educação em Arquitetura de Computadores (WEAC), 2009, São Paulo - SP. Anais do WEAC 2009, 2009.

24.
CRUZ, E. H. M.; MARTINI, J. A. ; GONÇALVES, R. A. L. . Ferramenta de Simulação de Processador e Sistema de Entrada e Saída: Uso na avaliação e análise de desempenho. In: FITEM - Forum de Informática e Tecnologia de Maringá, 2008, Maringá - PR. FITEM - Forum de Informática e Tecnologia de Maringá, 2008.

25.
CRUZ, E. H. M.; FOLEISS, J. H. ; ASSUNÇÃO, G. P. ; GONÇALVES, R. A. L. . Ferramenta de Simulação de Processador para Ensino de Graduação e Pesquisa Científica. In: Sulcomp, 2008, Criciúma - SC. Sulcomp, 2008.

26.
CRUZ, E. H. M.; SILVA, V. P. ; GONÇALVES, R. A. L. . Sistema Operacional Integrado Simulado: Módulo de Entrada e Saída. In: ERI - Escola Regional de Informática, 2007, Guarapuava - PR. ERI - Escola Regional de Informática, 2007.

Resumos publicados em anais de congressos
1.
MOREIRA, F. B. ; CRUZ, E. H. M. ; ALVES, M. A. Z. ; NAVAUX, P. O. A. . Memória Scratchpad Compartilhada para Comunicação Eficiente em Arquiteturas Multi-Core. In: XI Escola Regional de Alto Desempenho (ERAD 2011), 2011, Porto Alegre. ERAD 2011, 2011.

2.
CRUZ, E. H. M.; PADOIN, E. L. ; BOITO, F. Z. ; NAVAUX, P. O. A. . Avaliando Consumo de Energia no Mapeamento de Processos. In: XI Escola Regional de Alto Desempenho (ERAD 2011), 2011, Porto Alegre. ERAD 2011, 2011.

3.
CRUZ, E. H. M.; NAVAUX, P. O. A. . Producer Consumer Benchmark Memory Usage Evaluation. In: VIII Workshop de Processamento Paralelo e Distribuído (WSPPD 2010), 2010, Porto Alegre. WSPPD 2010. Porto Alegre, 2010.

4.
CRUZ, E. H. M.; FOLEISS, J. H. ; ASSUNÇÃO, G. P. ; GONÇALVES, R. A. L. . SSSim - Simulador Funcional Detalhado de Processador Superescalar Baseado em Ciclos de Execução Real: Uso na Avaliação de Desempenho. In: WSCAD-CTIC, 2008, Campo Grande. WSCAD-CTIC, 2008.



Eventos



Participação em eventos, congressos, exposições e feiras
1.
XVIII EAIC - Encontro Anual de Iniciação Científica. 2009. (Encontro).

2.
20th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2008. (Simpósio).

3.
VIII FITEM - Fórum de Informática e Tecnologia de Maringá. 2008. (Outra).

4.
XVII EAIC - Encontro Anual de Iniciação Científica. 2008. (Encontro).

5.
XIV ERI - Escola Regional de Informática. 2007. (Outra).




Página gerada pelo Sistema Currículo Lattes em 15/12/2018 às 7:14:13